CN1339172A - 具有自对准接触结构的半导体器件及其形成方法 - Google Patents

具有自对准接触结构的半导体器件及其形成方法 Download PDF

Info

Publication number
CN1339172A
CN1339172A CN00803522A CN00803522A CN1339172A CN 1339172 A CN1339172 A CN 1339172A CN 00803522 A CN00803522 A CN 00803522A CN 00803522 A CN00803522 A CN 00803522A CN 1339172 A CN1339172 A CN 1339172A
Authority
CN
China
Prior art keywords
layer
interlayer insulating
insulating film
interconnection
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00803522A
Other languages
English (en)
Other versions
CN1148788C (zh
Inventor
林炳俊
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990055862A external-priority patent/KR100356776B1/ko
Priority claimed from KR1020000043125A external-priority patent/KR100365645B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1339172A publication Critical patent/CN1339172A/zh
Application granted granted Critical
Publication of CN1148788C publication Critical patent/CN1148788C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件中的自对准接触结构以及制造该接触结构的方法,其中半导体器件具有带有有源区的半导体衬底,覆盖至少除了每个有源区之外的半导体衬底的层间绝缘层,层间绝缘层上的至少两个平行的互连,相对地设在所述至少两个平行互连之间的至少一个有源区。每个互连具有侧壁、底部和宽度(x),形成在每个互连上的具有顶部(z)和底部(y)的掩模图形以及至少渗透到掩模图形之间的层间绝缘层部分的导电层图形,该导电层图形与至少一个有源区电连接,其中x≤y≤z和x<z。具有比较低的介电常数的第二层间绝缘层夹在导电层和互连之间。这减小了其间的寄生容量。

Description

具有自对准接触结构的半导体器件及其形成方法
技术领域
本发明涉及半导体器件及其制造方法，更具体地说，涉及半导体器件中的自对准接触结构及其形成方法。
背景技术
随着半导体器件集成度的提高，互连线之间的间隔减小了。随着互连线之间间隔的减小，当采用光刻技术限定接触孔时，可能出现不对准。这些接触孔通常穿透层间绝缘层，层间绝缘层位于设置为彼此平行的互连线之间。为了解决这个不对准问题，近来已经提出了自对准接触技术(SAC)。
传统的SAC工艺通常包含：在半导体衬底上形成用绝缘层例如氮化硅层覆盖的多个互连线，然后在生成的具有多条互连线的结构的整个表面上形成层间绝缘层，例如氧化硅层，此后，利用由氮化硅层形成的绝缘层作为蚀刻掩模，蚀刻位于互连线之间的层间绝缘层的预定区。该工艺形成了暴露半导体衬底的自对准接触孔。
尽管自对准接触孔的宽度比相邻互连线之间的间隔宽，但该工艺能防止通过自对准接触孔而暴露互连线。这是因为互连线被氮化硅层(即绝缘层)包围，该氮化硅层相对于由氧化硅形成的层间绝缘层具有蚀刻选择性。据此，在进行限定自对准接触孔的光刻工艺过程中，增加了不对准的裕度(margine)。
然而，氮化硅层的介电常数比氧化硅高。这样，在互连线和用于填充自对准接触孔的导电层之间，增加了耦合电容即寄生电容，结果降低了半导体器件的电特性。另外，在上述传统的SAC工艺中，为了减小互连线的电阻，可以由金属层(例如钨层)、或多晶金属硅化物(metal polycide)层(例如多晶硅化钨(tungsten polycide)层)来形成互连线。金属互连线一般通过布图金属层或多晶金属硅化物层来形成。然而，在进行用来布图金属层的光刻和蚀刻工艺过程中，由于金属层的粗糙表面形态，在相邻的互连线之间可能存在桥接。因此，相邻的互连线可能彼此电连接。
通过双镶嵌技术制造多极互连结构，在美国专利No.5,614,765、名称为“利用双镶嵌工艺的自对准(Self-aligned via dual damascene)”中由Avazino et a1.描述了，它所公开的内容这里全文引入作为参考。根据美国专利No.5,614,765，在衬底上形成具有沟槽的层间绝缘层和露出下互连的通孔，并形成上互连以填充沟槽和通孔。这里，通过一个光刻工序形成上述通孔和沟槽。
根据上面提到的专利，形成沟槽包括在层间绝缘层上形成光致抗蚀剂图形，然后利用光致抗蚀剂图形作为蚀刻掩模，将层间绝缘层蚀刻到比层间绝缘层的厚度浅的深度。现在沟槽将包含通孔部分和导电线部分，其中通孔部分比导电线部分宽。而且，形成通孔的工序包含在生成的具有沟槽的结构的整个表面上，形成保形材料层。然后各向异性蚀刻保形材料层，以在沟槽的侧壁上形成隔离层，在通孔部分中选择蚀刻层间绝缘层以暴露下互连。这里保形材料层应比通孔部分的一半宽度细，应比互连线部分的一半宽度粗。这样在形成隔离层之后，露出了通孔部分的底部，用隔离层覆盖导电线部分的底部。
因此美国专利No.5,614,765描述了在下互连和上互连之间夹有通孔。尽管有这样的自对准技术，仍然需要改进在相邻的互连之间形成穿透层间绝缘层的自对准接触孔的方法。
发明内容
因此本发明的实施例的特征在于提供具有自对准接触孔的半导体器件。本发明的实施例的另一个特征在于提供半导体器件的自对准接触结构以及形成自对准接触结构的方法，能够减小填充在自对准接触孔中的导电层图形和邻接自对准接触孔的互连之间的寄生容量。本发明实施例的另一个特征在于提供形成自对准接触孔结构的方法，在进行蚀刻、形成穿透相邻互连之间的层间绝缘层的自对准接触孔过程中，能够增加过蚀刻工艺的裕度。本发明实施例的另一个特征在于提供形成自对准接触孔结构的方法，能够容易地布图邻接自对准接触孔的互连。
根据本发明各种实施例的上述和其他特征，在半导体器件中提供一种自对准接触结构，包括具有有源区的半导体衬底，覆盖至少除了每个有源区部分之外的半导体衬底的层间绝缘层，层间绝缘层上的至少两个平行的互连，相对地设在至少两个平行的互连之间的至少一个有源区，每个互连具有侧壁、底部和宽度(x)、形成在每个互连上的具有顶部(z)和底部(y)的掩模图形和至少渗透到掩模图形之间的层间绝缘层部分的一部分导电层图形，该导电层图形与至少一个有源区电连接，其中x≤y≤z并且x＜z。在本发明实施例的优选特征中，每个有源区包括导电焊盘。在本发明的实施例的另一个优选特征中，第二层间绝缘层具有比掩模图形的介电常数低的介电常数。在本发明的实施例的另一个优选特征中，互连包括顺序叠置的阻挡金属层和互连金属层。在本发明的实施例的另一个优选特征中，互连包括具有底部和侧壁的互连金属层以及环绕互连金属层的底部和侧壁的阻挡金属层。在本发明的实施例的另一个优选特征中，掩模图形包括形成在互连上的具有侧壁的蚀刻停止层图形以及形成在蚀刻停止层图形侧壁上的、具有内和外侧壁的第一隔离层，第一隔离层的外侧壁具有垂直于半导体衬底上表面的垂直形状。在本发明的实施例的另一个优选特征中，本发明的半导体器件中的自对准接触结构还包括夹在导电层图形和第一隔离层之间的第二隔离层。在本发明的实施例的另一个优选特征中，掩模图形包括具有垂直侧壁的蚀刻停止图形，该垂直侧壁垂直于半导体衬底的上表面。优选地，层间绝缘层由氧化硅制成。
根据本发明另一个实施例的特征，提供一种在半导体器件中形成自对准接触孔结构的方法。根据本发明另一个优选实施例的特征，提供一种在半导体器件中形成自对准接触结构的方法，包括：提供具有有源区的半导体衬底；在半导体衬底上形成层间绝缘层；在层间绝缘层上形成至少两个平行的互连，在至少两个平行的互连之间夹有至少一个有源区，每个互连具有侧壁、底部和宽度(x)、在每个互连上形成具有顶部(z)和底部(y)的掩模图形；以及形成导电层图形，该导电层图形至少穿透在掩模图形之间暴露的层间绝缘层部分，并与至少一个有源区电连接，其中x≤y≤z且x＜z。
根据本发明另一个实施例的特征，半导体衬底上的层间绝缘层是第一层间绝缘层，形成至少两个平行的互连包括：在第一层间绝缘层上顺序形成第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层；依次布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以便形成至少具有侧壁的第一凹槽区和至少具有侧壁的第二凹槽区，每个第一和第二凹槽区基本上彼此平行；在每个第一和第二凹槽区的侧壁上形成第一隔离层；利用第三蚀刻停止层和第一隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘层和第一蚀刻停止层，以便形成第一互连沟槽和第二互连沟槽；以及分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。第一至第三层间绝缘层优选由相对于第一至第三蚀刻停止层和第一隔离层具有蚀刻选择性的绝缘层构成。第一至第三层间绝缘层优选由其介电常数比第一至第三蚀刻停止层和第一隔离层的介电常数低的绝缘层构成。形成掩模图形优选包括：在生成的具有第一和第二互连的结构的表面上形成第四蚀刻停止层；填充第一和第二凹槽区；依次均厚蚀刻第四蚀刻停止层和第三蚀刻停止层，直到露出第三层间绝缘层，从而在各个第一和第二凹槽区中形成第四蚀刻停止层图形，其中第四蚀刻停止层图形和形成在其侧壁上的第一隔离层构成掩模图形。优选地，第四蚀刻停止层由与第三蚀刻停止层相同的材料构成。优选形成第四蚀刻停止层图形以后接着除去露出的第三层间绝缘层，以便露出第二蚀刻停止层的上表面和第一隔离层的侧壁，在第一隔离层的侧壁上形成第二隔离层，以及蚀刻第二蚀刻停止层以露出第二层间绝缘层。
在本发明的另一个优选方面，形成导电层优选包括：利用掩模图形作为蚀刻掩模，依次各向异性蚀刻第三层间绝缘层、第二蚀刻停止层、第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成露出导电焊盘的接触孔；在生成的具有接触孔的结构的表面上形成导电层；填充接触孔并且布图导电层。优选地，第一至第三蚀刻停止层、第四蚀刻停止层图形和隔离层由氮化硅构成。优选地第三蚀刻停止层厚于第一蚀刻停止层和第二蚀刻停止层的总厚度。
在本发明的另一个优选实施例中，提供一种在半导体器件中形成自对准结构的方法，包括：提供具有有源区的半导体衬底；在半导体衬底上形成第一层间绝缘层；在第一层间绝缘层上形成第二层间绝缘层以便形成至少两个平行的沟槽；在每个沟槽的下部形成互连，每个互连具有侧壁、底部和宽度(x)；各向同性蚀刻第二层间绝缘层以增加每个沟槽的暴露部分的宽度；在每个沟槽的暴露部分中，形成具有顶部(z)和底部(y)的掩模图形；以及形成导电层图形，该导电层图形至少穿透互连之间的第一和第二层间绝缘层部分，其中该互连是形成在两个平行沟槽中的，并且导电层图形与至少一个有源区电连接，其中x≤y≤z且x＜z。
根据本发明的另一个优选实施例中，提供一种在半导体器件中形成自对准结构的方法，包括：提供具有至少一个有源区的半导体衬底；在半导体衬底上形成第一层间绝缘层；在第一层间绝缘层上形成至少两个平行的互连图形，至少一个导电焊盘夹在至少两个平行的互连图形之间，每个互连图形具有侧壁、底部和宽度(x)；在互连图形上形成覆盖层，形成第二层间绝缘层，使第二层间绝缘层平面化直到露出互连图形的上表面；蚀刻覆盖层及第二层间绝缘层，以便形成第二层间绝缘层中的至少一个凹槽区、互连图形上的具有顶部(z)和底部(y)的凹槽区；用掩模材料填充凹槽区；形成导电层图形，该导电层图形至少穿透互连图形之间的第一和第二层间绝缘层的一部分，并与至少一个有源区电连接，其中x≤y≤z且x＜z。
优选地，覆盖层是通过顺序层叠第一覆盖层和第二覆盖层形成的。第一覆盖层和第二覆盖层优选由第一材料和第二材料制成，第二材料对湿蚀的选择性比第一材料大。优选地，覆盖层的蚀刻包括：用第一材料湿蚀以除去第二覆盖层，此后用第二材料湿蚀以除去第一覆盖层。优选地，第一覆盖层由氧化硅层形成，第二覆盖层由氮化硅层或多晶硅层形成。
根据本发明另一个实施例的特征，在半导体中形成自对准接触孔结构的方法包含：提供半导体衬底；在半导体衬底上形成导电焊盘；在生成的具有导电焊盘的结构表面上形成第一层间绝缘层。然后在第一层间绝缘层上形成设置成基本上彼此平行的第一互连和第二互连。该方法还包含：在各个第一和第二互连上形成掩模图形，每个掩模图形比其下面的互连宽，以及形成导电层，该导电层穿透掩模图形之间的区、第一和第二互连之间的区和第一层间绝缘层的预定区。在自对准接触结构中，导电层与导电焊盘电连接。
根据本发明实施例的另一个特征，提供一种在半导体器件中形成自对准接触结构的方法。该方法包含：提供半导体衬底；在生成的具有导电焊盘的结构表面上形成第一层间绝缘层、第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层。该方法还包含：依次布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以形成至少具有至少一个侧壁的第一凹槽以及具有至少一个侧壁的第二凹槽，每个第一和第二凹槽基本上彼此平行。
该方法还必须在各个第一和第二凹槽的侧壁上形成隔离层，以及利用第三蚀刻停止层和上述隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘层和第一蚀刻停止层，以形成第一和第二互连沟槽。然后可以分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。然后可以在各个第一和第二凹槽区中形成第四蚀刻停止层图形，同时除去第三蚀刻停止层。该方法是通过下列方式实现的，即利用隔离层和第四蚀刻停止层图形作为蚀刻掩模，依次各向异性蚀刻第三层间绝缘层、第二蚀刻停止层、第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成暴露出导电焊盘的接触孔。
根据本发明另一个实施例附加的特征，提供一种在半导体器件中形成自对准接触结构的方法，包含：提供半导体衬底；以及在半导体衬底上形成导电焊盘。该方法还包含：在生成的具有导电焊盘的结构表面上顺序形成第一层间绝缘层、第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层。可以依次布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以形成具有至少一个侧壁的第一凹槽以及至少具有侧壁的第二凹槽，每个第一和第二凹槽基本上彼此平行。
该方法还必须在各个凹槽区的侧壁上形成第一隔离层，以及利用第三蚀刻停止层和第一隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘层和第一蚀刻停止层，以形成第一和第二互连沟槽。然后可以分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。然后可以在各个第一和第二凹槽区中形成第四蚀刻停止层图形，同时除去第三蚀刻停止层。该方法还包含除去第三层间绝缘层以露出第一隔离层的侧壁，在第一隔离层暴露的侧壁上形成第二隔离层，以及蚀刻存在于第二隔离层之间的第二蚀刻停止层。自对准接触可以通过下列方式实现，即利用第四蚀刻停止层图形、第一隔离层和第二隔离层作为蚀刻掩模，依次各向异性蚀刻第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成暴露导电焊盘的接触孔。
附图的简要描述
图1是显示动态随机存取存储器单元阵列区的部分平面图；
图2A是沿图1的I-I线取得的截面图，说明根据本发明实施例的自对准接触结构；
图2B是沿图1的II-II线取得的截面图，说明根据本发明实施例的自对准接触结构；
图2C是沿图1的I-I线取得的与图2A类似的截面图，说明根据本发明实施例具有双隔离层的自自对准接触结构；
图2D是沿图1的II-II线取得的与图2B类似的截面图，说明根据本发明实施例具有双隔离层的自自对准接触结构；
图2E是沿图1的I-I线取得的截面图，说明根据本发明实施例的自对准接触结构，对应于图2A所显示的隔离层还没有通过蚀刻工序被消耗；
图2F是沿图1的II-II线取得的截面图，说明根据本发明实施例的自对准接触结构，对应于图2B所显示的隔离层还没有通过蚀刻工序被消耗；
图3A-3G是沿图1的I-I线取得的截面图，说明根据本发明另一个实施例的自对准接触结构的形成方法；
图4A-4C是沿图1的I-I线取得的截面图，说明根据本发明另一个实施例的自对准接触结构的形成方法；
图5A-5G是沿图1的I-I线取得的截面图，说明根据本发明再一个实施例的自对准接触结构的形成方法；
图6A-6F是沿图1的I-I线取得的截面图，说明根据本发明又一个实施例的自对准接触结构的形成方法；和
图7A-7C是沿图1的I-I线取得的截面图，说明根据本发明再一个实施例的自对准接触结构的形成方法。
实现发明的最佳方式
这里全文引用分别于1999年12月8日、2000年1月24日和2000年7月26日申请的名称分别为“在半导体器件中形成自对准接触结构的方法(Methods of Forming Self-aligned Contact Structure inSemiconductor Device)”、“在平行导体图形之间具有接触通路的半导体器件及其形成方法(Semiconductor Device Having Contacts PassingThrough Between Parallel Conductor Patterns and Methods of Forming theSame)”和“在平行导体图形之间形成具有接触通路的方法(Methods ofForming Semiconductor Device Having Contacts Passing ThroughBetween Parallel Conductor Patterm”的韩国专利申请Nos.99-55862、00-03249和00-43125作为参考。
下面将参考附图更全面地描述本发明的各个最佳实施例，附图中示出了本发明的最佳实施例。然而本发明可以采用多种不同的形式来实施，不应认为只限于这里给出的实施例。相反，提供这些实施例，为的是使本说明书内容透彻而全面，并且将本发明的范围全面转达给本领域的技术人员。在附图中，为了清楚夸大了层和区的厚度。还应理解，所谓在另一层或衬底“上”的层可以是直接位于另一层或衬底上的层，也可以是***层。在整篇说明书中，附图中相同的标号和说明指的是相同的部件。
在整篇说明书中，“基本平行”的意思是优选与另一个平行的结构，尽管它们可能偏离平行，只要它们以和平行设置所起的作用基本相同的方式起作用即可。
本方法包含：提供半导体衬底；在半导体衬底上形成导电焊盘；以及在生成的具有导电焊盘的结构的表面上形成第一层间绝缘层。然后，在第一层间绝缘层上形成基本上彼此平行的第一互连和第二互连。该方法还包含：在各个第一和第二互连上形成的掩模图形，每个掩模图形比它下边的互连宽；以及形成导电层，该导电层穿透掩模图形之间的区域、第一和第二互连之间的区域和第一层间绝缘层的预定区域。在自对准接触结构中，该导电层与导电焊盘电接触。
在本发明的实施例中，优选通过在第一层间绝缘层上顺序形成第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层来形成第一和第二互连。然后可以顺序布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以形成具有侧壁的第一凹槽区和具有侧壁的第二凹槽区，第一和第二凹槽区基本上彼此平行(优选平行)。然后可以在第一和第二凹槽区的侧壁上形成第一隔离层。然后可以利用第三蚀刻停止层和第一隔离层作为蚀刻掩模依次蚀刻第二层间绝缘层和第一蚀刻停止层，从而形成第一互连沟槽和第二互连沟槽。然后分别在第一互连沟槽和第二互连沟槽中形成第一互连(优选是第一互连线)和第二互连(优选是第二互连线)，优选利用镶嵌技术形成第一互连和第二互连。
第一至第三层间绝缘层优选由相对于第一至第三蚀刻停止层和第一隔离层具有蚀刻选择性的绝缘层形成。另外，当与第一至第三蚀刻停止层和第一隔离层的介电常数相比较时，第一至第三层间绝缘层优选由具有比较低的介电常数的绝缘层形成。例如第一至第三绝缘层可以由氧化硅构成，第一至第三蚀刻停止层和第一隔离层可以由氮化硅制成。当制造高性能的半导体器件时，第一和第二互连优选由金属层(例如钨层)构成。优选地，第三蚀刻停止层比第一蚀刻停止层和第二蚀刻停止层的总厚度厚。
形成掩模涂层优选包含：在生成的具有第一和第二互连的结构的表面上(优选整个表面)，形成第四蚀刻停止层，从而第四蚀刻停止层填充第一和第二凹槽区。然后依次均厚蚀刻第四蚀刻停止层和第三蚀刻停止层，直到暴露出第三层间绝缘层，从而在凹槽区内侧形成第四蚀刻停止层图形。在本实施例中，第四蚀刻停止层图形和其侧壁上的第一隔离层构成掩模图形。结果掩模图形比它下面的互连宽，第四蚀刻停止层优选用与第三蚀刻停止层相同的材料形成。
形成第四蚀刻停止层图形之后，可以选择性地除去通过均厚蚀刻工艺而暴露的第三层间绝缘层，从而暴露出第一隔离层的侧壁和第二蚀刻停止层的上表面。然后可以在暴露的第一隔离层的侧壁上形成第二隔离层。此时，在形成第二隔离层之后，可以依次蚀刻第二蚀刻停止层，以暴露第二层间绝缘层。
形成导电层包含：利用掩模图形作为蚀刻图形，依次各向异性蚀刻第三层间绝缘层、第二蚀刻停止层、第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成暴露导电焊盘的自对准接触孔。然后用导电层填充自对准接触孔。
本发明的另一个实施例涉及在半导体器件中形成自对准接触结构的形成方法。该方法包含：提供半导体衬底；在半导体衬底上形成导电焊盘；在生成的具有导电焊盘的结构的表面上顺序形成第一层间绝缘层、第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层。该方法还包含：依次布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以形成具有至少一个侧壁的第一凹槽区和具有至少一个侧壁的第二凹槽区，从而每个第一和第二凹槽区基本上彼此平行。
该方法还需要在各个第一和第二凹槽区的侧壁上形成隔离层，并且利用第三蚀刻停止层和该隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘膜和第一蚀刻停止层，以形成第一和第二互连沟槽。然后可以分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。然后可以在各个第一和第二凹槽区中形成第四蚀刻停止层图形并同时去除第三蚀刻停止层。通过利用隔离层和第四蚀刻停止层图形作为蚀刻掩模，依次各向异性蚀刻第三层间绝缘层、第二蚀刻停止层、第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成暴露出导电焊盘的接触孔，就完成了所述方法。
在本发明的实施例中，优选通过在生成的具有第一和第二互连沟槽的结构的表面上(优选整个表面)形成金属层来形成第一和第二互连，并且填充第一和第二互连沟槽。可以通过深蚀刻金属层直到暴露出第三蚀刻停止层和隔离层来实现第一和第二互连。
还优选在生成的具有第一和第二互连的结构的表面上(优选整个表面)，通过形成第四蚀刻停止层形成第四蚀刻停止层图形，以及填充第一和第二凹槽区。可以通过依次均厚蚀刻第四蚀刻停止层和第三蚀刻停止层，直到暴露出第三层间绝缘层来完成第四蚀刻停止层图形。
本发明的另一个实施例涉及在半导体器件中形成自对准接触结构的方法，包含：提供半导体衬底；以及在半导体衬底上形成导电焊盘。该方法还包含：在生成的具有导电焊盘的结构的表面上，顺序形成第一层间绝缘膜、第一蚀刻停止层、第二层间绝缘膜、第二蚀刻停止层、第三层间绝缘膜和第三蚀刻停止层。可以依次布图第三蚀刻停止层、第三层间绝缘膜和第二蚀刻停止层，形成具有至少一个侧壁的第一凹槽区和具有至少一个侧壁的第二凹槽区，从而每个第一和第二凹槽区基本上彼此平行。
该方法还需要在各个凹槽区的侧壁上形成第一隔离层，并且利用第三蚀刻停止层和第一隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘膜和第一蚀刻停止层，以形成第一和第二互连沟槽。然后可以分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。然后可以在各个第一和第二凹槽区中形成第四蚀刻停止层图形并和同时去除第三蚀刻停止层。该方法还包含：除去第三层间绝缘层以暴露出第一隔离层的侧壁，在第一隔离层的暴露出的侧壁上形成第二隔离层，以及蚀刻存在于第二隔离层之间的第二蚀刻停止层。通过利用第四蚀刻停止层图形、第一隔离层和第二隔离层作为蚀刻掩模，依次各向异性蚀刻第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成暴露导电焊盘的接触孔，就实现了所述自对准接触。
现在将参考图1和2A至2F描述根据本发明实施例的自对准接触结构。参考图1，优选将有源区1限定在p型半导体衬底的预定区，字线对3a和3b以基本上彼此平行的设置经过有源区1。这样，将有源区1分为三个区。字线3a和3b之间的有源区1对应于公用漏区，图1中用D表示，该区优选用n型杂质掺杂。在公用漏区D两侧的有源区1(例如在字线3a和3b周边)对应于第一源区S1和第二源区S2，S1区优选用n型杂质掺杂，S2区优选用n型杂质掺杂。隔离层(未示出)通常形成在有源区1的外侧区域。
可以在第一源区S1上设置第一存储节点焊盘17a，从而使第一存储节点焊盘17a与第一源区S1电连接。类似地，可以在第二源区S2上设置第二存储节点焊盘17b，从而使第二存储节点焊盘17b与第二源区S2电连接。另外，可以在公用漏区D上设置位线焊盘17d，从而使位线焊盘17d与公用漏区D电连接。位线焊盘17d优选包含向有源区1的一侧延伸的突起。可以将第一和第二位线35a和35b设置成与字线对3a和3b相交。第一位线35a优选通过位线接触孔7与位线焊盘17d电连接，位线接触孔7暴露出位线焊盘17d的突起。同理，第二位线35b可以和另一个位线焊盘(未示出)电连接。
图2A显示了沿图1的I-I线得到的自对准接触结构的截面图，并显示了形成在半导体衬底11的预定区、用于限定有源区(例如图1的有源区1)的隔离层13。有源区1的预定区作好用具有与衬底11不同的导电类型的杂质掺杂，从而形成源区，例如，第二源区S2。可以用平面化绝缘层15覆盖第二源区S2和隔离层13。可以将导电焊盘例如第二存储节点焊盘17b设置在第二有源区S2上。第二存储节点焊盘17b优选通过穿透平面化绝缘层15的预定区的孔与第二源区S2电连接。然后可以用第一层间绝缘层19覆盖第二存储节点焊盘17b和平面化绝缘层15，然后用第二层间绝缘层21覆盖第一层间绝缘层19。优选地，第一和第二层间绝缘层19和21具有比较低的介电常数，例如氧化硅层。
穿透第一和第二层间绝缘层19和21的导电层图形45优选位于第二存储节点焊盘17b上。而且，第一和第二互连35a和35b可以设置在导电层图形45的两侧。第一和第二互连35a和35b优选埋置在第二层间绝缘层21中，并且基本上彼此平行。这样，第二层间绝缘层21夹在了导电层图形45和各个互连35a及35b之间。第一和第二互连35a和35b优选由导电层材料，例如金属层来形成。更具体地说，第一和第二互连35a和35b可以包含顺序叠置的阻挡金属层和互连金属层。阻挡金属层可以是氮化钛(TiN)层或氮化钽(TaN)层。互连层可以是钨(W)层。
T形掩模图形37优选位于每个互连35a或35b上。该T形掩模图形37一般包括在每个互连35a或35b上的蚀刻停止层图形37b和优选设置在蚀刻停止层图形37b的至少一个侧壁上的第一隔离层37a。这样，在其上部，优选在第二层间绝缘层21的上面，掩模图形37的宽度比它下面的互连35a或35b的宽度大。这样的关系可以用公式来说明，其中如果互连35a和35b的宽度用x表示，掩模图形37顶部的宽度用z表示，掩模图形底部的宽度用y表示，那么在本发明的范围内，x≤y≤z且x＜z。这个公式是本发明的临界情况，它确保接触结构是自对准的。优选延伸导电层图形45，以穿透相邻的掩模图形37之间的区域。
图2B显示了沿图1的II-II线得到的自对准接触结构的截面图，并显示了形成在半导体衬底11的预定区、用于限定有源区(例如图1的有源区1)的隔离层13。字线3b形成在有源区1上并与有源区1电连接。在字线3b上形成了平面化绝缘层15，在平面化绝缘层15上形成了第一层间绝缘层19。在第一层间绝缘层19上形成了第二层间绝缘层21，第一位线35a和第二位线35b埋置在第二层间绝缘层21中。掩模图形37设置在位线35a和35b上。如前所述，掩模图形37具有蚀刻停止层37b和第一隔离层37a。
参考图2C，可以在第一隔离层37a的至少一个侧壁上另外形成第二隔离层37c。这里，第二隔离层可以夹在导电层图形45和掩模图形37的第一隔离层37a之间。掩模图形37包含蚀刻停止图形37b、第一隔离层37a和第二隔离层37c，并且当和第一和第二层间绝缘层19和21相比较时，掩模图形37优选由具有比较高的介电常数的绝缘层材料形成。优选地，蚀刻停止图形37b、第一隔离层37a和第二隔离层37c都由相同的材料制成，例如氮化硅。
图2D显示了图2B所示的、附带有第二隔离层37c的自对准接触结构。
参考图2E，限定有源区1的隔离层13形成在半导体衬底11的预定区。用平面化绝缘层15覆盖隔离层13。导电焊盘17b穿过有源区1上的平面化绝缘层15，并且导电焊盘17b与半导体衬底11电连接。用第一层间绝缘层19覆盖导电焊盘17b和平面化绝缘层15。用第二层间绝缘层211覆盖第一层间绝缘层19。任选地，可以将蚀刻停止层211a夹在第一和第二层间绝缘层19和211b之间。穿过第一和第二层间绝缘层19和211的导电层图形45优选位于导电焊盘17b上。而且，第一和第二互连35a和35b可以设置在导电层图形45的两侧。第一和第二互连35a和35b优选埋置在第二层间绝缘层211中，它们基本上彼此平行。这样，第二层间绝缘层211夹在了导电层45和各个互连35a及35b之间。
第一和第二互连35a和35b优选由导电层材料例如金属层形成。更详细地说，每个第一和第二互连35a和35b可以包含互连金属层202和阻挡金属层201。阻挡金属层201可以围绕在互连金属层202的侧壁和底部。阻挡金属层201可以是氮化钛(TiN)层或氮化钽(TaN)层。互连层可以是钨(W)层。
掩模图形37优选位于每个互连35a和35b上，该掩模图形37也可以埋置在第二层间绝缘层211中，并且就像互连35a和35b那样基本上彼此平行。在其上部，掩模图形37的宽度比下面的互连宽度宽。更具体地说，掩模图形37优选具有垂直于衬底11的上表面的垂直侧壁。
导电层图形45优选延伸以穿透相邻掩模图形37之间的区域。与第一和第二层间绝缘层19和211相比较，掩模图形37优选由具有比较高的介电常数的绝缘层材料形成。优选地，掩模图形37由氮化硅制成。
图2F显示了沿图1的II-II线得到的图2E所示的自对准接触结构的截面图。
下面将参考附图描述形成本发明的各种实施例的自对准结构的方法。图3A-3G是说明根据本发明的一个实施例的自对准结构的形成方法的截面图。图3A-3G中的截面图是沿图1的I-I线得到的。
现在参考图3A，为了限定有源区，可以在p型半导体衬底11的预定区形成隔离层13。隔离层13可以利用传统的层形成技术例如LOCOS(硅的局部氧化)工艺或沟槽隔离技术来形成。技术人员能够利用这里提供的指导形成隔离层13。然后可以在有源区上形成字线对(图1中的3a和3b，但在图3A中未示出)。然后利用字线作为离子注入掩模，优选将N型杂质离子注入到半导体衬底11中，以形成第二源区S2。此时，图1的公用漏区D和第一源区S1也可以以同样的方式形成。
然后可以用平面化绝缘层15覆盖隔离层13、有源区S1和S2以及公用漏区D。可以布图平面化绝缘层15以形成暴露出第二源区S2的焊盘接触孔。此时，暴露出第一源区S1的焊盘接触孔和公用漏区D也以同样的方式形成了。然后可以在生成的具有焊盘接触孔的结构的表面上(优选在整个表面上)形成导电层，例如掺杂的多晶硅层(未示出)。优选布图导电层以形成导电焊盘，例如，第二存储节点焊盘17b，该焊盘与第二源区S2电连接。此时，与第一源区S1连接的第一存储节点焊盘(图1的17a)和与公用漏区D连接的位线焊盘(图1的17d)也可以同样的方式形成。
参考图3B，优选在生成的具有第二存储节点焊盘17b的结构的表面上(优选整个表面)顺序形成第一层间绝缘层19、第一蚀刻停止层21、第二层间绝缘层23、第二蚀刻停止层25、第三层间绝缘层27和第三蚀刻停止层29。第一至第三层间绝缘层19、23和27优选由氧化硅形成。而且，第一至第三层间绝缘层19、23和27优选由相对于第一至第三蚀刻停止层21、25、29具有蚀刻选择性的绝缘层材料形成。蚀刻停止层21、25、29优选是氮化硅层。另外，第三蚀刻停止层29优选比第一蚀刻停止层21和第二蚀刻停止层25的总的结合厚度厚。第三蚀刻停止层更厚，使得在后续工艺中的形成自对准接触孔过程中，即穿透第一和第二蚀刻停止层21和25的过程中，第三蚀刻停止层没被完全除去。然后在第三蚀刻停止层29上形成第一光致抗蚀剂图形31。技术人员利用这里提供的指导能够顺序形成层间绝缘层、蚀刻停止层和第一光致抗蚀剂图形31。
现在参考图3C，利用第一光致抗蚀剂图形31作为蚀刻掩模，优选依次蚀刻第三蚀刻停止层29、第三层间绝缘层27和第二蚀刻停止层25，从而形成基本上彼此平行的第一凹槽区G1和第二凹槽区G2。优选地，第一凹槽区G1和第二凹槽区G2彼此平行。然后可以利用传统技术除去第一光致抗蚀剂图形31。然后用相对于第一和第二层间绝缘层19和23具有蚀刻选择性的保形绝缘层覆盖所生成的除去了第一光致抗蚀剂图形31的结构。该保形绝缘层优选是氮化硅层。然后可以各向异性蚀刻该保形层，以便在第一和第二凹槽区G1和G2的侧壁上形成隔离层37a。可以选择的是，第一和第二凹槽区G1和G2可以通过利用第一光致抗蚀剂图形31作为蚀刻掩模，顺序蚀刻第三蚀刻停止层29和第三层间绝缘层27来形成。在本实施例中，在形成隔离层37a之后，可以蚀刻第二蚀刻停止层25以暴露出第二层间绝缘层23。
现在参考图3D，然后可以利用第三蚀刻停止层29和隔离层37a作为蚀刻掩模，顺序蚀刻第二层间绝缘层23和第一蚀刻停止层21，从而形成基本上彼此平行的(优选平行)第一互连沟槽G1’和第二互连沟槽G2’。接着，尽管在图3D中未示出，但可以蚀刻通过第一和第二互连沟槽G1’和G2’而暴露的第一层间绝缘层19的预定区，以形成暴露位线焊盘(图1的17d)的位线接触孔(图1的7)。
参考图3E，优选用金属层覆盖所生成的已经形成位线接触孔的结构，该金属层至少填充位线接触孔和互连沟槽G1’和G2’。优选地，该金属层通过顺序层叠阻挡金属层和互连金属层来形成。优选采用氮化钛(TiN)层或氮化钽(TiN)层作为阻挡金属层，并采用钨(W)层作为互连金属层。然后可以深蚀刻互连金属层直到暴露出第三蚀刻停止层29和隔离层37a，从而在第一互连沟槽G1’和第二互连沟槽G2’中分别形成第一互连35a和第二互连35b。此时，可以过蚀互连金属层直到暴露出第一互连沟槽G1’和第二互连沟槽G2’的上侧壁，如图3E所示。
如上所述，优选利用镶嵌工艺形成第一和第二互连35a和35b。换句话说，不需要利用用于直接布图金属层的光刻和蚀刻工艺。据此，本发明实施例的工艺可以基本上避免在相邻的互连之间形成桥接或纵梁。更具体地说，当利用光刻和蚀刻工艺直接布图金属层来形成互连时，可能在互连之间留下由剩余金属组成的桥。这是由于在光刻工艺过程中可能出现的不规则反射，导致金属层上的光致抗蚀剂具有不良的侧壁形状所致。当金属层具有粗糙表面时，不规则反射表现得更严重。另外，与用于蚀刻绝缘层(例如氧化硅或氮化硅)的材料相比，用于蚀刻金属层的材料具有比较低的相对于光致抗蚀剂图形的选择性。这样，难以进行过蚀刻工艺以便除去桥。结果，利用如本发明的镶嵌工艺来形成互连(相对于利用光刻工艺)，使其容易地解决了金属桥接的问题。
然后可以在所生成的具有第一和第二互连35a和35b的结构的表面上(优选整个表面)形成填充第一和第二凹槽区G1和G2的第四蚀刻停止层37b。第四蚀刻停止层37b优选由与形成第一至第三蚀刻停止层21、25和29相同的材料组成。优选地，第四蚀刻停止层37b由氮化硅构成。
现在参考图3F，然后可以均厚蚀刻第四蚀刻停止层37b，直到露出第三层间绝缘层27的上表面，从而在第一和第二凹槽区G1和G2中形成第四蚀刻停止层图形37b。现在第四蚀刻停止层37b和第四蚀刻停止层37b侧壁上的隔离层37a构成掩模图形37。这里，当第一和第二互连35a和35b的上表面比第二层间绝缘层23的上表面低时，掩模图形37为T形。在本实施例中，如图3F所示，掩模图形37比下面的互连宽。
然后可以在生成的形成了第四蚀刻停止层37a的结构的表面(优选整个表面)上形成第四层间绝缘层39。如果需要，形成第四层间绝缘层39的工艺可以省略。第四层间绝缘层39优选用与第一至第三层间绝缘层19、23和27相同的材料形成。优选地，第四层间绝缘层由氧化硅构成。
然后可以在第四层间绝缘层39上形成第二光致抗蚀剂图形41。该第二光致抗蚀剂图形41在存储节点焊盘17a和17b上具有开口。此时，开口的宽度可以比存储节点焊盘17a和17b的宽度宽。这是为了增加第二光致抗蚀剂图形41的对准裕度。
参考图3G，利用第二光致抗蚀剂图形41和掩模图形37作为蚀刻掩模，顺序蚀刻第四层间绝缘层39、第三层间绝缘层27、第二蚀刻停止层25、第二层间绝缘层23、第一蚀刻停止层21和第一层间绝缘层19。以这种方式依次蚀刻各个层形成接触孔43和暴露出存储节点焊盘17a和17b。此时，在蚀刻第一和第二蚀刻停止层21和25的过程中，可以将掩模图形37的上角蚀刻到第一深度T1。
然后可以除去第二光致抗蚀剂图形41。可以在生成的已除去第二光致抗蚀剂图形41的结构的表面上(优选整个表面)形成填充接触孔43的导电层(例如掺杂的多晶硅层)。然后布图该导电层以形成导电层图形45，该导电层图形45与各个接触孔43中的存储节点焊盘17a和17b电连接。可以利用传统的技术，例如光刻工艺或化学机械抛光(CMP)工艺来布图导电层。本领域技术人员熟悉这些工艺，并能利用这里提供的指导来布图导电层。
图4A-4C是说明根据本发明另一个实施例的自对准接触结构形成方法的截面图。该图4A-4C的截面图是沿图1的I-I线得到的。
现在参考图4A，可以用与上面参考图3A-3G所描述的本发明实施例相同的方式形成第二存储节点焊盘17b(图1所示)、第一和第二互连35a和35b以及掩模图形37。优选在形成第四层间绝缘层39之前，选择性地除去第三层间绝缘层(图3F所示的部件27)，从而露出隔离层37a的侧壁(即第一隔离层和第二蚀刻停止层25)。优选利用湿蚀刻剂例如氢氟酸(HF溶液)或缓冲氧化物蚀刻剂(BOE)，除去第三层间绝缘层27。
现在参考图4B，用相对于第一和第二层间绝缘层19和23具有蚀刻选择性的保形绝缘层覆盖所生成的、已除去了第三层间绝缘层27的结构。优选地，保形绝缘层由与第一和第二蚀刻停止层21和25相同的材料形成。然后可以各向异性蚀刻该保形绝缘层，以便在第一隔离层37a的暴露的侧壁上形成第二隔离层37c。同时也蚀刻第二蚀刻停止层25以露出第二层间绝缘层23。然后可以在所生成的具有第二隔离层37c的结构表面上(优选在整个表面)形成平面化层间绝缘层33。该平面化层间绝缘层33优选由与第一至第三层间绝缘层相同的材料，例如氧化硅制成。如果需要可以省略用于形成平面化层间绝缘层33的工序。
现在参考图4C，然后可以在平面化层间绝缘层33上形成与图3F所示的第二光致抗蚀剂图形41形状相同的光致抗蚀剂图形(未示出)。然后可以利用光致抗蚀剂图形、掩模图形37和第二隔离层37C作为蚀刻掩模，依次各向异性蚀刻平面化层间绝缘层33、第二层间绝缘层23、第一蚀刻停止层21和第一层间绝缘层19。以这种方式依次蚀刻各个层，形成接触孔43，并露出存储节点焊盘17a和17b。同时在蚀刻第一蚀刻停止层21的过程中，可以将掩模图形37的上角和第二隔离层37c的上部蚀刻到第二深度T2。第二深度T2比图3G所示的第一深度T1浅。
接着，可以除去光致抗蚀剂图形。然后可以用与上面参考图3A-3G所描述的本发明实施例相同的方式，形成与存储节点焊盘17b电连接的导电层45。
图5A-5G是说明根据本发明另一个实施例的自对准接触结构形成方法的截面图。这些截面图是沿图1的I-I线而得到的。
参考图5A，可以用与上面参考图3A-3G所描述的本发明实施例相同的方式，形成平面化绝缘层15、导电焊盘17b(第二存储节点焊盘)和第一层间绝缘层19。在第一层间绝缘层19上顺序形成导电层和覆盖层，导电层可以通过顺序叠置阻挡金属层(如氮化钛层)和互连金属层(例如钨层)而形成。而且覆盖层可以通过顺序叠置第一覆盖层和第二覆盖层而形成。优选地，第一覆盖层可以由CVD氧化硅层例如PE-TEOS(等离子加强四乙基原硅酸酯)氧化物层或HDP(高密度等离子)氧化物层来形成，第二覆盖层可以由氮化硅层或多晶硅层来形成。
布图覆盖层和导电层以形成平行的互连图形对113a和113b。结果一个互连图形113a包括顺序叠置的第一互连35a、第一覆盖层图形111和第二覆盖层图形112，另一个互连图形113b包括顺序叠置的第二互连35b、第一覆盖层图形111和第二覆盖层图形112。这里第一和第二互连35a和35b可以作为半导体存储器件如DRAM的位线。
参考图5B，在生成的具有互连图形113a和113b结构的整个表面上形成第二层间绝缘层115。第二层间绝缘层115优选由CVD氧化硅层形成，然后利用CMP(化学机械抛光)技术使第二层间绝缘层115平面化，直到露出互连图形113a和113b的上表面。
参考图5C，利用适当的湿蚀刻剂选择形性地除去每个互连图形113a和113b的第二覆盖层图形112，以在各个第一覆盖层图形111上分别形成凹槽区G3和G4。第一覆盖层图形111保护互连35a和35b免受湿蚀刻剂的损伤。
参考图5D，各向同性蚀刻第二层间绝缘层115以扩大凹槽区G3和G4。在该各向同性蚀刻工序过程中，也可以除去第一覆盖层图形111。这样分别在互连35a和35b上形成了扩大凹槽区G3’和G4’，结果扩大的凹槽区G3’和G4’的宽度比下面的互连35a和35b的宽度宽。如图5D所示，而且扩大的凹槽区G3’和G4’的侧壁具有与半导体衬底11的上表面垂直的形状。
参考图5E，在已经形成了扩大的凹槽区G3’和G4’的结构的整个表面上形成掩模层，优选用掩模层材料完全填充扩大的凹槽区G3’和G4’中。掩模层可以由氮化硅层形成，使掩模层平面化直到露出第二层间绝缘层115的上表面。结果在扩大的凹槽区G3’和G4’中形成了掩模图形37，掩模图形37也具有像扩大的凹槽区G3’和G4’一样的垂直侧壁。然后在具有掩模图形37的结构的整个表面上形成牺牲层39，例如氧化硅层。
参考图5F和5G，在牺牲层39上形成了光致抗蚀剂图形41。抗蚀剂图形41露出了牺牲层39的预定区域。利用抗蚀剂图形41作为蚀刻掩模，顺序蚀刻所暴露的牺牲层39的预定区域、第二层间绝缘层115和第一层间绝缘层19，从而形成穿过相邻的掩模图形37之间的区域并露出导电焊盘17b的自对准接触孔。在这个蚀刻工序过程中，掩模图形37作为蚀刻停止层。然后在生成的具有自对准接触孔结构的整个表面上形成填充自对准接触孔的导电层，该导电层可以由多晶硅层形成。
利用CMP技术使导电层平面化，直到露出掩模图形37。掩模图形37作为CMP停止层。结果在自对准接触孔中形成了导电层图形45。该导电层图形45可以对应于DRAM的存储节点栓塞。
图6A至6F是说明根据本发明另一个实施例的自对准接触结构形成方法的截面图，这些截面图是沿图1的I-I线而得到的。
现在参考图6A可以利用与上面参考图3A-3G所描述的本发明实施例相同的方式形成平面化绝缘层15、导电焊盘17b(第二存储节点焊盘)和第一层间绝缘层19。在第一层间绝缘层19上顺序形成蚀刻停止层21和第二层间绝缘层23。蚀刻停止层21优选由相对于第一和第二层间绝缘层19和23具有蚀刻选择性的绝缘层构成。例如，蚀刻停止层21优选由氮化硅层构成。顺序布图第二层间绝缘层23和蚀刻停止层21，以便形成平行的互连沟槽对G5和G6。
参考图6B，在生成的包含互连沟槽G5和G6的结构的表面上顺序形成阻挡金属层201和互连金属层202。阻挡金属层201和互连金属层202构成互连层，阻挡金属层201优选由氮化钛(TiN)层或氮化钽(TaN)层构成，互连金属层202优选由钨(W)层构成。
参考图6C，过蚀刻互连金属层202和阻挡金属层201，直到露出第二层问绝缘层23的上表面和互连沟槽G5’和G6’的上侧壁。据此，分别在互连沟槽G5和G6的下部形成了第一和第二互连35a和35b，分别在互连35a和35b上形成了凹槽区G5’和G6’。第一和第二互连35a和35b包括第一互连金属层图形202和围绕第一互连金属层图形202的侧壁及底部的第一阻挡金属层图形201。
参考图6D，利用湿蚀刻剂，例如氢氟酸(HF)或缓冲氧化物蚀刻剂(BOE)，各向同性蚀刻第二层间绝缘层23，从而形成扩大的凹槽区G5”和G6”，也可以，利用干蚀工艺各向同性蚀刻第二层间绝缘层23。如图6D所示，因此每个扩大的凹槽区G5”和G6”具有比它下面的互连更宽的宽度和垂直的侧壁。
参考6E和6F，用与上面参考图5E-5G所描述的本发明实施例相同的方式形成掩模图形37、牺牲层39和导电图形45。
图7A-7C是说明根据本发明再一个实施例的自对准接触结构形成方法的截面图。该实施例的重要特征在于利用双层掩模图形。这些截面图是沿图1的I-I线而取得的。
参考图7A，利用与上面参考图5A-5D描述的本发明实施例相同的方式，可以形成平面化绝缘层15、导电焊盘17b(第二存储节点焊盘)、第一层间绝缘层19、第一和第二互连35a和35b以及具有扩大的凹槽区37的第二层间绝缘层。在生成的、形成了扩大的凹槽区37的结构的整个表面上形成第一掩模层。第一掩模层优选由氮化硅层构成。深蚀刻第一掩模层以便在互连35a和35b上形成第一掩模图形37，同时暴露出第二层间绝缘层23的上表面和扩大的凹槽区37的上侧壁。结果，扩大的凹槽区37的上部是空的。
接着，在生成的、已经形成了第一掩模图形37的结构的整个表面上形成第二掩模层。优选用第二掩模层完全填充整个扩大的凹槽区37。第二掩模层优选由相对于第一和第二层间绝缘层19和23具有高蚀刻选择性的材料层构成。例如，第二掩模层可以由多晶硅层构成。然后深蚀刻第二掩模层，直到露出第二层间绝缘层23的上表面，从而在第一掩模图形37上形成第二掩模图形39’。其上的第一掩模图形37和第二掩模图形39’构成掩模图形40。
参考图7B，在形成了第二掩模图形39’的结构上形成光致抗蚀剂图形41。光致抗蚀剂图形41暴露了相邻的第二掩模图形39’之间的第二层间绝缘层23的预定区。利用光致抗蚀剂图形41作为蚀刻掩模，顺序蚀刻暴露的第二层间绝缘层23和第一层间绝缘层19，从而形成暴露出导电焊盘17b的自对准接触孔H。掩模图形40(特别是第二掩模图形39’)作为蚀刻停止层。这样防止了在用于形成自对准接触孔H的蚀刻过程中对第一掩模图形37造成损伤。
参考图7C，在除去光致抗蚀剂图形41之后，在生成的具有自对准接触孔H的结构上形成导电层，例如多晶硅层。优选用导电层完全填充自对准接触孔H。然后利用CMP技术使导电层和第二掩模图形39’平面化，直到露出第一掩模图形37。这样，在自对准接触孔H中，形成了导电层图形45，即存储节点栓塞。
如上所述，根据本发明的各个实施例，具有比较低的介电常数的绝缘层夹在导电层和导电层两侧的互连之间。这样减小了导电层和互连之间的寄生容量，提高了半导体器件的工作速度。而且通过利用镶嵌工艺形成互连，能容易地布图互连。因此即使互连由金属层构成，当采用本发明的方法时，在相邻的互连之间也不会留下桥接。
参考具体的最佳实施例，已经详细地描述了本发明，本领域技术人员应当理解，在不离开本发明的精神和范围的情况下，可以对本发明作出各种修改。

Claims (33)

1.一种半导体器件中的自对准接触结构，包括：
具有有源区的半导体衬底；
覆盖至少除了每个有源区部分之外的半导体衬底的层间绝缘层；
层间绝缘层上的至少两个平行的互连，相对地设在至少两个平行的互连之间的至少一个有源区，每个互连具有侧壁、底部和宽度(x)；
形成在每个互连上的具有顶部(z)和底部(y)的掩模图形；和
至少穿透掩模图形之间的层间绝缘层的一部分的导电层图形，该导电层图形与至少一个有源区电连接，其中x≤y≤z且x＜z。
2.如权利要求1所述的半导体器件中的自对准接触结构，其中，每个有源区包括导电焊盘。
3.如权利要求2所述的半导体器件中的自对准接触结构，还包括：覆盖所述半导体衬底的所述层间绝缘层上的第二层间绝缘层，其中，第二层间绝缘层具有比掩模图形的介电常数低的介电常数。
4.如权利要求1所述的半导体器件中的自对准接触结构，其中，每个互连包括顺序叠置的阻挡金属层和互连金属层。
5.如权利要求1所述的半导体器件中的自对准接触结构，其中，互连包括具有底部和侧壁的互连金属层以及围绕互连金属层的底部和侧壁的阻挡金属层。
6.如权利要求1所述的半导体器件中的自对准接触结构，其中，掩模图形包括：
形成在互连上的具有侧壁的蚀刻停止层图形；以及
形成在蚀刻停止层图形侧壁上的、具有内和外侧壁的第一隔离层，第一隔离层的外侧壁具有垂直于半导体衬底上表面的垂直形状。
7.如权利要求6所述的半导体器件中的自对准接触结构，还包括设置在导电层图形和第一隔离层之间的第二隔离层。
8.如权利要求1所述的半导体器件中的自对准接触结构，其中，掩模图形包括蚀刻停止图形，该蚀刻停止图形具有垂直于半导体衬底上表面的垂直侧壁。
9.如权利要求1所述的半导体器件中的自对准接触结构，其中，层间绝缘层由氧化硅制成。
10.一种在半导体器件中形成自对准接触结构的方法，包括：
提供具有有源区的半导体衬底；
在半导体衬底上形成层间绝缘层；
在层间绝缘层上形成至少两个平行的互连，在所述至少两个平行的互连之间设有至少一个有源区，每个互连具有侧壁、底部和宽度(x)；
在每个互连上形成具有顶部(z)和底部(y)的掩模图形；以及
形成导电层图形，该导电层图形至少穿透在掩模图形之间暴露的层间绝缘层部分，并与至少一个有源区电连接，其中x≤y≤z且x＜z。
11.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，每个有源区包括导电焊盘。
12.如权利要求11所述的在半导体器件中形成自对准接触结构的方法，还包括：在覆盖半导体衬底的所述层间绝缘层上提供第二层间绝缘层，第二层间绝缘层具有比掩模图形的介电常数低的介电常数。
13.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，通过顺序叠置阻挡金属层和互连金属层来形成每个互连。
14.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，通过形成具有底部和侧壁的互连金属层以及环绕互连金属层的底部和侧壁的阻挡金属层来形成每个互连。
15.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，通过以下步骤形成掩模图形：
形成在互连上的、具有侧壁的蚀刻停止层图形；和
形成在所述蚀刻停止层图形侧壁上的、具有内和外侧壁的第一隔离层，该第一隔离层的外侧壁具有垂直于半导体衬底上表面的垂直形状。
16.如权利要求15所述的在半导体器件中形成自对准接触结构的方法，还包括形成夹在导电层图形和第一隔离层之间的第二隔离层。
17.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，掩模图形是通过形成蚀刻停止图形而形成的，该蚀刻停止图形具有垂直于半导体衬底上表面的垂直侧壁。
18.如权利要求10所述的在半导体器件中形成自对准接触结构的方法，其中，层间绝缘层由氧化硅构成。
19.权利要求10的方法，其中，半导体衬底上的层间绝缘层是第一层间绝缘层，以及形成至少两个平行的互连包括以下步骤：
在第一层间绝缘层上顺序形成第一蚀刻停止层、第二层间绝缘层、第二蚀刻停止层、第三层间绝缘层和第三蚀刻停止层；
依次布图第三蚀刻停止层、第三层间绝缘层和第二蚀刻停止层，以便形成具有至少一个侧壁的第一凹槽区和具有至少一个侧壁的第二凹槽区，每个第一和第二凹槽区基本上彼此平行；
在第一和第二凹槽区的侧壁上形成第一隔离层；
利用第三蚀刻停止层和第一隔离层作为蚀刻掩模，依次蚀刻第二层间绝缘层和第一蚀刻停止层，以便形成第一互连沟槽和第二互连沟槽；以及
分别在第一互连沟槽和第二互连沟槽中形成第一互连和第二互连。
20.权利要求19的方法，其中，第一至第三层间绝缘层由相对于第一至第三蚀刻停止层和第一隔离层具有蚀刻选择性的绝缘层形成。
21.权利要求20的方法，其中，第一至第三层间绝缘层由具有比第一至第三蚀刻停止层和第一隔离层的介电常数低的介电常数的绝缘层形成。
22.权利要求19的方法，其中，形成掩模图形包括以下步骤：
在生成的具有第一和第二互连的结构的表面上形成第四蚀刻停止层，以及填充第一和第二凹槽区；和
依次均厚蚀刻第四蚀刻停止层和第三蚀刻停止层，直到露出第三层间绝缘层，从而在各个第一和第二凹槽区中形成第四蚀刻停止层图形，其中第四蚀刻停止层图形和形成在其侧壁上的第一隔离层构成掩模图形。
23.权利要求22的方法，其中，第四蚀刻停止层由与第三蚀刻停止层相同的材料构成。
24.权利要求22的方法，其中，形成第四蚀刻停止层图形以后接着：
除去露出的第三层间绝缘层，以便露出第二蚀刻停止层的上表面和第一隔离层的侧壁；
在第一隔离层的侧壁上形成第二隔离层；以及
蚀刻第二蚀刻停止层以露出第二层间绝缘层。
25.权利要求22的方法，其中，形成导电层包括以下步骤：
利用掩模图形作为蚀刻掩模，依次各向异性蚀刻第三层间绝缘层、第二蚀刻停止层、第二层间绝缘层、第一蚀刻停止层和第一层间绝缘层，从而形成露出导电焊盘的接触孔；
在生成的具有接触孔的结构的表面上形成导电层，填充接触孔；和
布图导电层。
26.权利要求22的方法，其中，第一至第三蚀刻停止层、第四蚀刻停止层图形和隔离层由氮化硅构成。
27.权利要求19的方法，其中，第三蚀刻停止层比第一蚀刻停止层和第二蚀刻停止层的总厚度厚。
28.一种在半导体器件中形成自对准接触结构的方法，包括：
提供具有有源区的半导体衬底；
在半导体衬底上形成第一层间绝缘层；
在第一层间绝缘层上形成第二层间绝缘层以便形成至少两个平行的沟槽；
在每个沟槽的下部形成互连，每个互连具有侧壁、底部和宽度(x)；
各向同性蚀刻第二层间绝缘层以增加每个沟槽的暴露部分的宽度；
在每个沟槽的暴露部分中，形成具有顶部(z)和底部(y)的掩模图形；和
形成导电层图形，该导电层图形至少穿透互连之间的第一和第二层间绝缘层的一部分，其中该互连是形成在两个平行沟槽中的，并且上述导电层图形与至少一个有源区电连接，其中x≤y≤z且x＜z。
29.一种在半导体器件中形成自对准接触结构的方法，包括：
提供具有至少一个有源区的半导体衬底；
在半导体衬底上形成第一层间绝缘层；
在第一层间绝缘层上形成至少两个平行的互连图形，至少一个导电焊盘设置在所述至少两个平行的互连图形之间，每个互连图形具有侧壁、底部和宽度(x)；
在互连图形上形成覆盖层；
形成第二层间绝缘层；
使第二层间绝缘层平面化直到露出互连图形的上表面；和
蚀刻所述覆盖层及第二层间绝缘层，以便形成第二层间绝缘层中的至少一个凹槽区，凹槽区在互连图形上的具有顶部(z)和底部(y)；
用掩模材料填充凹槽区；
形成导电层图形，该导电层图形至少穿透互连图形之间的第一和第二层间绝缘层的一部分，并与至少一个有源区电连接，其中x≤y≤z且x＜z。
30.根据权利要求29所述的在半导体器件中形成自对准接触结构的方法，其中，覆盖层是通过顺序层叠第一覆盖层和第二覆盖层形成的。
31.根据权利要求30所述的在半导体器件中形成自对准接触结构的方法，其中，第一覆盖层和第二覆盖层由第一材料和第二材料制成，第二材料具有比第一材料更大的对湿蚀的选择性。
32.根据权利要求30所述的在半导体器件中形成自对准接触结构的方法，其中，覆盖层的蚀刻包括湿蚀第一材料以除去第二覆盖层，此后湿蚀第二材料以除去第一覆盖层。
33.根据权利要求30所述的在半导体器件中形成自对准接触结构的方法，其中，第一覆盖层由氧化硅层形成，第二覆盖层由氮化硅层或多晶硅层形成。
CNB008035229A 1999-12-08 2000-12-08 半导体器件中的自对准接触结构及其形成方法 Expired - Fee Related CN1148788C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1999/55862 1999-12-08
KR1019990055862A KR100356776B1 (ko) 1999-12-08 1999-12-08 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법
KR20000003249 2000-01-24
KR2000/3249 2000-01-24
KR1020000043125A KR100365645B1 (ko) 2000-01-24 2000-07-26 인접하게 나란히 형성된 도전체 패턴 사이를 통과하는콘택을 갖는 반도체 장치의 형성 방법
KR2000/43125 2000-07-26

Publications (2)

Publication Number Publication Date
CN1339172A true CN1339172A (zh) 2002-03-06
CN1148788C CN1148788C (zh) 2004-05-05

Family

ID=27350106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008035229A Expired - Fee Related CN1148788C (zh) 1999-12-08 2000-12-08 半导体器件中的自对准接触结构及其形成方法

Country Status (6)

Country Link
US (2) US6534813B1 (zh)
EP (2) EP2053638A3 (zh)
JP (1) JP4382321B2 (zh)
CN (1) CN1148788C (zh)
DE (1) DE60041638D1 (zh)
WO (1) WO2001043176A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327490C (zh) * 2003-10-27 2007-07-18 上海宏力半导体制造有限公司 用于制造自行对准接触窗结构的方法
CN106610562A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
CN110890320A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 半导体封装件及其制造方法
WO2022198959A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055290C1 (de) * 2000-11-08 2002-07-25 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
KR100439038B1 (ko) 2002-08-23 2004-07-03 삼성전자주식회사 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
DE10256936B3 (de) 2002-12-05 2004-09-09 Infineon Technologies Ag Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen
KR100450686B1 (ko) * 2002-12-12 2004-10-01 삼성전자주식회사 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법
KR100486300B1 (ko) * 2003-01-14 2005-04-29 삼성전자주식회사 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법
US6713379B1 (en) * 2003-02-07 2004-03-30 Silicon Integrated Systems, Corp. Method for forming a damascene structure
KR100519795B1 (ko) * 2003-02-07 2005-10-10 삼성전자주식회사 다층배선 형성을 위한 포토마스크 세트 및 이를 사용하여제조된 반도체장치
KR100541046B1 (ko) * 2003-05-27 2006-01-11 삼성전자주식회사 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
KR100526880B1 (ko) * 2003-06-27 2005-11-09 삼성전자주식회사 반도체 메모리에서의 스토리지 노드 콘택 형성방법과 그에따른 구조
US7118966B2 (en) * 2004-08-23 2006-10-10 Micron Technology, Inc. Methods of forming conductive lines
KR100682899B1 (ko) * 2004-11-10 2007-02-15 삼성전자주식회사 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
CN100424827C (zh) * 2005-08-16 2008-10-08 力晶半导体股份有限公司 自行对准接触窗开口的制作方法与半导体元件
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
US9349731B2 (en) 2012-10-09 2016-05-24 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device
US8921136B2 (en) * 2013-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned contact formation
US9129965B2 (en) 2013-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9312174B2 (en) 2013-12-17 2016-04-12 United Microelectronics Corp. Method for manufacturing contact plugs for semiconductor devices
TWI650833B (zh) * 2015-04-01 2019-02-11 聯華電子股份有限公司 具有金屬閘極之半導體元件及其製作方法
US9905463B2 (en) 2015-12-15 2018-02-27 International Business Machines Corporation Self-aligned low dielectric constant gate cap and a method of forming the same
US10332870B2 (en) * 2017-06-01 2019-06-25 Samsung Electronics Co, Ltd. Semiconductor device including a field effect transistor
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US5043790A (en) * 1990-04-05 1991-08-27 Ramtron Corporation Sealed self aligned contacts using two nitrides process
US5384287A (en) * 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
JP3520114B2 (ja) * 1994-07-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19516764A1 (de) * 1995-05-06 1996-11-07 Henkel Raycap Produktie Bv Behälter für ein fließfähiges Produkt
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
JPH1065118A (ja) * 1996-08-19 1998-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW320765B (en) * 1997-02-22 1997-11-21 United Microelectronics Corp Manufacturing method of self-aligned contact of dynamic random access memory
US6391771B1 (en) * 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
KR20010057669A (ko) * 1999-12-23 2001-07-05 한신혁 적층형 캐패시터를 갖는 반도체 장치의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327490C (zh) * 2003-10-27 2007-07-18 上海宏力半导体制造有限公司 用于制造自行对准接触窗结构的方法
CN106610562A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
CN106610562B (zh) * 2015-10-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
CN110890320A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 半导体封装件及其制造方法
US12009350B2 (en) 2018-09-07 2024-06-11 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2022198959A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP4382321B2 (ja) 2009-12-09
DE60041638D1 (de) 2009-04-09
EP1169731A4 (en) 2006-01-18
US6534813B1 (en) 2003-03-18
US20030127677A1 (en) 2003-07-10
CN1148788C (zh) 2004-05-05
EP1169731A1 (en) 2002-01-09
EP2053638A2 (en) 2009-04-29
US6720269B2 (en) 2004-04-13
EP2053638A3 (en) 2009-07-29
JP2003516632A (ja) 2003-05-13
EP1169731B1 (en) 2009-02-25
WO2001043176A1 (en) 2001-06-14

Similar Documents

Publication Publication Date Title
CN1148788C (zh) 半导体器件中的自对准接触结构及其形成方法
US8647973B2 (en) Semiconductor device capable of reducing electrical defects and method of fabricating the same
CN1278384C (zh) 制造半导体器件的方法
CN1525570A (zh) 半导体器件及其制造方法
CN1909209A (zh) 制造半导体器件的方法
CN1722427A (zh) 用于半导体器件的互连结构及其形成方法
CN1518100A (zh) 半导体器件及其制造方法
US8273652B2 (en) Semiconductor memory device and method of manufacturing the same
KR20070070021A (ko) 반도체 디바이스 및 그의 제조방법
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US6838732B2 (en) Semiconductor device and method for manufacturing the same
CN1779916A (zh) 制造半导体器件的方法
CN1638112A (zh) 半导体器件及其制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
US8053358B2 (en) Methods of forming integrated circuit devices using contact hole spacers to improve contact isolation
JP2008010737A (ja) 半導体装置およびその製造方法
CN1577823A (zh) 半导体器件及其制造方法
US8026604B2 (en) Semiconductor devices having contact holes including protrusions exposing contact pads
KR100553679B1 (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
CN1287431C (zh) 用于制造半导体器件的方法
KR100377370B1 (ko) 중간 레벨 배선패턴의 수가 감소된 반도체 장치 및 그 형성방법
CN1574282A (zh) 利用牺牲掩模层形成自对准接触结构的方法
US7811921B2 (en) Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same
CN1832131A (zh) 制造半导体器件的方法
CN1129356A (zh) 具有增强的聚焦裕度的半导体集成电路器件制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040505

Termination date: 20100108