CN1327490C - 用于制造自行对准接触窗结构的方法 - Google Patents

用于制造自行对准接触窗结构的方法 Download PDF

Info

Publication number
CN1327490C
CN1327490C CNB2003101081953A CN200310108195A CN1327490C CN 1327490 C CN1327490 C CN 1327490C CN B2003101081953 A CNB2003101081953 A CN B2003101081953A CN 200310108195 A CN200310108195 A CN 200310108195A CN 1327490 C CN1327490 C CN 1327490C
Authority
CN
China
Prior art keywords
dielectric layer
voluntarily
aiming
stack
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101081953A
Other languages
English (en)
Other versions
CN1612302A (zh
Inventor
许允埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CNB2003101081953A priority Critical patent/CN1327490C/zh
Priority to US10/972,368 priority patent/US7022567B2/en
Publication of CN1612302A publication Critical patent/CN1612302A/zh
Application granted granted Critical
Publication of CN1327490C publication Critical patent/CN1327490C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种用于制造自行对准接触窗结构的方法，其在一半导体基底上具有至少二导电结构，所述导电结构位于将形成自行对准接触窗的位置旁，并有多个光刻结构位于导电结构上，每一光刻结构具有一顶面及一垂直面；一介电层覆盖于半导体基底上，然后蚀刻去除部份介电层，以暴露出每一光刻结构的顶面与部份垂直面；再在每一露出的垂直表面上形成多个间隙壁。因此，当后续在二导电结构之间形成自行对准接触窗结构时，此氮化物间隙壁的部份周围具有较低的寄生电容。

Description

用于制造自行对准接触窗结构的方法
技术领域
本发明涉及一种用于制造接触窗结构的制程，尤其涉及一种在半导体组件中用于制造自行对准接触窗结构的制作方法。
背景技术
在多层集成电路的制程中，常会在半导体基底上的覆盖层蚀刻一垂直凹孔，以便在该基底上形成有导电接触；此形成过程通常需要通过蚀刻数层不同覆盖材质来形成，且为了确认导电接触仅会与半导体基底相导通，所以其它结构，例如晶体管栅极结构，是利用绝缘侧壁及覆盖层来隔绝的。
然而，这种绝缘结构的设计无法使用在具有多层金属内联机结构的高集成度的半导体组件的微影制程中；为了克服此微影制程的限制，遂发展出一种自行对准接触结构。在形成自行对准接触的过程中，绝缘侧壁与覆盖层在蚀刻制程中提供一定程度上的校正或自行对准。
在位线电容增加的情形下，晶体管栅极的双侧壁结构使用绝缘侧壁或覆盖层环设于自行对准接触结构周围；此双侧壁结构通常由氧化物间隙壁及其外的氮化物组成，以提供具有较低寄生电容的自行对准接触结构。然而，在双侧壁结构的形成过程中仍无可避免的会造成额外的耗损；另一方面，在制作自行对准接触结构的制程中，低寄生电容的需求与易于形成接触栓塞的方法亦变得愈来愈重要。
发明内容
本发明所要解决的技术问题在于，提供一种用于制造自行对准接触窗结构的方法，其可制作出具有低寄生电容(parasitic capacitance)的自行对准接触窗结构而无须形成额外的双侧壁结构，还可提供一种易于形成连续接触栓塞的方法。
本发明所要解决的另一技术问题在于，提供一种用于形成自行对准接触洞结构的方法，其通过在栅极堆栈结构上的内层介电层的湿式回蚀刻及后续的沉积与氮化物蚀刻步骤，以便在堆栈栅极结构的部份侧壁上形成有氮化物间隙壁。
为解决上述技术问题，本发明提供一半导体基底，其上形成至少二导电结构，该导电结构位于将形成自行对准接触窗的位置二侧，并有多个光刻结构分别位于该导电结构上，且每一光刻结构各具有一顶面及一垂直面；形成一介电层覆盖于该半导体基底上；蚀刻去除部份该介电层，以露出该光刻结构的顶面与部份该垂直面；以及形成多个间隙壁，每一该间隙壁沉积于每一露出的该垂直表面上。因此，当后续在二导电结构之间形成自行对准接触窗结构时，在此氮化物间隙壁的部份周围具有较低的电容值。
本发明还提供另一种用于制造自行对准接触窗结构的方法，其在多个栅极堆栈结构之间制作自行对准接触窗结构，使其与该栅极堆栈结构相邻但相互绝缘，该方法包括下列步骤：提供一半导体基底，其上形成该栅极堆栈结构，且每一栅极堆栈结构各具有一位于侧壁的导电部份及一位于该导电部份的侧壁上的绝缘部份；形成一第一介电层覆盖于该等栅极堆栈结构与该半导体基底上；蚀刻去除部份该第一介电层，以露出每一该栅极堆栈结构的该绝缘部份且不露出该导电部份；形成一氮化物间隙壁于暴露出的每一该绝缘部份上；形成一第二介电层覆盖子该等栅极堆栈结构与该半导体基底上；以及移除位于该栅极堆栈结构间的部份该第二介电层与该第一介电层，以作为后续制作该自行对准接触窗结构，并利用该第一介电层与该间隙壁绝缘每一该导电堆栈结构。
附图说明
图1至图4分别为本发明在制作自行对准接触窗结构的各步骤构造剖视图。
标号说明；
10半导体基底
12导电结构
14光刻结构
16介电层
18垫氧化层
20间隙壁
22介电层
24光刻层
26空间
具体实施方式
本发明的半导体设计可被广泛地应用到许多半导体设计中，且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明之方法时，本领域的普通技术人员应熟知许多步骤可以改变的，材料及杂质也是可替换的，这些一般的替换无疑地不脱离本发明的精神及范畴。
本发明提出一种新的制程方法，其用于制造自行对准接触窗结构，其在一半导体基底上的多个栅极堆栈结构之间制作自行对准接触窗结构，使其与该栅极堆栈结构相邻但相互绝缘。此方法为先提供一半导体基底，其上已形成有栅极堆栈结构，每一栅极堆栈结构具有一位于侧壁的导电部份及一位于该导电部份上的绝缘部份；一第一介电层覆盖于该些栅极堆栈结构与半导体基底上；然后回蚀刻去除部份第一介电层，以露出每一栅极堆栈结构的绝缘部份而不露出该导电部份；另有一氮化物间隙壁形成于露出的每一绝缘部份上，且一第二介电层覆盖于栅极堆栈结构与半导体基底上；最后将位于栅极堆栈结构间的部份该第二介电层与第一介电层移除，以作为后续制作该自行对准接触窗结构，并利用此第一介电层与间隙壁绝缘每一导电堆栈结构。
如图1所示，提供一半导体基底10，其上形成有许多导电结构12，且每一导电结构12上形成有一光刻结构14，此外，在该半导体基底10上形成一介电层16以覆盖住该导电结构12与光刻结构14。在本发明中，自行对准接触窗结构位于该导电结构12之间；在一较佳的实施例中，导电结构12作为导电电极，并有一垫氧化层18介于该导电结构12与半导体基底10之间。每一光刻结构14具有一顶面及一垂直面，以作为每一光刻结构14的绝缘侧壁，其中，垫氧化层18、每一导电结构12及其相对应的光刻结构14视为一个栅极堆栈结构，导电结构12的侧壁作为每一栅极堆栈结构之侧壁的导电部份，且光刻结构14的侧壁作为每一栅极堆栈结构的绝缘部份。进一步地，作为内层介电层(interlayer dielectric，ILD)的介电层16是采用现有技术完成的，例如：以化学气相沉积法形成的氧化物层。
一关键的步骤如图2所示，移除部份该介电层16以暴露出每一光刻结构14的顶面及部份垂直面，在本发明中，移除部份该介电层16的步骤是利用湿式回蚀刻(wet etching back)方式完成，并在导电结构12露出前停止。此湿式回蚀刻方式的实际状况是依据在光刻结构14上的介电层16厚度所决定。在一较佳实施例中，蚀刻介电层16由光刻结构14的顶面开始直至500埃()～1000埃的深度为止，以确保导电结构12具有一遮蔽层，亦即每一栅极堆栈结构侧壁的导电部份被保护避免其露出，再者，在湿式蚀刻制程中，较佳的为使用HF或BHF作为蚀刻剂。
再如图3所示，许多间隙壁20形成于每一光刻结构14暴露出的垂直面上，在一实施例中，这些间隙壁20是由一氮化物层的沉积与蚀刻完成的。接着，如图4所示，另一介电层22(如内层介电层)先覆盖于介电层16、间隙壁20及光刻结构14的顶面。然后在该介电层22表面沉积一光刻层24，并利用微影制程使之图案化；接着，移除位于导电结构12之间的部份介电层22与部份介电层16，以形成一可作为介层洞的空间26，用于在其内形成一自行对准接触窗结构，部份光刻结构14与间隙壁20亦可在此步骤中移除。在本发明中，介电层16、间隙壁20及介电层22环绕在导电结构12周围，使后续形成的接触窗结构邻近于该导电结构12而通过介电层16(如氧化物的内介电层)绝缘。完成的半导体结构可以提供一具有较低寄生电容的自行对准接触窗结构的连续形成，并易于形成连续接触栓塞。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在于使本领域内的普通技术人员能够了解本发明的内容并据以实施，本发明并不局限于本具体实施方式，即凡依本发明所揭示的精神所作的等同变化或修饰，仍应涵盖在本发明的专利保护范围内。

Claims (10)

1、一种用于制造自行对准接触窗结构的方法，其特征在于，包括下列步骤：
提供一半导体基底，其上形成至少二导电结构，该导电结构位于将形成自行对准接触窗的位置二侧，并有多个光刻结构分别位于该导电结构上，且每一光刻结构各具有一顶面及一垂直面；
形成一介电层覆盖于该半导体基底上；
蚀刻去除部份该介电层，以露出该光刻结构的顶面与部份该垂直面；以及
形成多个间隙壁，每一该间隙壁沉积于每一露出的该垂直表面上；
在该介电层、该多个间隙壁及该光刻结构露出的该多个顶面形成一内层介电层；以
及
移除位于该二导电结构之间的部份该内层介电层与该介电层，以作为后续制作该自行对准接触窗结构。
2、根据权利要求1所述的用于制造自行对准接触窗结构的方法，其特征在于，其中在该蚀刻步骤是利用湿式回蚀刻方法完成的。
3、根据权利要求1所述的用于制造自行对准接触窗结构的方法，其特征在于，其中该介电层包含一利用化学气相沉积法形成的氧化物层。
4、根据权利要求1所述的用于制造自行对准接触窗结构的方法，其特征在于，其中该间隙壁是由氮化物材质构成的。
5、根据权利要求1所述的用于制造自行对准接触窗结构的方法，其特征在于，其中该半导体基底与该导电结构之间还包括一氧化层。
6、一种用于制造自行对准接触窗结构的方法，其在多个栅极堆栈结构之间制作自行对准接触窗结构，使其与该栅极堆栈结构相邻但相互绝缘，其特征在于，该方法包括下列步骤：
提供一半导体基底，其上形成该栅极堆栈结构，且每一栅极堆栈结构各具有一位于侧壁的导电部份及一位于该导电部份的侧壁上的绝缘部份；
形成一第一介电层覆盖于该等栅极堆栈结构与该半导体基底上；
回蚀刻去除部份该第一介电层，以露出每一该栅极堆栈结构的该绝缘部份且不露出该导电部份；
形成一氮化物间隙壁于暴露出的每一该绝缘部份上；
形成一第二介电层覆盖于该等栅极堆栈结构与该半导体基底上；以及
移除位于该栅极堆栈结构间的部份该第二介电层与该第一介电层，以作为后续制作该自行对准接触窗结构，并利用该第一介电层与该间隙壁绝缘每一该导电堆栈结构。
7、根据权利要求6所述的用于制造自行对准接触窗结构的方法，其特征在于，其中在该回蚀刻步骤是利用湿式回蚀刻方法完成的。
8、根据权利要求6所述的用于制造自行对准接触窗结构的方法，其特征在于，其中每一该栅极堆栈结构包含一电极结构，且其侧壁包含该导电部份。
9、根据权利要求6所述的用于制造自行对准接触窗结构的方法，其特征在于，其中每一该栅极堆栈结构包含一光刻结构，且其侧壁包含该绝缘部份。
10、根据权利要求6所述的用于制造自行对准接触窗结构的方法，其特征在于，其中该第一介电层包含一利用化学气相沉积法形成的氧化物层。
CNB2003101081953A 2003-10-27 2003-10-27 用于制造自行对准接触窗结构的方法 Expired - Fee Related CN1327490C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2003101081953A CN1327490C (zh) 2003-10-27 2003-10-27 用于制造自行对准接触窗结构的方法
US10/972,368 US7022567B2 (en) 2003-10-27 2004-10-26 Method of fabricating self-aligned contact structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101081953A CN1327490C (zh) 2003-10-27 2003-10-27 用于制造自行对准接触窗结构的方法

Publications (2)

Publication Number Publication Date
CN1612302A CN1612302A (zh) 2005-05-04
CN1327490C true CN1327490C (zh) 2007-07-18

Family

ID=34473876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101081953A Expired - Fee Related CN1327490C (zh) 2003-10-27 2003-10-27 用于制造自行对准接触窗结构的方法

Country Status (2)

Country Link
US (1) US7022567B2 (zh)
CN (1) CN1327490C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567338A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 功率mos晶体管的制造方法
FR2963161B1 (fr) * 2010-07-23 2012-08-24 Commissariat Energie Atomique Procede de realisation d?un circuit integre
US9263330B2 (en) * 2014-01-10 2016-02-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device, method for forming contact and method for etching continuous recess

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236187A (zh) * 1998-05-20 1999-11-24 三星电子株式会社 半导体器件的制造方法
JP2000031086A (ja) * 1998-06-25 2000-01-28 Siemens Ag 半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法
US6033962A (en) * 1998-07-24 2000-03-07 Vanguard International Semiconductor Corporation Method of fabricating sidewall spacers for a self-aligned contact hole
US6258678B1 (en) * 1999-08-02 2001-07-10 Taiwan Semiconductor Manufacturing Company Use of a wet etch dip step used as part of a self-aligned contact opening procedure
CN1339172A (zh) * 1999-12-08 2002-03-06 三星电子株式会社 具有自对准接触结构的半导体器件及其形成方法
JP2003060201A (ja) * 2001-08-13 2003-02-28 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281064B1 (en) * 1999-06-04 2001-08-28 International Business Machines Corporation Method for providing dual work function doping and protective insulating cap

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236187A (zh) * 1998-05-20 1999-11-24 三星电子株式会社 半导体器件的制造方法
JP2000031086A (ja) * 1998-06-25 2000-01-28 Siemens Ag 半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法
US6033962A (en) * 1998-07-24 2000-03-07 Vanguard International Semiconductor Corporation Method of fabricating sidewall spacers for a self-aligned contact hole
US6258678B1 (en) * 1999-08-02 2001-07-10 Taiwan Semiconductor Manufacturing Company Use of a wet etch dip step used as part of a self-aligned contact opening procedure
CN1339172A (zh) * 1999-12-08 2002-03-06 三星电子株式会社 具有自对准接触结构的半导体器件及其形成方法
JP2003060201A (ja) * 2001-08-13 2003-02-28 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US7022567B2 (en) 2006-04-04
US20050090086A1 (en) 2005-04-28
CN1612302A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
US20140167250A1 (en) Semiconductor device
JP2002009149A (ja) 半導体装置およびその製造方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
CN1327490C (zh) 用于制造自行对准接触窗结构的方法
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100315034B1 (ko) 반도체소자의제조방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
CN100394552C (zh) 接触窗开口的形成方法与半导体元件的制造方法
KR100973266B1 (ko) 반도체 소자의 제조방법
KR100721548B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
US20090045518A1 (en) Semiconductor device and method for fabricating the same
US20040264132A1 (en) Method for forming storage node contact plug of semiconductor device
KR100443242B1 (ko) 반도체 소자의 콘택 플러그용 콘택홀 제조방법
KR100883137B1 (ko) 반도체 소자의 제조 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR100843869B1 (ko) 반도체 소자의 제조 방법
KR100744105B1 (ko) 콘택 플러그의 형성 방법
KR100571653B1 (ko) 확대된 마진의 자기정렬콘택공정에 의한 반도체소자의 제조방법
KR101024814B1 (ko) 반도체 소자 형성 방법
KR20030001920A (ko) 반도체 소자의 절연막 측벽 스페이서 형성 방법
KR20080060385A (ko) 반도체 소자 제조방법
KR20070088928A (ko) 반도체 소자 및 그 제조방법
KR20060064998A (ko) 반도체 소자의 딥 컨택홀 형성방법
KR20040004894A (ko) 반도체 소자의 제조방법
KR20010038144A (ko) 반도체 메모리소자의 비트라인과 워드라인을 마스킹하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20111027