CN1310313C - 半导体装置的设计方法和半导体装置 - Google Patents

半导体装置的设计方法和半导体装置 Download PDF

Info

Publication number
CN1310313C
CN1310313C CNB021480451A CN02148045A CN1310313C CN 1310313 C CN1310313 C CN 1310313C CN B021480451 A CNB021480451 A CN B021480451A CN 02148045 A CN02148045 A CN 02148045A CN 1310313 C CN1310313 C CN 1310313C
Authority
CN
China
Prior art keywords
mentioned
power line
power
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021480451A
Other languages
English (en)
Other versions
CN1420545A (zh
Inventor
和智勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1420545A publication Critical patent/CN1420545A/zh
Application granted granted Critical
Publication of CN1310313C publication Critical patent/CN1310313C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的课题是，提供在不同的区域中能分别独立地供给电源电压、抑制时钟抖动且防止逻辑电路的工作速度的下降的半导体装置的设计方法。与电源凸点BP1和BP2的横向的排列平行地配置多条导电性地连接到电源凸点BP1和BP2上的电源线WL1，以在平面视图上与电源线WL1正交的方式互相平行地配置多条导电性地连接到电源线WL1上的下层的电源线WL2。而且，对夹住电源凸点BP1的排列的最接近的2条电源线WL1分配电源电压V1和V2，对夹住电源凸点BP2的排列的最接近的2条电源线WL1分配电源电压G1和G2。以在平面视图上与电源线WL1正交的方式互相平行地配置电源线WL2。

Description

半导体装置的设计方法和半导体装置
技术领域
本发明涉及半导体装置的设计方法，特别是涉及在逻辑区上提供了多种时钟的半导体装置的电源电压分配方法。
背景技术
使用图19说明现有的电源电压的分配方法。在图19中，将半导体衬底上的逻辑区区分为区域(domain)D1和D2这2个区域，成为分别被供给频率不同的时钟CK1和CK2的结构。
从以时钟的上升沿为触发脉冲而工作的触发器的数据输出对在区域D1和D2中形成的逻辑门供给数据，成为按逻辑门的连接顺序传递数据的结构。
在此，在区域D1和D2中，从被称为电源凸点的电源的供给源供给工作用的电源。在图19中示出了在区域D1和D2中分别将多个电源凸点BP配置成矩阵状的状态。
将各电源凸点BP连接到横跨区域D1和D2以直线状配置的金属的电源线WL1上。平行地配置多条电源线WL1，将多个电源凸点BP直接连接到1条电源线WL1上，从外部对这多个电源凸点BP供给相同的电源电压。例如，对图的最上部的电源线WL1供给(分配)电压V，对其下一条电源线WL1供给(分配)电压G，以后重复该顺序。在此，作为电压V和电压G，例如供给MOS晶体管的漏电源电压VDD和源电源电压VSS。
在电源线WL1的下层并列地配置了在平面视图上与多条电源线WL1正交的多条电源线WL2。在电源线WL1与WL2之间利用层间绝缘膜进行了电绝缘，但在两电源线在平面视图上交叉的部分上用刻蚀等方法以贯通层间绝缘膜的方式设置了通孔，利用通过在通孔中填埋导电性的材料而得到的通路接点VH来导电性地连接电源线WL1与WL2。因而，对经通路接点VH与电源线WL1导电性地连接的电源线WL2供给(分配)电源线WL1的电压。
再有，对多条电源线WL1和WL2的一半供给接地电压(0V)，虽然实质上未供给电压，但也将这些线路称为电源线。
图19的左端的电源线WL2被导电性地连接到供给电压V的电源线WL1上，成为供给电压V的结构。此外，从左端算起第2条电源线WL2被导电性地连接到供给电压G的电源线WL1上，成为供给电压G的结构。以后，重复了该顺序。
再有，供给电压V的电源线WL2和供给电压G的电源线WL2导电性地连接到对在半导体衬底上形成的门阵列供给电源的最下层的电源线上，从电源线WL2对门阵列的源、漏层供给电压V和电压G。
这样，在现有的电源电压的分配方法中，将供给电压V和电压G的电源线WL1配置成横跨供给频率不同的时钟CK1和CK2的区域D1和D2，对区域D1也好、对区域D2也好，都供给了电压V和电压G。
这里成为问题的是起因于时钟CK1和CK2的频率的不同的电源噪声。如前面说明的那样，从以时钟的上升沿为触发脉冲而工作的触发器的数据输出对在区域D1和D2中形成的逻辑门供给数据，在区域D1和D2中存在多个这样的逻辑门和触发器的组合。
而且，由于在多个触发器中也存在多个同步地工作的触发器，故在时钟上升的时刻处消耗最大的功率。此时，在电源线WL1、WL2和电源凸点BP中流过电流，但该电流导致电源电压值的变动。该变动成为电源噪声。
使用图20说明时钟CK1和CK2的时序和电源噪声的关系。在图20中，示出了时钟CK1和CK2的时序图和电源电压VDD和VSS的变化。
如图20中所示，在时钟信号CK1和CK2中频率不同，时钟的上升沿基本上不同步。因而，电源电压VDD随时间的变动根据时钟CK1和CK2的脉冲的上升、下降而发生。电源电压VDD的变动成为电源噪声NZ。再有，在电源电压VSS中不用说也发生同样的噪声。
如果以这种方式发生电源噪声NZ的时序不同步，则引起各自的电源噪声的相互作用。因此，与供给单一的时钟的情况相比，对逻辑门的工作速度的影响较大。
此外，在时钟CK1和CK2中频率不同的情况下，已叙述了时钟的上升沿基本上不同步，但如果存在频率为整数倍的关系，则有时在某处一致。
在图20中，在时钟CK1和CK2的最初的脉冲中，上升沿同步，此时，在区域D1和D2这两者中，多个触发器同时工作，与触发器在各自的区域中工作的情况相比，电源噪声NZ的峰值增大。再有，以发生振动的方式示出了电源噪声NZ，但这是因为由于时钟驱动器的电源线中附带的电感的缘故而在与开关时发生的电源变动相反的方向上发生反电动势。
如果电源噪声NZ以这种方式增大，则对时钟信号也产生影响。即，虽然时钟CK1和CK2被设置在区域D1和D2内的时钟驱动器放大并供给触发器，但时钟驱动器由利用电源电压VDD和VSS驱动的倒相器来构成，如果电源电压VDD和VSS发生变动，则时钟CK1和CK2的脉冲的上升、下降的边沿随时间发生变动，发生如图20中用虚线示出的时钟抖动(jitter)CJ。时钟抖动CJ的大小与电源噪声NZ的大小相对应，在时钟CK1和CK2的上升沿同步的情况下，时钟抖动CJ增大。
在构成1个数据路径的多个触发器中，时钟抖动成为时钟边沿的时序不一致的原因，影响到数据传送的时序。即，在对构成1个数据路径的多个触发器供给的时钟中，存在起因于布局的时钟扭曲(skew)，与时钟抖动相结合，增加或减少了触发器间的循环时间，使时钟边沿的时序变得不一致。
而且，触发器间的循环时间的增加或减少成为使该数据路径中的触发器的建立时间、维持时间的容限减少、使逻辑的最高工作频率下降的原因。
伴随晶体管的微细化或逻辑的规模的增大，越来越难以控制时钟扭曲。此外，在芯片内必须进行非同步的时间传送的情况下，在逻辑区中存在不同的相位或频率的时钟是不可避免的。
在这样的状况下，控制时钟抖动的发生是重要的。而且，如以上所说明的那样，作为时钟抖动的发生原因的电源噪声，起因于提供不同的(相位或频率的)时钟的不同的区域用同一***的电源来工作。
因而，为了消除因不同的时钟引起的电源噪声的影响，对提供不同的时钟的不同的区域分别独立地供给电源电压即可。
但是，由于使用图19已说明的现有的电源电压的分配方法与单一的电源电压的分配相对应，故不能对不同的区域分别独立地供给电源电压。
发明内容
本发明是为了消除上述的问题而进行的，其目的在于提供可对不同的区域分别独立地供给电源电压、可抑制时钟抖动且防止了逻辑的工作速度的下降的半导体装置的设计方法。
本发明的第1方面所述的半导体装置的设计方法是在逻辑区上提供频率不同的多个时钟的情况的半导体装置的设计方法，具备下述步骤：将上述逻辑区区分为各个以特定的时钟工作的逻辑的配置区并设定多个区域的步骤(a)；在上述逻辑区上，将多个电源凸点配置成矩阵状，并按照基于上述电源凸点的排列方向而预定的第1规则，唯一地将与上述多个时钟对应的多个电源电压以具有周期性的方式分配给上述电源凸点的每一个的步骤(b)；在第1层中平行地配置多条第1电源线，并按照基于上述电源凸点的排列而预定的第2规则，唯一地将上述多个电源电压分配给上述第1电源线的每一条的步骤(c)；在与上述第1层不同的第2层中，以在平面视图上与上述第1电源线正交的方式平行地配置多条第2电源线，并按照基于上述第2电源线的排列方向而预定的第3规则，唯一地将上述多个电源电压以具有周期性的方式分配给上述第2电源线的每一条的步骤(d)；以及将上述多个电源电压分类为在上述多个区域的每一个中使用的电源电压并根据上述分类在上述多个区域的每一个中变更唯一地分配给上述电源凸点、上述第1和第2电源线的上述电源电压的步骤(e)。
本发明的第2方面所述的半导体装置的设计方法中，在上述步骤(b)中，将在上述电源凸点的第1排列方向上按顺序分配上述多个电源电压的各自的电压并使其具有周期性定为上述第1规则。
本发明的第3方面所述的半导体装置的设计方法中，上述步骤(c)包含以与上述第1排列方向的上述电源凸点的排列平行的方式配置上述第1电源线的步骤，将从最接近于上述电源凸点的上述排列的两侧的2条上述第1电源线起在各侧交替地按顺序分配上述多个电源电压的各自的电压定为第2规则。
本发明的第4方面所述的半导体装置的设计方法中，上述步骤(d)包含以与正交于上述第1排列方向的第2排列方向的上述电源凸点的排列平行的方式配置上述第2电源线的步骤，将在上述第2电源线的排列方向上按顺序分配上述多个电源电压的各自的电压并使其具有周期性定为上述第3规则。
本发明的第5方面所述的半导体装置的设计方法中，上述步骤(e)包含：在上述第1和第2电源线是横跨上述多个区域而配置的电源线且被分配给该电源线的上述电源电压不是对上述多个区域中分别使用的电源电压来说是共同的电压的情况下、在上述多个区域的边界部上切断上述第1和第2电源线、将其分割为多条使之只位于各自的区域上的步骤；以及在上述第1和第2电源线的分割后、根据上述分类将分别唯一地被分配了的上述电源电压变更为与上述各自的区域对应的值的步骤。
本发明的第6方面所述的半导体装置的设计方法中，关于将上述多个时钟中的至少2个以上的时钟作为上述特定的时钟来使用的区域，将该区域作为1个区域来进行上述步骤(e)。
本发明的第7方面所述的半导体装置的设计方法中，将上述第1电源线导电性地连接到上述电源凸点上，上述第1规则包含将被供给与使用上述多个时钟中的最高频率的时钟的区域对应的上述电源电压的上述第1电源线配置在最靠近上述第1排列方向的上述电源凸点的排列处的规则。
本发明的第8方面所述的半导体装置的设计方法中，将上述第1电源线导电性地连接到上述电源凸点上，上述第1规则包含将被供给与上述多个区域中的逻辑规模最大的区域对应的上述电源电压的上述第1电源线配置在最靠近上述第1排列方向的上述电源凸点的排列处的规则。
本发明的第9方面所述的半导体装置的设计方法中，上述逻辑区具有多个形成门阵列的有源区而被构成，以在平面视图上被在最下层的层中互相平行地配置的多条第3电源线夹住的方式配置上述有源区，还具备：在上述多个区域中并在区域相邻的部分的上述有源区之间配置电隔离用的隔离单元并使其成为区域边界部的步骤(f)；以及在上述第3电源线是横跨上述相邻的区域而配置的电源线且被分配给该电源线的上述电源电压不是对上述相邻的区域中分别使用的电源电压来说是共同的电压的情况下、在上述区域的边界部上切断上述第3电源线的步骤(g)。
本发明的第10方面所述的半导体装置的设计方法中，上述有源区具有导电型不同的第1和第2杂质区，相邻地配置上述第1和第2杂质区，使之与上述第3电源线的延伸方向平行，上述步骤(f)包含准备下述结构作为上述隔离单元的步骤，其中，导电型不同的第3和第4杂质区相邻地被配置、同时上述第3和第4杂质区具有与上述有源区的上述第1和第2杂质区的排列顺序相反的排列。
本发明的第11方面所述的半导体装置的设计方法中，还具备：关于使用上述多个时钟中的至少2个以上的时钟的区域、通过用上述隔离单元包围上述有源区来进行电隔离的步骤(h)。
本发明的第12方面所述的半导体装置具备：在逻辑区上配置成矩阵状的多个电源凸点；在上述逻辑区上的第1层中互相平行地配置的、导电性地连接到上述电源凸点上的多条第1电源线；以及在与上述第1层不同的第2层中以在平面视图上与上述第1电源线正交的方式平行地配置的、导电性地连接到上述第1电源线上的多条第2电源线，上述电源凸点不与上述第1电源线直接连接，而是经配置在比上述第1层更下层的层中的中继导体层与上述第1电源线导电性地连接。
本发明的第13方面所述的半导体装置中，在上述逻辑区上提供了频率不同的多个时钟，在各个以特定的时钟工作的逻辑的配置区中，将上述逻辑区区分为多个区域，上述第1和第2电源线包含在上述多个区域的边界部上被切断而分割的电源线。
附图说明
图1是示出本发明的实施例的电源凸点的配置例的图。
图2是示出本发明的实施例的电源凸点和电源线的配置例的图。
图3是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图4是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图5是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图6是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图7是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图8是说明本发明的实施例的电源电压的分配方法的具体例的图。
图9是说明本发明的实施例的电源电压的分配方法的具体例的图。
图10是说明本发明的实施例的电源电压的分配方法的具体例的图。
图11是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图12是说明本发明的实施例的电源凸点与电源线的连接方法的图。
图13是说明本发明的实施例的区域间的电隔离方法的图。
图14是说明本发明的实施例的区域间的电隔离方法的图。
图15是说明本发明的实施例的隔离单元的结构的图。
图16是说明本发明的实施例的有源区的电隔离处理的流程图。
图17是说明本发明的实施例的有源区的电隔离处理的流程图。
图18是说明本发明的实施例的有源区的电隔离处理的流程图。
图19是示出由现有的半导体装置的设计方法得到的电源凸点和电源线的配置例的图。
图20是说明现有的半导体装置的问题的时序图。
具体实施方式
以下，说明本发明的半导体装置的设计方法的实施例。首先，使用图1～图7，说明在本发明的实施时的基本的工作。
<1.电源凸点的配置和分配>
在逻辑区上提供多个时钟的情况下，按时钟的各个种类来划分区域，为了在各个区域中独立地供给电源电压，必须设置多种电源凸点BP。
但是，如果对于各个区域个别地配置电源凸点，则工序变得复杂，是不实用的。
因此，在本发明中，采取按照预先确定的规定的规则(第1规则)唯一地决定逻辑区中的电源凸点的配置位置的方法。
图1中示出了电源凸点的配置例。在图1中，示出需要n种不同的电源的情况，作为与MOS晶体管的漏电源电压VDD相当的电压，设想了电压V1～Vn，作为与源电源电压VSS相当的电压，设想了电压G1～Gn。再有，由于电压V1～Vn和电压G1～Gn中的一方的一组为接地电压、即0V，故实质上必要的电源电压的种类为n种。在以下的说明中，将电压G1～Gn作为接地电压来处理。
如图1中所示，被提供电压V1～Vn的多个电源凸点BP1被配置在横向上，构成一个排列，在其下一行，提供电压G1～Gn的多个电源凸点BP2被配置在横向上，构成一个排列，成为两个排列在纵向上交替地重复的结构。
再有，在电源凸点BP1的排列中，在从图的左端的电源凸点BP1起按顺序分配了电压V1～Vn后，从左端的第n+1个电源凸点起再次按顺序分配电压V1～Vn，以上述方式重复电压V1～Vn的分配。将其称为按周期n的重复排列。
这一点在电源凸点BP2的排列中也是同样的，从图的左端的电源凸点BP2起按顺序重复电压G1～Gn的分配。
这样，在以矩阵状排列的电源凸点中，在第1方向上根据电源电压的种类n，以周期n重复地分配电压，在与第1方向正交的第2方向上，交替地配置了电压V和电压G的电源凸点的排列。
<2.电源线的配置和分配>
如使用图19已说明的那样，在只设想了1种电源的情况下，在连接到电源凸点BP上的上层的电源线WL1(干线)上交替地分配电压V和电压G就可以了，但如果电源的种类为多种，则对上层的电源线WL1的分配也要考虑多种组合，但在本发明中采取按照简单的规则来分配的方法。
在此，所提供的时钟的种类和电源电压的种类都是n，电源电压用V1、V2、…、Vn来表示。而且，使时钟的频率与电源电压相对应，作为F(V1)、F(V2)、…、F(Vn)来表示，这样来进行对电源凸点和电源线的电源电压的分配的变更处置，使得时钟频率的大小关系满足F(V1)＞F(V2)＞…＞F(Vn)。
再有，用N(V1)、N(V2)、…、N(Vn)来表示各区域的逻辑的规模(即，逻辑门的个数)，作为前提，如果各区域的逻辑的规模大致相等，则各区域的功耗P(V1)、P(V2)、…、P(Vn)与工作频率成比例。
在图2中示出按照上述规则的电源线的配置例。在图2中，电源凸点BP1和BP2的排列按照使用图1已说明的方法，与电源凸点BP1和BP2的横向的排列平行地配置导电性地连接到电源凸点BP1和BP2上的上层的多条电源线WL1，以在平面视图上与多条电源线WL1正交的方式平行地配置导电性地连接到电源线WL1上的下层的多条电源线WL2(支线)。再有，在电源线WL1与WL2之间配置层间绝缘膜，对两者进行了电绝缘。
因而，在平面视图上在被电源线WL1与WL2包围的位置上存在电源凸点BP1和BP2，电源线WL1与WL2的哪一条也没有被直接连接，但在以后将说明电源凸点BP1与电源线WL1的连接方法。
而且，关于对导电性地连接到电源凸点上的上层的电源线WL1的电源电压的分配，对与提供高的频率的时钟的区域对应的电源，分配靠近电源凸点的电源线。
<2-1.对电源线WL1的分配>
在图2中，对夹住电源凸点BP1的排列最接近的2条电源线WL1分配电源电压V1和V2，对较外侧的电源线WL1分配电源电压V3和V4，以后，到电源电压Vn为止，按照该规则(第2规则)进行分配。
再有，在图2中，对电源凸点BP1的排列的上侧的电源线WL1分配电源电压V1、V3、Vn-1等第奇数个电源电压，对电源凸点BP1的排列的下侧的电源线WL1分配电源电压V2、V4、Vn等第偶数个电源电压，而对与被提供高的频率的时钟的区域对应的电源，分配靠近的电源凸点即可，在第奇数个和第偶数个中，也可使上下关系反转。
此外，如图2中所示，对夹住电源凸点BP2的排列的最接近的2条电源线WL1分配电源电压G1和G2，对较外侧的电源线WL1分配电源电压G3和G4，以后，到电源电压Gn为止，按照该规则进行分配。
再有，在提供频率不同的时钟的多个区域中，在时钟数大致相等时，流过电源凸点的电流与时钟频率成比例。而且，在图2中，由于将供给对使用频率高的时钟的区域供给的电源电压的电源线WL1配置在靠近电源凸点处，故可缩短从电源凸点BP1(BP2)到电源线WL1的距离，可将因电流流过电源凸点BP1(BP2)与电源线WL1之间而产生的电源电压的下降抑制为最小限度。
<2-2.对电源线WL2的分配>
已说明了假定以在平面视图上与电源线WL1正交的方式互相平行地配置了多条电源线WL2，但进一步来说，电源线WL2在电源凸点BP1和BP2在纵向上交替地配置而构成的排列(以后有时称为电源凸点的交替排列)之间各2条成对地进行了配置。
而且，如图2中所示，对分配电源电压V1和G1的电源凸点BP1和BP2的交替排列与分配电源电压V2和G2的电源凸点BP1和BP2的交替排列之间的2条电源线WL2分配了电源电压V1和G1。此外，对分配电源电压V2和G2的电源凸点BP1和BP2的交替排列与分配电源电压V3和G3的电源凸点BP1和BP2的交替排列之间的2条电源线WL2分配了电源电压V2和G2。以后，到分配电源电压Vn和Gn的电源凸点BP1和BP2的交替排列与分配电源电压V1和G1的电源凸点BP1和BP2的交替排列之间的2条电源线WL2为止，按照该规则(第3规则)进行分配。
再有，利用通过在以贯通对两者之间进行电绝缘的层间绝缘膜的方式用刻蚀等设置的通孔中填埋导电性的材料而得到的通路接点VH来导电性地连接电源线WL1与WL2。
例如，分配电源电压V3的电源线WL1经通路接点VH与分配电源电压V3的电源线WL2导电性地连接。在图2中，由于示出了2条分配电源电压V3的电源线WL1，故分配电源电压V3的电源线WL2在平面视图上与该2条电源线WL1正交的部分中经通路接点VH导电性地连接。
<3.电源凸点与电源线的连接方法>
在使用图19已说明的现有的方法中，采用将电源凸点BP直接连接到电源线WL1上的结构，但在本发明中，由于在被电源线WL1夹住的位置上配置电源凸点BP1和BP2，故设置供连接电源凸点BP1和BP2用的支路(branch)，经该支路进行与电源线WL1的连接。以下，使用图3～图7，说明电源凸点与电源线的连接的变型。
图3示出了电源凸点BP1的最基本的结构，示出了从凸点本体BB起2条支路BR在互相相反的方向上延伸的结构。支路BR用与凸点本体BB相同材料的导体来构成，此外，在与电源线WL1相同的层中进行了配置。
图4示出了使用图3中示出的基本结构的电源凸点BP1(在BP2中也是相同的)进行与电源线WL1的连接的情况的一例。
图4中示出的电源凸点BP1是分配电源电压V1的凸点，该2个支路BR经通路接点VH1连接到在支路BR的下层设置的中继导体层RL1和RL2上。
中继导体层RL1和RL2是在平面视图上与以夹住电源凸点BP1的方式平行地配置的电源线WL1正交的方向上延伸的导体层，中继导体层RL1从支路BR的下部起延伸到分配电源电压V1的电源线WL1的下部，中继导体层RL2从支路BR的下部起延伸到分配电源电压V2的电源线WL1的下部。
而且，成为下述结构：中继导体层RL1经通路接点VH1导电性地连接到分配电源电压V1的电源线WL1上，而中继导体层RL2不与分配电源电压V2的电源线WL1导电性地连接。由此，可将对电源凸点BP1提供的电源电压V1供给规定的电源线WL1。
在电源电压的种类进一步增加的情况下，可通过增加支路BR的条数来与之对应，例如，在图5中示出了从凸点本体BB起支路BR在互不相同的3个方向上延伸的结构。
即，图5中示出的电源凸点BP1是分配电源电压V2的凸点，其3个支路BR经通路接点VH1连接到中继导体层RL1、RL2和RL3上。
中继导体层RL1从第1支路BR的下部起延伸到分配电源电压V1的电源线WL1的下部，中继导体层RL2从第2支路BR的下部起延伸到分配电源电压V2的电源线WL1的下部，中继导体层RL3从第3支路BR的下部起延伸到分配电源电压V3的电源线WL1的下部。
而且，成为下述结构：只有中继导体层RL2经通路接点VH1导电性地连接到分配电源电压V2的电源线WL1上。
此外，图6中示出的电源凸点BP1是分配电源电压V3的凸点，具有从凸点本体BB起在互不相同的4个方向上延伸的4个支路BR，分别经通路接点VH1连接到中继导体层RL1、RL2、RL3和RL4上。
中继导体层RL1从支路BR的下部起延伸到被分配电源电压V1的电源线WL1的下部，中继导体层RL2从支路BR的下部起延伸到分配电源电压V2的电源线WL1的下部，中继导体层RL3从支路BR的下部起延伸到分配电源电压V3的电源线WL1的下部，中继导体层RL3从支路BR的下部起延伸到分配电源电压V3的电源线WL1的下部，中继导体层RL4从支路BR的下部起延伸到分配电源电压V4的电源线WL1的下部。
而且，成为下述结构：只有中继导体层RL3经通路接点VH1导电性地连接到分配电源电压V3的电源线WL1上。
在此，在图7中示出图6中示出的A-B线中的箭头方向的剖面结构。如图7中所示，成为在从下面起依次层叠了层间绝缘膜ZL1和ZL2的结构中在层间绝缘膜ZL2上配置电源线WL1和支路BR的结构。
电源凸点BP1的凸点本体BB由在层间绝缘膜ZL1上配置的第1本体BB1和在第1本体BB1上配置的第2本体BB2构成，第1本体BB1是用与电源线WL1和支路BR相同的材料、利用相同的工序形成的。而且，在凸点本体BB的上部配置凸点头部BPH，该凸点头部BPH与外部的布线等导电性地连接。
支路BR经贯通层间绝缘膜ZL2的通路接点VH1导电性地连接到中继导体层RL3上。中继导体层RL3通过分配电源电压V1的电源线WL1的下方延伸到分配电源电压V3的电源线WL1的下部，经通路接点VH1导电性地连接到电源线WL1上。
再有，在层间绝缘膜ZL2上配置绝缘性的保护膜PV，覆盖电源线WL1和支路BR，凸点本体BB贯通保护膜PV而突出。
这样，电源凸点BP1和BP2具有与电源线WL1的连接用的支路，由于经该支路进行与电源线WL1的连接，故电源凸点BP1和BP2的配置的自由度增加，如使用图1已说明的那样，即使按照预先确定的规定的规则唯一地决定电源凸点的配置位置，在与电源线WL1的导电性地连接方面也不会有障碍。
此外，通过在同一层的布线层中形成成为电源的供给源的电源凸点BP1和BP2以及成为电源供给的干线的电源线WL1，可高效率地来形成。
<4.电源电压分配的具体例>
依据以上已说明的基本工作，使用图9～图12说明电源电压的分配方法的具体例。
<4-1.平面布置图的决定>
首先，如图8中所示，决定逻辑区的平面布置图。平面布置图是与所供给的时钟的种类相一致地区分逻辑区的作业，例如，在图8中示出了将半导体衬底上的逻辑区LR区分为区域D1、D2和D3这3个区域的平面布置图。
在此，区域D1和D2分别是供给时钟CK1和CK2的区域，区域D3是供给时钟CK1和CK2这两者的区域。
这样，在很多情况下对1个区域供给多个时钟，此时，通过将供给多个时钟的区域作为单独的区域来定义，可使电源电压的分配简化。
再有，在图8中示出的具体例中，由于是时钟CK1和CK2这2种，故电源电压只是V1和V2以及与其对应的G1和G2。而且，与提供时钟CK1的区域D1对应的电源电压是V1和G1，与提供时钟CK2的区域D2对应的电源电压是V2和G2，时钟CK1的频率比时钟CK2的频率高。
<4-2.电源凸点的设置和电源电压分配的变更>
在决定了平面布置图后，进行电源凸点的设置和电源电压的分配，而对电源凸点的电源电压的分配按照使用图1已说明的规则来进行。
即，如图9中所示，在逻辑区LR的整个区域中将电源凸点配置成矩阵状，其中，在图的横向的最上面的一行的凸点排列中，从左侧起按顺序交替地重复分配电压V1和V2，在下一行的凸点排列中，从左侧起按顺序交替地重复分配电压G1和G2。通过在纵向上重复该配置，成为在纵向上交替地重复供给电压V1和V2的多个电源凸点BP1的横向的排列和供给电压G1和G2的多个电源凸点BP2的横向的排列的结构。
再有，由于参照平面布置图进行电源凸点的配置，使得电源凸点不位于区域间的边界上，故全部的电源凸点的间隔未必是等间隔的。
在对电源凸点BP1和BP2分配了电源电压后，参照平面布置图进行分配的变更。在图9中，即使是关于分配的变更也同时示出，如果按照图9来说明，则在区域D1中，起初分配了电源电压V2的电源凸点BP1变更为分配电源电压V1，分配了电源电压G2的电源凸点BP2变更为分配电源电压G1。
另一方面，在区域D2中，分配了电源电压V1的电源凸点BP1变更为分配电源电压V2，分配了电源电压G1的电源凸点BP2变更为分配电源电压G2。
而且，在供给时钟CK1和CK2这两者的区域D3中，通过维持起初的分配，存在分配电源电压V1或V2的电源凸点BP1和分配电源电压G1或G2的电源凸点BP2。
<4-3.电源线的配置和分配的变更>
在进行了对电源凸点的电源电压的分配的变更后，进行电源线的配置和分配，而对电源线的电源电压的分配则按照使用图2已说明的规则来进行。
即，如图10中所示，与电源凸点BP1和BP2的横向的排列平行地配置导电性地连接到电源凸点BP1和BP2上的多条电源线WL1，以在平面视图上与电源线WL1正交的方式互相平行地配置导电性地连接到电源线WL1上的下层的多条电源线WL2。
而且，对夹住电源凸点BP1的排列最接近的2条电源线WL1分配电源电压V1和V2，对夹住电源凸点BP2的排列最接近的2条电源线WL1分配电源电压G1和G2。通过重复该模式，进行对逻辑区LR上的全部的电源线WL1的电源电压的分配。
此外，以在平面视图上与电源线WL1正交的方式互相平行地配置电源线WL2。此时，配置成在电源凸点BP1和BP2的交替排列之间各2条成为一对。再有，成对的电源线WL2导电性地连接到对在半导体衬底上形成的门阵列供给电源的最下层的电源线上，从WL2对门阵列的源、漏层供给电源电压。
而且，对左端的电源线WL2的一对分别分配电源电压V1和G1，对其下一个电源线WL2的一对分别分配电源电压V2和G2，通过重复该模式，进行对逻辑区LR上的全部的电源线WL2的电源电压的分配。
在对电源线WL1和WL2分配了电源电压后，参照平面布置图，进行电源线WL1和WL2的切断和电源电压的分配的变更。在图10中，同时示出了电源线WL1和WL2的切断和分配的变更。
如果按照图10说明一个例子，则对于图中的最上面的一行的分配了电源电压V2的电源线WL1来说，由于该电源线WL1全部位于区域D1上，故变更为分配电源电压V1。此外，对于从最上面的一行算起的第3条的分配了电源电压G2的电源线WL1来说，由于该电源线WL1全部位于区域D1上，故变更为分配电源电压G1。
由于从最上面的一行算起的第5条的分配了电源电压V2的电源线WL1横跨区域D1和D3来配置，故在区域D1与D3的边界上进行切断，位于区域D1上的部分变更为分配电源电压V1，位于区域D3上的部分维持起初的分配。同样，对于从最上面的一行算起的第7条的分配了电源电压G2的电源线WL1，在区域D1与D3的边界上进行切断，位于区域D3上的部分变更为分配电源电压G1，位于区域D1上的部分维持起初的分配。
再有，虽然从最上面的一行算起的第6条的分配了电源电压V1的电源线WL1横跨区域D1和D3来配置，但由于在区域D3中也使用电源电压V1，故没有必要进行切断，也不变更电源电压的分配。
此外，由于从最上面的一行算起的第9条的分配了电源电压V2的电源线WL1横跨区域D1和D2来配置，故在区域D1与D2的边界上进行切断，位于区域D1上的部分变更为分配电源电压V1，位于区域D2上的部分维持起初的分配。对全部的电源线WL1进行这样的处置。
此外，对电源线WL2也进行同样的处置。即，对于从图中的左端算起的第3和第4条的分配了电源电压V2和G2的2条电源线WL2来说，由于该2条电源线WL2全部位于区域D1上，故变更为分配电源电压V1和G1。
此外，对于从左端算起的第5和第6条的分配了电源电压V1和G1的2条电源线WL2来说，虽然横跨区域D1、D3和D2来配置，但由于在区域D3中也使用电源电压V1，故不需要进行在区域D1与区域D3的边界上的切断，只在区域D3与区域D2的边界上进行切断。而且，位于区域D1和D3上的部分维持起初的分配，位于区域D2上的部分变更为分配电源电压V2和G2。对全部的电源线WL2进行这样的处置。
再有，在结束了以上的处置后，在电源电压互相对应的电源线WL1和WL2中，在两者的在平面视图上正交的部分处配置通路接点VH，以便进行导电性的连接。
采用使用图3已说明的基本结构的电源凸点BP1(BP2也是同样的)进行电源凸点BP1和BP2与电源线WL1的导电性的连接。
在此，示出只使用时钟CK1的区域D1中的电源凸点BP1和BP2与电源线WL1的导电性的连接的例子，并示出使用时钟CK1和CK2的区域D3中的电源凸点BP1和BP2与电源线WL1的导电性的连接的例子。
在图11中，电源凸点BP1是全部分配电源电压V1的凸点，其2个支路BR经通路接点VH1连接到在支路BR的下层设置的中继导体层RL1和RL2上。
再有，夹位电源凸点BP1的排列的2条电源线WL1都分配电源电压V1，中继导体层RL1和RL2从支路BR的下部起分别延伸到上述2条电源线WL1的下部，经通路接点VH1导电性地连接。
同样，电源凸点BP2是全部分配电源电压G1的凸点，其2个支路BR经通路接点VH1连接到在支路BR的下层设置的中继导体层RL1和RL2上。
再有，夹住电源凸点BP2的排列的2条电源线WL1都分配电源电压G1，中继导体层RL1和RL2从支路BR的下部起分别延伸到上述2条电源线WL1的下部，经通路接点VH1导电性地连接。
此外，在图12中，在电源凸点BP1的排列中，分配电源电压V1的凸点和分配电源电压V2的凸点交替地存在，成为下述结构：在分配电源电压V1的电源凸点BP1中，在分配电源电压V1的电源线WL1的方向上延伸的中继导体层RL2经通路接点VH1导电性地连接到该电源线WL1上，但在分配电源电压V2的电源线WL1的方向上延伸的中继导体层RL1不与分配电源电压V2的电源线WL1导电性地连接。
成为下述结构：在分配电源电压V2的电源凸点BP1中，在分配电源电压V2的电源线WL1的方向上延伸的中继导体层RL1经通路接点VH1导电性地连接到该电源线WL1上，但在分配电源电压V1的电源线WL1的方向上延伸的中继导体层RL2不与分配电源电压V1的电源线WL1导电性地连接。再有，在电源凸点BP2中也是同样的，在分配电源电压G1的凸点和分配电源电压G2的凸点中，中继导体层RL1和RL2与电源线WL1的连接关系不同。
由此，可对规定的电源线WL1供给对电源凸点BP1提供的电源电压V1和V2，可对规定的电源线WL1供给对电源凸点BP2提供的电源电压G1和G2。
<5.作用和效果>
如以上已说明的那样，按照预先设定的简单的规则进行对电源凸点的电源电压的分配，其后，根据平面布置图，以与在各区域中使用的电源电压对应的方式变更分配。
而且，按照预先设定的简单的规则配置电源线，同时进行电源电压的分配，其后，根据平面布置图，在电源线是横跨多个区域上的电源线、且对该电源线分配的电源电压不是对多个区域中分别使用的电源电压来说是共同的电压的情况下，在区域与区域的边界部上切断电源线，将电源线分割为多条，以便在各自的区域中成为固有的电源线。
而且，根据需要，通过变更分割后的电源线的电源电压的分配，在使用多个时钟的区域中，适当地分配与各时钟对应的电源电压，此外，在使用单一的时钟的区域中，只供给与该时钟对应的电源电压。其结果是，可供给与时钟的种类对应的电源，同时在各区域中可有效地利用电源凸点，强化了电压供给能力。
此外，由于可在不同的区域中分别独立地供给电源电压，故可抑制时钟抖动，可得到防止了逻辑电路的工作速度的下降的半导体装置。
此外，关于导电性地连接到电源凸点上的电源线，由于确定了下述的配置规则，即，将供给与提供高的频率的时钟的区域对应的电源电压的电源线配置在靠近电源凸点处，故可缩短从电源凸点到电源线的距离，可将因电流流过电源凸点与电源线之间而产生的电源电压的下降抑制为最小限度。
此外，通过在各个时钟中完全地隔离电源，可抑制因时钟以非同步的方式工作而引起的电源噪声或时钟抖动的发生，可确保电路的误工作或传送中的时序的容限。
<6.变例>
再有，在以上已说明的实施例中，假定各区域的逻辑的规模N(V1)、N(V2)、…、N(Vn)大致相等，但在逻辑的规模存在较大的差别时，各区域的功耗P(V1)、P(V2)、…、P(Vn)与该时钟频率无关，与该逻辑规模成比例。
此时，也可进行对电源凸点和电源线的电源电压的分配的变更处置，以便满足逻辑规模的大小关系N(V1)＞N(V2)＞…＞N(Vn)。
其结果是，关于导电性地连接到电源凸点上的电源线，由于将对逻辑规模(功耗)大的区域供给电源电压的电源线配置在靠近电源凸点处，故可缩短从电源凸点到电源线的距离，可将因电流流过电源凸点与电源线之间而产生的电源电压的下降抑制为最小限度。
此外，在以上已说明的实施例中，示出了将电源线WL1配置在电源线WL2的上层的例子，但也可作成使电源线WL1与WL2的上下关系反转了的结构。此时，除了从电源线WL2到最下层的电源线WL3的距离变长外，发明的作用和效果不变。
<7.有源区的电隔离>
关于电源线WL1和WL2的电源电压的分配的变更，已使用图10说明其要点，但即使关于对在半导体衬底上形成的门阵列供给电源的最下层的电源线，也同样进行电源电压的分配的变更。
此时，例如如图10中示出的区域D1和D2那样，如果在使用不同的时钟的区域中所使用的电源电压不同，则为了防止电源相互间经半导体衬底而发生干扰，对在半导体衬底的表面内形成的区域D1和D2的有源区之间进行电隔离。
为此，可在与区域D1和D2的边界对应的部分处设置绝缘层，但如前面已说明的那样，由于在半导体衬底上配置门阵列，故也可利用门阵列结构。
<7-1.区域边界部的平面结构>
图13是以门阵列级说明区域D1和D2的电隔离的平面图，在图13的左侧示出区域D1中的门阵列结构，在图13的右侧示出区域D2中的门阵列结构。
在图13的区域D1和D2中，在并列地配置了的多条电源线WL3之间的半导体衬底的表面内具有由具有p型杂质的阱区PW和具有n型杂质的阱区NW构成的有源区AR1或AR2。在阱区PW中形成N沟道MOS晶体管，在阱区NW中形成P沟道MOS晶体管。
再有，所谓门阵列结构，准确地说，指的是在有源区AR1或AR2上以阵列状排列多个栅电极的结构，但由于该结构是众所周知的，故省略其说明，将有源区AR1和AR2以及电源线WL3的交替排列作为门阵列结构来说明。
在区域D1中，从最上面的一行起对多条电源线WL3按顺序分配了电源电压V1、G1、V1、G1和V1。这是因为区域D1只使用电源电压V1和G1，对于从最上面的一行算起的第3条电源线WL3来说，变更其电压分配，使其从电源电压V2变成V1，对于从最上面的一行算起的第4条电源线WL3来说，变更其电压分配，使其从电源电压G2变成G1。
此外，在最上面的一行的电源线WL3与下一行的电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区NW和阱区PW构成的有源区AR1(分配了电源电压V的电源线处于上侧、分配了电源电压G的电源线处于下侧的有源区)，在从最上面的一行算起的第2和第3条电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区PW和阱区NW构成的有源区AR2(分配了电源电压G的电源线处于上侧、分配了电源电压V的电源线处于下侧的有源区)。再有，交替地配置了有源区AR1和AR2。
在此，作为电源电压V和电压G，相当于电源电压V1、V2和电源电压G1、G2，更具体地说，例如与MOS晶体管的漏电源电压VDD和源电源电压VSS相对应。
同样，在区域D2中，从最上面的一行起对多条电源线WL3按顺序分配了电源电压V2、G2、V2、G2和V2。这是因为区域D2只使用电源电压V2和G2，对于最上面的一行电源线WL3来说，变更其电压分配，使其从电源电压V1变成V2，对于从最上面的一行算起的第2条电源线WL3来说，变更其电压分配，使其从电源电压G1变成G2。
此外，在最上面的一行的电源线WL3与下一行的电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区NW和阱区PW构成的有源区AR1，在从最上面的一行算起的第2和第3条电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区PW和阱区NW构成的有源区AR2。再有，交替地配置了有源区AR1和AR2。在此，图中的n和p的标记分别表示是包含n型杂质和p型杂质的区域。
而且，在相邻的区域D1和D2之间，交替地配置了多个对两者进行电隔离的隔离单元T1和T2。这里是区域D1与D2的边界部。
隔离单元T1由从图中的上侧起按顺序配置阱区PW和阱区NW而构成，隔离单元T2由从图中的上侧起按顺序配置阱区NW和阱区PW而构成。再有，在图中，在隔离单元T1和T2的角部加上了斜线，但这是为了明确地表示隔离单元T1和T2的阱区的排列的差别而使用的方便的标记。
在图13中，与有源区AR1对应地设置隔离单元T1，由于隔离单元T1的阱区的排列与有源区AR1的阱区的排列的顺序相反，故利用pn结对区域D1和D2的有源区AR1间进行电隔离。
与有源区AR2对应地设置隔离单元T2，由于隔离单元T2的阱区的排列与有源区AR2的阱区的排列的顺序相反，故利用pn结对区域D1和D2的有源区AR2间进行电隔离。
再有，由于隔离单元T1和T2没有电源线，故通过配置隔离单元T1和T2，在区域D1和D2的边界部处切断电源线WL3。
此外，在如图10中示出的区域D3那样使用多个时钟的区域与如区域D1那样使用单一时钟的区域的边界处，还使用稍微复杂的结构的隔离单元来进行电隔离。
图14是以门阵列级说明区域D1和D3的电隔离的平面图，在图14的左侧示出区域D1中的门阵列结构，在图14的右侧示出区域D3中的门阵列结构。
在图14的区域D1和D3中，在并列地配置了的多条电源线WL3之间有由具有p型杂质的阱区PW和具有n型杂质的阱区NW构成的有源区AR1或AR2。
在区域D1中，从最上面的一行起对多条电源线WL3按顺序分配了电源电压V1、G1、V1、G1和V1。这是因为区域D1只使用电源电压V1和G1，对于从最上面的一行算起的第3条电源线WL3来说，变更其电压分配，使其从电源电压V2变成V1，对于从最上面的一行算起的第4条电源线WL3来说，变更其电压分配，使其从电源电压G2变成G1。
此外，在最上面的一行的电源线WL3与下一行的电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区NW和阱区PW构成的有源区AR1，在从最上面的一行算起的第2和第3条电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区PW和阱区NW构成的有源区AR2。再有，交替地配置了有源区AR1和AR2。
在区域D3中，从最上面的一行起对多条电源线WL3按顺序分配了电源电压V1、G1、V2、G2和V1。这是因为区域D3使用电源电压V1和G1以及电源电压V2和G2。
再有，区域D3的最上面的一行、从最上面的一行算起的第2和第5条电源线WL3与区域D1的电源线WL3导电性地连接。
另外，在区域D3的最上面的一行的电源线WL3与下一行的电源线WL3之间和从最上面的一行算起的第3和第4条电源线WL3之间配置了由从图中的上侧起按顺序配置的阱区NW和阱区PW构成的有源区AR1。
而且，在相邻的区域D1和D3之间排列了对两者进行电隔离的隔离单元T11、T12、T13和T14。这里是区域D1与D3的边界部。
此外，从最上面的一行算起的第2和第3条电源线WL3之间排列多个隔离单元T13，从最上面的一行算起的第4和第5条电源线WL3之间排列多个隔离单元T12。
在此，使用图15(A)～图15(D)，说明隔离单元T11～T14的平面结构。
如图15(A)中所示，隔离单元T11由从图中的上侧起按顺序配置阱区PW和NW而构成，在阱区PW的外侧具有分配电压V的电源线WL31，在阱区NW的外侧具有分配电压G的电源线WL31。再有，以下也有将隔离单元T11称为带有VG的隔离单元的情况。
图15(B)中示出的隔离单元T12由从图中的上侧起按顺序配置阱区NW和PW而构成，在阱区PW的外侧具有分配电压V的电源线WL31。再有，以下也有将隔离单元T12称为带有V的隔离单元的情况。
图15(C)中示出的隔离单元T13由从图中的上侧起按顺序配置阱区NW和PW而构成，在阱区NW的外侧具有分配电压G的电源线WL31。再有，以下也有将隔离单元T13称为带有G的隔离单元的情况。
图15(D)中示出的隔离单元T14由从图中的上侧起按顺序配置阱区PW和NW而构成。再有，以下也有将隔离单元T14称为不带有VG的隔离单元的情况。
再有，在图中，在隔离单元T11～T14的角部加上了斜线，但这是为了明确地表示隔离单元T11～T14的阱区的排列的差别而使用的方便的标记。
如果再次返回到图14的说明，则在区域D1和D3的边界部处，从上面算起按顺序配置了隔离单元T11、T13、T14和T12。
如使用图15已说明的那样，由于隔离单元T11在阱区NW和PW的外侧(实际上是外侧上方)具有电源线WL31，故通过配置在最上面的有源区AR1之间，在导电性地隔离区域D1和D3的全部的有源区AR1的同时，由于电源线WL31的缘故，最上面的一行的电源线WL3和下一行的电源线WL3实质上横跨区域D1和D3。
由于隔离单元T13在阱区NW的外侧(实际上是外侧上方)具有电源线WL31，故通过配置在从区域D1的最上面算起的第2个有源区AR2的邻近，区域D1的有源区AR2被导电性地隔离。
此外，通过在从最上面的一行算起的第2和第3条电源线WL3之间连续地排列多个隔离单元T13，由于电源线WL31的缘故，从最上面的一行算起的第2条电源线WL3实质上横跨区域D1和D3。
由于隔离单元T14没有电源线WL31，故通过配置在最上面算起的第3个有源区AR1之间，区域D1和D3的全部的有源区AR1间被导电性地隔离。
由于隔离单元T12在阱区PW的外侧(实际上是外侧上方)具有电源线WL31，故通过配置在从区域D1的最上面的一行算起第4个有源区AR2的邻近，区域D1的有源区AR2被导电性地隔离，同时由于电源线WL31的缘故，从最上面的一行算起的第5条电源线WL3实质上横跨区域D1和D3。
此外，通过在从最上面的一行算起的第4和第5条电源线WL3之间连续地排列多个隔离单元T12，由于电源线WL31的缘故，从最上面的一行算起的第5条电源线WL3实质上横跨区域D1和D3。
<7-2.有源区的电隔离处理的流程>
其次，使用图16～图18中示出的流程图，说明以上已说明的有源区的电隔离处理的流程。再有，在图16～图18中，用记号①、②示出的部分表示处于彼此连接的关系。
首先，在图16中示出的步骤S11中，参照平面布置图确定区域间的边界部。
其次，切断位于区域间的边界部上的最下层的电源线(步骤S12)。
其次，对于已切断的最下层的电源线，变更电源电压的分配(步骤S13)。再有，关于分配的变更，采用使用图10已说明的对电源线WL1和WL1的分配的变更的方法。
其次，判断被最下层的电源线夹住的有源区是类型1还是类型2(步骤S14)。所谓类型1的有源区，是前面已说明的有源区AR1，即分配电源电压V的电源线在上侧、分配电源电压G的电源线在下侧的有源区，所谓类型2的有源区，是前面已说明的有源区AR2，即分配电源电压G的电源线在上侧、分配电源电压V的电源线在下侧的有源区。
在步骤S14中，在判断为类型1的情况下，准备与类型1的电隔离对应的隔离单元，例如图14中示出的隔离单元T11(步骤S15)。
再有，在步骤S14中，在判断为类型2的情况下，准备与类型2的电隔离对应的隔离单元，例如图14中示出的隔离单元T22(步骤S16)。再有，在图13中，示出了只使用隔离单元T11和T22进行隔离的例子，在步骤S11～S16的工作中，虽然结束了配置，但为了与图14中示出的情况相对应，执行以下的步骤。
即，在步骤S17中，关于隔离单元的配置位置是否是边界部进行判断，在是边界部的情况下，按照图17中示出的步骤S18以后的情况，选择所配置的单元。此外，在隔离单元的配置位置不是边界部的情况下，即在使用多个时钟、需要多个电源电压的区域中在电源电压不同的有源区间配置隔离单元的情况下，按照图18中示出的步骤S26以后的情况，选择所配置的单元。
即，在隔离单元的配置位置是边界部的情况下，在图17中示出的步骤S18中，在判断为夹住边界部的2个区域的成为比较对象的各自的有源区中夹住该有源区的分配电源电压V的电源线与分配电源电压G的电源线存在对应关系(V/G存在对应关系)且在2个区域中对夹住成为比较对象的有源区的2条电源线的电源电压的分配中没有施加变更(没有V/G的变更)的情况下，在成为比较对象的2个有源区的边界部上配置图15中示出的隔离单元T11(带有VG的隔离单元)(步骤S19)。这一点与图14中示出的隔离单元T11的配置相对应。
此外，在步骤S20中，在判断为夹住边界部的2个区域的成为比较对象的各自的有源区中夹住该有源区的分配电源电压V的电源线与分配电源电压G的电源线存在对应关系(V/G存在对应关系)且在2个区域的某一区域中对夹住成为比较对象的有源区的2条电源线的电源电压的分配中施加了变更(V/G都有变更)的情况下，在成为比较对象的2个有源区的边界部上配置图15中示出的隔离单元T14(不带有VG的隔离单元)(步骤S21)。这一点与图14中示出的隔离单元T14的配置相对应。
此外，在步骤S22中，在判断为夹住边界部的2个区域的成为比较对象的各自的有源区中夹住该有源区的分配电源电压V的电源线与分配电源电压G的电源线没有对应关系(V/G不存在对应关系)且在2个区域的某一区域中在夹住成为比较对象的有源区的2条电源线中的分配电源电压V的一方中在电源电压的分配中施加了变更(只是V有变更)的情况下，在成为比较对象的2个有源区的边界部上配置图15中示出的隔离单元T13(带有G的隔离单元)(步骤S23)。这一点与图14中示出的隔离单元T13的配置相对应。
此外，在步骤S24中，在判断为夹住边界部的2个区域的成为比较对象的各自的有源区中夹住该有源区的分配电源电压V的电源线与分配电源电压G的电源线没有对应关系(V/G不存在对应关系)且在2个区域的某一区域中在夹住成为比较对象的有源区的2条电源线中的分配电源电压G的一方中在电源电压的分配中施加了变更(只是G有变更)的情况下，在成为比较对象的2个有源区的边界部上配置图15中示出的隔离单元T12(带有V的隔离单元)(步骤S25)。这一点与图14中示出的隔离单元T12的配置相对应。
再有，在以上的说明中，所谓V/G存在对应关系，指的是例如对一方的电源线分配电源电压V1、对另一方分配电源电压G1的状态，所谓V/G不存在对应关系，指的是例如对一方的电源线分配电源电压G1、对另一方分配电源电压V2的状态。
在隔离单元的配置位置不是边界部的情况下，即将隔离单元用作区域内的有源区间的电隔离的情况下，在图18中示出的步骤S26中，在判断为夹住成为处理对象的有源区的分配电源电压V的电源线与分配电源电压G的电源线存在对应关系(V/G存在对应关系)的情况下，在该有源区中配置通常的门阵列(步骤S27)。
此外，在步骤S28中，在判断为夹住成为处理对象的有源区的分配电源电压V的电源线与分配电源电压G的电源线没有对应关系(V/G不存在对应关系)且在夹住成为处理对象的有源区的2条电源线中的分配电源电压V的一方中在电源电压的分配中施加了变更(只是V有变更)的情况下，配置图15中示出的隔离单元T13(带有G的隔离单元)来代替成为处理对象的有源区(步骤S29)。这一点与图14中示出的隔离单元T13的连续配置相对应。
此外，在步骤S30中，在判断为夹住成为处理对象的有源区的分配电源电压V的电源线与分配电源电压G的电源线没有对应关系(V/G不存在对应关系)且在夹住成为处理对象的有源区的2条电源线中的分配电源电压G的一方中在电源电压的分配中施加了变更(只是G有变更)的情况下，配置图15中示出的隔离单元T12(带有V的隔离单元)来代替成为处理对象的有源区(步骤S31)。这一点与图14中示出的隔离单元T12的连续配置相对应。
通过执行以上的步骤S11～S31，如图14中所示，实现了使用多个时钟的区域D3与使用单一时钟的区域D1的电隔离，同时也实现了区域D3中的有源区间的电隔离。
按照本发明的第1方面所速的半导体装置的设计方法，由于在按照第1、第2和第3规则将电源电压唯一地分配给电源凸点、第1和第2电源线后，按照多个电源电压的各个区域的分类，变更为各个区域，故可得到能供给与时钟的种类对应的电源、同时在各区域中可有效地利用电源凸点、强化了电压供给能力的半导体装置。此外，由于可在不同的区域中分别独立地供给电源电压，故可得到能抑制时钟抖动、防止了逻辑电路的工作速度的下降的半导体装置。
按照本发明的第2方面所述的半导体装置的设计方法，由于在电源凸点的第1排列方向上按顺序分配多个电源电压的各自的电压并使其具有周期性，故可极为简单地实现对电源凸点的电源电压的分配。
按照本发明的第3方面所述的半导体装置的设计方法，由于从最接近于电源凸点的排列的两侧的2条第1电源线起在各侧交替地按顺序分配多个电源电压的各自的电压，故可极为简单地实现对第1电源线的电源电压的分配。
按照本发明的第4方面所述的半导体装置的设计方法，由于在第2电源线的排列方向上按顺序分配多个电源电压的各自的电压并使其具有周期性，故可极为简单地实现对第2电源线的电源电压的分配。
按照本发明的第5方面所述的半导体装置的设计方法，由于在对第1和第2电源线分割后、根据分类将分别唯一地被分配了的电源电压变更为与各自的区域对应的值，故可在区域中得到固有的第1和第2电源线，对使用多个时钟的区域适当地分配与各时钟对应的电源电压，此外，对使用单一的时钟的区域只分配与该时钟对应的电源电压。
按照本发明的第6方面所述的半导体装置的设计方法，关于使用多个时钟中的至少2个以上的时钟的区域，由于将该区域作为1个区域来处理，故可简化电源电压的分配。
按照本发明的第7方面所述的半导体装置的设计方法，由于将供给与使用多个时钟中的最高频率的时钟的区域对应的电源电压的第1电源线配置在最靠近第1排列方向的电源凸点的排列处，故可缩短从电源凸点到第1电源线的距离，可将因电流流过电源凸点与第1电源线之间而产生的电源电压的下降抑制为最小限度。
按照本发明的第8方面所述的半导体装置的设计方法，由于将供给与多个区域中的逻辑规模最大的区域对应的上述电源电压的第1电源线配置在最靠近上述第1排列方向的电源凸点的排列处，故可缩短从电源凸点到第1电源线的距离，可将因电流流过电源凸点与第1电源线之间而产生的电源电压的下降抑制为最小限度。
按照本发明的第9方面所述的半导体装置的设计方法，可简单地进行区域间的电隔离，此外，可容易地进行第3电源线的切断用的判断。
按照本发明的第10方面所述的半导体装置的设计方法，可简单地得到能有效地进行电隔离的隔离单元。
按照本发明的第11方面所述的半导体装置的设计方法，关于使用至少2个以上的时钟的区域，可对电源电压不同的有源区进行电隔离。
按照本发明的第12方面所述的半导体装置的设计方法，由于电源凸点不与第1电源线直接连接，故电源凸点的配置的自由度增加，设计变得容易。
按照本发明的第13方面所述的半导体装置的设计方法，由于第1和第2电源线在多个区域的边界部上被切断，故可供给与各区域中使用的时钟的种类对应的电源。

Claims (13)

1.一种半导体装置的设计方法，该设计方法是在逻辑区上提供频率不同的多个时钟的情况的半导体装置的设计方法，其特征在于，具备下述步骤：
(a)将上述逻辑区区分为各个以特定的时钟工作的逻辑的配置区并设定多个区域的步骤；
(b)在上述逻辑区上，将多个电源凸点配置成矩阵状，并按照基于上述电源凸点的排列方向而预定的第1规则，唯一地将与上述多个时钟对应的多个电源电压以具有周期性的方式分配给上述电源凸点的每一个的步骤；
(c)在第1层中平行地配置多条第1电源线，并按照基于上述电源凸点的排列而预定的第2规则，唯一地将上述多个电源电压分配给上述第1电源线的每一条的步骤；
(d)在与上述第1层不同的第2层中，以在平面视图上与上述第1电源线正交的方式平行地配置多条第2电源线，并按照基于上述第2电源线的排列方向而预定的第3规则，唯一地将上述多个电源电压以具有周期性的方式分配给上述第2电源线的每一条的步骤；以及
(e)将上述多个电源电压分类为在上述多个区域的每一个中使用的电源电压，并根据上述分类在上述多个区域中分别变更唯一地分配给上述电源凸点、上述第1和第2电源线的上述电源电压的步骤。
2.如权利要求1中所述的半导体装置的设计方法，其特征在于：
在上述步骤(b)中，将在上述电源凸点的第1排列方向上按顺序分配上述多个电源电压的各自的电压，并使其具有周期性定为上述第1规则。
3.如权利要求2中所述的半导体装置的设计方法，其特征在于：
上述步骤(c)包含以与上述第1排列方向的上述电源凸点的排列平行的方式配置上述第1电源线的步骤，
将从最接近于上述电源凸点的上述排列的两侧的2条上述第1电源线起，在各侧交替地按顺序分配上述多个电源电压的各自的电压定为上述第2规则。
4.如权利要求2中所述的半导体装置的设计方法，其特征在于：
上述步骤(d)包含以与正交于上述第1排列方向的第2排列方向的上述电源凸点的排列平行的方式，配置上述第2电源线的步骤，
将在上述第2电源线的排列方向上按顺序分配上述多个电源电压的各自的电压，并使其具有周期性定为上述第3规则。
5.如权利要求1中所述的半导体装置的设计方法，其特征在于：
上述步骤(e)包含：
在上述第1和第2电源线是横跨上述多个区域而配置的电源线，且被分配给该电源线的上述电源电压不是对上述多个区域的每一区域中使用的电源电压来说是共同的电压的情况下、在上述多个区域的边界部上切断上述第1和第2电源线、将其分割为多条使之只位于各自的区域上的步骤；以及
在上述第1和第2电源线分割后、根据上述分类将分别唯一地被分配了的上述电源电压变更为与上述各自的区域对应的值的步骤。
6.如权利要求1中所述的半导体装置的设计方法，其特征在于：
关于将上述多个时钟中的至少2个以上的时钟作为上述特定的时钟来使用的区域，将该区域作为1个区域来进行上述步骤(e)。
7.如权利要求3中所述的半导体装置的设计方法，其特征在于：
将上述第1电源线导电性地连接到上述电源凸点上，
上述第1规则包含：
将供给与使用上述多个时钟中最高频率的时钟的区域对应的上述电源电压的上述第1电源线配置在最靠近上述第1排列方向的上述电源凸点的排列处的规则。
8.如权利要求3中所述的半导体装置的设计方法，其特征在于：
将上述第1电源线导电性地连接到上述电源凸点上，
上述第1规则包含：
将供给与上述多个区域中逻辑规模最大的区域对应的上述电源电压的上述第1电源线配置在最靠近上述第1排列方向的上述电源凸点的排列处的规则。
9.如权利要求1中所述的半导体装置的设计方法，其特征在于：
上述逻辑区具有多个形成门阵列的有源区而被构成，
以在平面视图上在最下层的层中被互相平行地配置的多条第3电源线夹住的方式配置上述有源区，
还具备：
(f)在上述多个区域中并在区域相邻的部分的上述有源区之间配置电隔离用的隔离单元并使其成为区域边界部的步骤；以及
(g)在上述第3电源线是横跨上述相邻的区域而配置的电源线且被分配给该电源线的上述电源电压不是对上述相邻的区域的每一区域中使用的电源电压来说是共同的电压的情况下、在上述区域的边界部上切断上述第3电源线的步骤。
10.如权利要求9中所述的半导体装置的设计方法，其特征在于：
上述有源区具有导电型不同的第1和第2杂质区，
相邻地配置上述第1和第2杂质区，使之与上述第3电源线的延伸方向平行，
上述步骤(f)包含准备下述结构作为上述隔离单元的步骤，其中，导电型不同的第3和第4杂质区相邻地被配置、同时上述第3和第4杂质区具有与上述有源区的上述第1和第2杂质区的排列顺序相反的排列。
11.如权利要求9中所述的半导体装置的设计方法，其特征在于，还具备：
(h)关于使用上述多个时钟中的至少2个以上的时钟的区域，通过用上述隔离单元包围上述有源区来进行电隔离的步骤。
12.一种半导体装置，其特征在于：
具备：
在逻辑区上配置成矩阵状的多个电源凸点；
在上述逻辑区上的第1层中互相平行地配置的、导电性地连接到上述电源凸点上的多条第1电源线；以及
在与上述第1层不同的第2层中以在平面视图上与上述第1电源线正交的方式平行地配置的、导电性地连接到上述第1电源线上的多条第2电源线，
上述电源凸点经配置在比上述第1层更下层的层中的中继导体层与上述第1电源线导电性地连接。
13.如权利要求12中所述的半导体装置，其特征在于：
在上述逻辑区上提供了频率不同的多个时钟，
在各个以特定的时钟工作的逻辑的配置区中，将上述逻辑区区分为多个区域，
上述第1和第2电源线包含在上述多个区域的边界部上被切断并分割的电源线。
CNB021480451A 2001-11-19 2002-10-23 半导体装置的设计方法和半导体装置 Expired - Fee Related CN1310313C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP353061/2001 2001-11-19
JP353061/01 2001-11-19
JP2001353061A JP3768433B2 (ja) 2001-11-19 2001-11-19 半導体装置の設計方法

Publications (2)

Publication Number Publication Date
CN1420545A CN1420545A (zh) 2003-05-28
CN1310313C true CN1310313C (zh) 2007-04-11

Family

ID=19165139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021480451A Expired - Fee Related CN1310313C (zh) 2001-11-19 2002-10-23 半导体装置的设计方法和半导体装置

Country Status (6)

Country Link
US (1) US6928632B2 (zh)
JP (1) JP3768433B2 (zh)
KR (1) KR100463946B1 (zh)
CN (1) CN1310313C (zh)
DE (1) DE10247536A1 (zh)
TW (1) TW554486B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535311B2 (ja) * 2003-02-27 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の配線構造
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
JP4164056B2 (ja) * 2004-09-15 2008-10-08 松下電器産業株式会社 半導体装置の設計方法及び半導体装置
JP4539916B2 (ja) * 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
US7400213B2 (en) 2005-05-25 2008-07-15 Kabushiki Kaisha Toshiba System and method for configuring conductors within an integrated circuit to reduce impedance variation caused by connection bumps
US7574683B2 (en) * 2005-08-05 2009-08-11 John Wilson Automating power domains in electronic design automation
JP4829645B2 (ja) * 2006-03-08 2011-12-07 パナソニック株式会社 半導体集積回路装置
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
JP2009283673A (ja) 2008-05-22 2009-12-03 Elpida Memory Inc 半導体装置
JP5765694B2 (ja) * 2009-04-24 2015-08-19 北陽電機株式会社 測距方法及び車載測距装置
KR101137934B1 (ko) 2010-05-27 2012-05-11 에스케이하이닉스 주식회사 반도체 집적회로
JP5132719B2 (ja) * 2010-06-11 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6215645B2 (ja) * 2012-11-28 2017-10-18 ルネサスエレクトロニクス株式会社 半導体集積回路
JP6401842B2 (ja) * 2012-11-28 2018-10-10 ルネサスエレクトロニクス株式会社 半導体集積回路
US9958918B2 (en) * 2016-05-23 2018-05-01 Qualcomm Incorporated Systems and methods to separate power domains in a processing device
US10394299B2 (en) 2016-05-23 2019-08-27 Qualcomm Incorporated Systems and methods to separate power domains in a processing device
CN109326578B (zh) * 2018-09-07 2021-02-26 上海兆芯集成电路有限公司 电源网络及其布线方法
JPWO2022172647A1 (zh) * 2021-02-15 2022-08-18

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682202A (en) * 1983-07-29 1987-07-21 Fujitsu Limited Master slice IC device
US5095356A (en) * 1977-05-31 1992-03-10 Fujitsu Limited Cellular integrated circuit and hierarchical method
JPH07106422A (ja) * 1993-09-29 1995-04-21 Mitsubishi Denki Eng Kk 半導体装置
JPH09135006A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd 半導体記憶装置
US6246121B1 (en) * 1999-04-12 2001-06-12 Vlsi Technology, Inc. High performance flip-chip semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262062A (ja) * 1988-08-26 1990-03-01 Nec Corp マスタースライス型半導体装置
JP2976357B2 (ja) * 1991-08-20 1999-11-10 富士通株式会社 半導体集積回路装置
US5898636A (en) * 1993-06-21 1999-04-27 Hitachi, Ltd. Semiconductor integrated circuit device with interleaved memory and logic blocks
JP3353397B2 (ja) * 1993-07-14 2002-12-03 セイコーエプソン株式会社 半導体集積回路
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP3520659B2 (ja) * 1995-03-30 2004-04-19 セイコーエプソン株式会社 複数の電源電圧で駆動されるゲートアレイ及びそれを用いた電子機器
JPH1074843A (ja) * 1996-06-28 1998-03-17 Toshiba Corp 多電源集積回路および多電源集積回路システム
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095356A (en) * 1977-05-31 1992-03-10 Fujitsu Limited Cellular integrated circuit and hierarchical method
US4682202A (en) * 1983-07-29 1987-07-21 Fujitsu Limited Master slice IC device
JPH07106422A (ja) * 1993-09-29 1995-04-21 Mitsubishi Denki Eng Kk 半導体装置
JPH09135006A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd 半導体記憶装置
US6246121B1 (en) * 1999-04-12 2001-06-12 Vlsi Technology, Inc. High performance flip-chip semiconductor device

Also Published As

Publication number Publication date
KR100463946B1 (ko) 2004-12-30
US6928632B2 (en) 2005-08-09
KR20030041771A (ko) 2003-05-27
DE10247536A1 (de) 2003-05-28
US20030097641A1 (en) 2003-05-22
JP2003152081A (ja) 2003-05-23
TW554486B (en) 2003-09-21
CN1420545A (zh) 2003-05-28
JP3768433B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
CN1310313C (zh) 半导体装置的设计方法和半导体装置
CN1314122C (zh) 非易失性半导体存储器件
CN1290187C (zh) 用于多电源的标准单元及其相关技术
CN1262019C (zh) 半导体器件
CN1324685C (zh) 半导体集成电路
CN1306586C (zh) 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1112733C (zh) 具有优良面积利用率的电容元件的半导体器件
CN1301588C (zh) 温度补偿型振荡器
CN1190853C (zh) 半导体器件
CN1157792C (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1062990C (zh) 电源转换装置
CN1783495A (zh) 半导体装置
CN1875481A (zh) 半导体装置及其制造方法
CN1397956A (zh) 移位寄存器及其驱动方法
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1728379A (zh) 半导体器件及其制造方法
CN1917083A (zh) 半导体存储器件
CN1677666A (zh) 半导体器件
CN1551080A (zh) 电流驱动装置及显示装置
CN1262012C (zh) 半导体集成电路
CN1303693C (zh) 半导体存储器件
CN1503452A (zh) 半导体装置及其驱动方法
CN1264276C (zh) 电平位移电路
CN1238757C (zh) 电子组件及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20131023