CN1264276C - 电平位移电路 - Google Patents

Abstract

在电平位移电路中，例如，当输入信号IN从L电平变成H电平时，使N型信号输入晶体管导通，并且电流在N型晶体管中流动。因此，第一电流镜电路将在N型晶体管中流动的电流放大预定倍数，增加用于反相输出节点的电流驱动能力，并且将反相输出节点迅速变到L电平。当反相输出节点变成L电平时，输出节点变为H电平，通过该变化使P型晶体管(第一电流中断电路)不导通，并且中断从第一电流镜电路提供的电流。因此，即使当降低用于输入信号和反相输入信号的电源电压时，也能高速执行操作。

Description

电平位移电路

技术领域

本发明涉及用于具有不同电源电压的电路间的接口的电平位移电路。

背景技术

随着近年来工艺正变得精细，为了设备的可靠性，降低半导体集成电路中的电路电源电压已经成为一种趋势。另一方面，在诸如电子装置这样的***中使用的设备包括在传统电源电压上进行操作的设备。为了在这些设备与使用不同电源电压的半导体集成电路之间提供接口，通常在半导体集成电路中提供电平位移电路。

近来，也在半导体集成电路中向每个电路块提供最佳的电源电压，以便降低功耗。为了在不同电源电压的电路块之间提供接口，也使用电平位移电路。可以预期将来电平位移电路的重要性正日益增加。

例如，在日本未审专利申请Hei 6-209256中公开了一种传统的电平位移电路。图29显示了这种传统电平位移电路的一个例子。在该图中示出了N型晶体管1和2、P型晶体管3和4、高压电源VDD、地电源VSS、输入信号IN、反相输入信号XIN、输出信号OUT和反相输出信号XOUT。输入信号IN和反相输入信号XIN分别被输入到N型晶体管1和2的栅电极。N型晶体管1和2的源电极连接到地电源VSS。P型晶体管3和4的漏电极连接到N型晶体管1和2的漏电极，并且P型晶体管3和4的源电极连接到高压电源VDD。P型晶体管3和4交叉连接，以使P型晶体管3和4其中一个的栅电极连接到另一晶体管的漏电极。从P型晶体管3和N型晶体管1的连接点输出反相输出信号XOUT，并且从P型晶体管4和N型晶体管2的连接点输出输出信号OUT。

下面将描述传统电平位移电路的操作。例如，在下列假定的基础上描述该操作：输入信号IN和反相输入信号XIN的放大电平为1.5V，高压电源VDD的电源电势为3V，地电源VSS的电势为0V，并且输出信号OUT和反相输出信号XOUT的振幅大小为3V。

首先假定，作为初始状态，输入信号IN为0V，反相输入信号XIN为1.5V，输出信号OUT为0V，并且反相输出信号XOUT为3V。此时，N型晶体管1和P型晶体管4处于非导通状态，而N型晶体管2和P型晶体管3处于导通状态。

下面将考虑输入信号IN变为1.5V并且反相输入信号XIN变为0V的情形。通过该变化，N型晶体管1转变成导通状态，而N型晶体管2转变成非导通状态。由于P型晶体管3此时处于导通状态，所以反相输出信号XOUT的电势降低为一个中间值，该中间值由N型晶体管1和P型晶体管3的接通电阻值的比值来确定。当该中间值超出P型晶体管4的阈值电压时，P型晶体管4转变成导通状态，从而增加输出信号OUT的电势。当输出信号OUT的电势上升时，P型晶体管3转变成非导通状态，以致P型晶体管3的接通电阻上升，并且反相输出信号XOUT的电势进一步降低。

由于这种正反馈，输出信号OUT变成3V，而反相输出信号XOUT变成0V，从而完成将低振幅大小的输入信号转变成高振幅大小的输出信号的操作。因此，例如，能将半导体集成电路中的低电源电压电平的信号转变成高电源电压电平的外部信号。

然而，已经发现，在传统的电平位移电路中，当电源电压降低更多时，下述问题就变得突出了。特别地，在如图29所示的电平位移电路中，耐高压并具有厚栅极氧化膜以便耐高压的晶体管被用作每个N型晶体管1和2。通常，耐高压的晶体管具有大的阈值电压(例如0.5V)。因此，当输入信号IN和反相输入信号XIN的电压电平(电源电压电平)下降到接近N型晶体管1和2的阈值电压(例如0.7V)时，N型晶体管1和2通过它们的栅电极接收信号IN和XIN的能力急剧恶化。因此，当信号IN和XIN从0V变成预定电压电平(0.7V)时，N型晶体管1和2转变为导通状态的操作缓慢，并且发生了像电平位移电路的操作速度整体恶化这样的问题。

如上所述，近年来，随着微制造的进步，有一种半导体集成电路中的电源电压正在变得更低的趋势。因此，当电压电平进一步降低时，将低电压电平的信号以尽可能高的速度转变成高电压电平的信号正变成一个重要问题。

发明内容

本发明的目的是提供一种用于将低电压电平的输入信号转变成高电压电平的输出信号的电平位移电路，其中即使输入信号的电压电平进一步减小，也能高速并且更可取地以更低功耗转变信号的电平。

为实现该目的，在本发明中，考虑了一种用于放大电流的电流镜电路。通过电流镜电路，将在向其栅电极提供输入信号的晶体管中流动的电流放大预定倍数，来提高操作速度。另外，在本发明中采用电流镜电路的情况下，采取措施以便使在电流镜电路中流动的稳定电流不会干扰电流消耗的降低。

具体地，本发明提供了一种电平位移电路，它具有一对输入端和反相输入端，和一对输出节点和反相输出节点，用于通过输入端和反相输入端接收输入信号和反相输入信号，将输入信号和反相输入信号的振幅大小转变成更高振幅大小，以及将具有所转变的振幅大小的输出信号和通过使输出信号反相获得的反相输出信号分别传送到输出节点和反相输出节点，该电平位移电路包括：第一N型信号输入晶体管，具有连接到输入端的栅电极；第二N型信号输入晶体管，具有连接到反相输入端的栅电极；第一电流镜电路，位于第一N型晶体管和反相输出节点之间，用于将在第一N型晶体管中流动的电流放大预定倍数，并从反相输出节点引出放大的电流；以及第二电流镜电路，位于第二N型晶体管和输出节点之间，用于将在第二N型晶体管中流动的电流放大预定倍数，并从输出节点引出放大的电流。

在根据本发明的电平位移电路中，第一和第二电流镜电路中的每一个具有至少一对由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，该P型电流镜电路和N型电流镜电路级联。

另外，根据本发明的电平位移电路的特征在于进一步包括：第一电流中断电路，连接到第一电流镜电路，用于在完成输出信号的变化后，中断从第一电流镜电路提供的电流；以及第二电流中断电路，连接到第二电流镜电路，用于在完成反相输出信号的变化后，中断从第二电流镜电路提供的电流。

另外，在根据本发明的电平位移电路中，第一电流中断电路由P型晶体管构成，用于通过它的栅电极接收输出信号；并且第二电流中断电路由P型晶体管构成，用于通过它的栅电极接收反相输出信号。

根据本发明的电平位移电路的特征在于进一步包括：第一变速加速电路，与第一电流镜电路的P型电流镜电路并联连接，用于在反相输出节点的反相输出信号的控制下，加快反相输出信号从L电平变成H电平的速度；以及第二变速加速电路，与第二电流镜电路的P型电流镜电路并联连接，用于在输出节点的输出信号的控制下，加快输出信号从L电平变成H电平的速度。

另外，在根据本发明的电平位移电路中，第一变速加速电路包括：第一P型晶体管，与第一电流镜电路的P型电流镜电路并联连接；以及第一缓冲电路，其输出侧连接到第一P型晶体管的栅电极，并且由反相输出节点的反相输出信号进行控制，并且第二变速加速电路包括：第二P型晶体管，与第二电流镜电路的P型电流镜电路并联连接；以及第二缓冲电路，其输出侧连接到第二P型晶体管的栅电极，并由输出节点的输出信号进行控制。

另外，在根据本发明的电平位移电路中，第一变速加速电路进一步包括第一控制电路，用于在输出节点的输出信号的变化结束后，允许第一缓冲电路开始工作，并且第二变速加速电路进一步包括第二控制电路，用于在反相输出节点的反相输出信号的变化结束后，允许第二缓冲电路开始工作。

根据本发明的电平位移电路的特征在于进一步包括稳定化电路，用于在电源开始供电的初始状态中尽早确定和稳定输出节点和反相输出节点的电势状态。

另外，在根据本发明的电平位移电路中，稳定化电路具有：第一N型晶体管，其栅电极连接到输出节点，其漏电极连接到反相输出节点，并且其源电极接地；以及第二N型晶体管，其栅电极连接到反相输出节点，其漏电极连接到输出节点，并且其源电极接地。

另外，在根据本发明的电平位移电路中，输出节点的输出信号和反相输出节点的反相输出信号中的至少一个被输出到外部。

本发明还提供了一种电平位移电路，它具有一对输入端和反相输入端，和一对输出节点和反相输出节点，用于通过输入端和反相输入端接收输入信号和反相输入信号，将输入信号和反相输入信号的振幅大小转变成更高振幅大小，以及将具有所转变的振幅大小的输出信号和通过使输出信号反相获得的反相输出信号分别传送到输出节点和反相输出节点，该电平位移电路包括：第一N型信号输入晶体管，具有连接到输入端的栅电极；第二N型信号输入晶体管，具有连接到反相输入端的栅电极；第一电流镜电路，具有至少一组由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，该P型电流镜电路和N型电流镜电路级联，所述第一电流镜电路位于第一N型晶体管和反相输出节点之间，用于将在第一N型晶体管中流动的电流放大预定倍数，并从反相输出节点引出所放大的电流；第二电流镜电路，具有至少一组由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，该P型电流镜电路和N型电流镜电路级联，所述第二电流镜电路位于第二N型晶体管和输出节点之间，用于将在第二N型晶体管中流动的电流放大预定倍数，并从输出节点引出所放大的电流；第一N型电流反馈晶体管，与第一N型信号输入晶体管并联连接，并由在第一电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点处的电势进行控制；以及第二N型电流反馈晶体管，与第二N型信号输入晶体管并联连接，并由在第二电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点处的电势进行控制。

另外，根据本发明的电平位移电路的特征在于进一步包括：第三N型晶体管，其栅电极连接到反相输入端，其漏电极连接到第一电流镜电路中的P型电流镜电路和N型电流镜电路的连接点，并且其源电极接地；以及第四N型晶体管，其栅电极连接到输入端，其漏电极连接到第二电流镜电路中的P型电流镜电路和N型电流镜电路的连接点，并且其源电极接地。

另外，根据本发明的电平位移电路的特征在于进一步包括：第一电流中断电路，连接到第一电流镜电路，用于在完成输出信号的变化后，中断从第一电流镜电路提供的电流；以及第二电流中断电路，连接到第二电流镜电路，用于在完成反相输出信号的变化后，中断从第二电流镜电路提供的电流。

在根据本发明的电平位移电路中，第一电流中断电路由P型晶体管构成，用于通过它的栅电极接收输出信号；并且第二电流中断电路由P型晶体管构成，用于通过它的栅电极接收反相输出信号。

根据本发明的电平位移电路的特征在于进一步包括：第一变速加速电路，与第一电流镜电路的P型电流镜电路并联连接，用于在反相输出节点的反相输出信号的控制下，加快反相输出信号从L电平变成H电平的速度；以及第二变速加速电路，与第二电流镜电路的P型电流镜电路并联连接，用于在输出节点的输出信号的控制下，加快输出信号从L电平变成H电平的速度。

在根据本发明的电平位移电路中，第一变速加速电路包括：第一P型晶体管，与第一电流镜电路的P型电流镜电路并联连接；以及第一缓冲电路，其输出侧连接到第一P型晶体管的栅电极，并且由反相输出节点的反相输出信号进行控制，并且第二变速加速电路包括：第二P型晶体管，与第二电流镜电路的P型电流镜电路并联连接；以及第二缓冲电路，其输出侧连接到第二P型晶体管的栅电极，并由输出节点的输出信号进行控制。

另外，在根据本发明的电平位移电路中，第一变速加速电路进一步包括第一控制电路，用于在输出节点的输出信号的变化结束后，允许第一缓冲电路开始工作，并且第二变速加速电路进一步包括第二控制电路，用于在反相输出节点的反相输出信号的变化结束后，允许第二缓冲电路开始工作。

根据本发明的电平位移电路的特征在于进一步包括稳定化电路，用于在电源开始供电的初始状态中尽早确定和稳定输出节点和反相输出节点的电势状态。

在根据本发明的电平位移电路中，稳定化电路具有：第一N型晶体管，其栅电极连接到输出节点，其漏电极连接到反相输出节点，并且其源电极接地；以及第二N型晶体管，其栅电极连接到反相输出节点，其漏电极连接到输出节点，并且其源电极接地。

在根据本发明的电平位移电路中，输出节点的输出信号和反相输出节点的反相输出信号中的至少一个被输出到外部。

根据本发明，例如，当输入端的输入信号从L电平变成H电平时，使第一N型晶体管导通，电流在晶体管中流动，第一电流镜电路将电流放大预定倍数，并且从反相输出节点输出放大的电流。因此，增加了用于反相输出节点的电流驱动能力，提高了反相输出节点变成L电平以及输出节点变成H电平的速度，并且提高了电平位移电路的操作速度。

特别地，在本发明中，在第一电流镜电路将电流放大预定倍数后，在输入信号维持在H电平的稳定状态中，尽管电流镜电路总是通过被放大了预定倍数的电流，但是在输出节点的输出信号变到H电平后，第一电流中断电路进行操作，以便中断从第一电流镜电路提供的放大电流。因此，能有效地降低功耗。

在本发明中，例如，当在输出节点中输出信号从L电平变成H电平时，第二变速加速电路可加快输出信号变成H电平的速度。因此，进一步提高了操作速度。

另外，在本发明中，在电源开始供电的初始状态中，甚至在输入端的输入信号和反相输入端的反相输入信号不处于预定的L或H电平并且不确定的情况下，稳定化电路进行操作，以便尽早将输出节点和反相输出节点中每一个的电势确定为L或H电平。因此，有效地减小了在信号进入稳定状态前流动的瞬态电流。

另外，在本发明中，例如，当输入端的输入信号从L电平变成H电平时，使第一N型晶体管导通，电流在晶体管中流动，并且第一电流镜电路将电流放大预定倍数。另外，第一N型电流反馈晶体管和作为第一电流镜电路的N型电流镜的元件的N型晶体管构成另一电流镜电路。该另一电流镜电路放大经放大了的电流。第一电流镜电路再次放大经放大了的电流。重复该操作，并且从反相输出节点引出所放大的电流。因此，显著地提高了用于反相输出节点的电流驱动能力。提高了反相输出节点变成L电平以及输出节点变成H电平的速度，并且提高了电平位移电路的操作速度。

特别地，在本发明中，例如，当输入端的输入信号处于L电平时，电流自然不会在第一电流镜电路中流动。当漏电流量很大时，包括第一N型电流反馈晶体管的电流镜电路放大漏电流，并且反相输入端的反相输入信号倾向于错误地变成L电平。第三N型晶体管将漏电流引导到地，以便能防止这种错误操作。

在本发明中，在如上所述第一电流镜电路将电流放大预定倍数后，在输入信号维持在H电平的稳定状态中，第一电流镜电路总是通过被放大了预定倍数的电流。然而，在输出节点的输出信号到H电平的变化结束后，第一电流中断电路进行操作，以便中断从第一电流镜电路提供的放大电流。因此，能有效地降低功耗。

另外，在本发明中，例如，当在输出节点处输出信号从L电平变成H电平时，第二变速加速电路加快输出信号变成H电平的速度，以便进一步提高操作速度。

另外，在本发明中，在电源开始供电的初始状态中，甚至在输入端的输入信号和反相输入端的反相输入信号不处于预定的L或H电平而是不确定的情况下，稳定化电路进行操作，以便尽早确定输出节点和反相输出节点中每一个的电势并稳定它。因此，能有效地减小在获得稳定状态前流动的瞬态电流。

附图说明

图1是本发明中第一实施例的电平位移电路的结构图；

图2是显示了该电平位移电路的操作的图；

图3是本发明中第二实施例的电平位移电路的结构图；

图4显示了在该电平位移电路中在输入信号变成H电平并且反相输入信号变成L电平的瞬变时间的操作；

图5显示了在该电平位移电路中当输入信号到H电平的变化结束和反相输入信号到L电平的变化结束时执行的操作；

图6显示了在该电平位移电路中在输入信号变成H电平并且反相输入信号变成L电平的瞬变时间执行的操作；

图7说明了在该电平位移电路中输出节点从L电平到H电平的变化趋向延迟；

图8是本发明中第三实施例的电平位移电路的结构图；

图9显示了在该电平位移电路中在输入信号处于L电平并且反相输入信号处于H电平的情况下执行的操作；

图10显示了在该电平位移电路中在输入信号从L电平变成H电平并且反相输入信号从H电平变成L电平的瞬变时间执行的操作；

图11显示了在该电平位移电路中当输入信号到H电平的变化结束和反相输入信号到L电平的变化结束时执行的操作；

图12是本发明中第四实施例的电平位移电路的结构图；

图13是本发明中第五实施例的电平位移电路的结构图；

图14是作为对本发明的第五实施例的改进的电平位移电路的结构图；

图15是本发明中第六实施例的电平位移电路的结构图；

图16是显示了该电平位移电路的操作的图；

图17是本发明中第七实施例的电平位移电路的结构图；

图18显示了在该电平位移电路中在输入信号变成H电平并且反相输入信号变成L电平的瞬变时间执行的操作；

图19显示了在该电平位移电路中当输入信号到H电平的变化结束和反相输入信号到L电平的变化结束时执行的操作；

图20显示了在该电平位移电路中在输入信号变成H电平并且反相输入信号变成L电平的瞬变时间执行的操作；

图21说明了在该电平位移电路中输出节点从L电平到H电平的变化趋向延迟；

图22是本发明中第八实施例的电平位移电路的结构图；

图23显示了在该电平位移电路中在输入信号处于L电平并且反相输入信号处于H电平的情况下执行的操作；

图24显示了在该电平位移电路在输入信号从L电平变成H电平并且反相输入信号从H电平变成L电平的瞬变时间执行的操作；

图25显示了在该电平位移电路中当输入信号到H电平的变化结束和反相输入信号到L电平的变化结束时执行的操作；

图26是本发明中第九实施例的电平位移电路的结构图；

图27是本发明中第十实施例的电平位移电路的结构图；

图28是作为对本发明的第十实施例的改进的电平位移电路的结构图；

图29是显示了传统电平位移电路的结构的图。

具体实施方式

在下文中，将参考附图来描述本发明的优选实施例。

实施例1

图1显示了本发明的第一实施例的电平位移电路。

在该图中示出了高压电源VDD、地电源VSS、输入端IN、反相输入端XIN、输出节点O、反相输出节点XO、连接到输出节点O的输出端OUT、和连接到反相输出节点XO的反相输出端XOUT。不是总有必要提供一对输出端OUT和反相输出端XOUT。必要时，提供终端OUT或XOUT就足够了。

标记1表示第一N型信号输入晶体管，并且输入端IN的输入信号(用与输入端IN相同的参考符号“IN”表示)被输入到第一N型晶体管1的栅电极。标记2表示第二N型信号输入晶体管，并且反相输入端XIN的反相输入信号(用与反相输入端XIN相同的参考符号“XIN”表示)被输入到第二N型晶体管2的栅电极。晶体管1和2的源电极连接到地电源VSS。

另外，标记3和4分别表示第一和第二P型晶体管，它们的源电极连接到高压电源VDD，并且P型晶体管3和4交叉连接，以使它们其中一个P型晶体管的栅电极连接到另一个P型晶体管的漏电极。第一P型晶体管3的漏电极用作反相输出节点XO，而第二P型晶体管4的漏电极用作输出节点O。

本发明的特征在于：第一电流镜电路10位于第一N型信号输入晶体管1的漏电极和反相输出节点XO(即，第一P型晶体管3的漏电极)之间。类似地，第二电流镜电路11位于第二N型信号输入晶体管2的漏电极和输出节点O(即，第二P型晶体管4的漏电极)之间。

通过级联具有两个P型晶体管5a和5b的P型电流镜电路10P和具有两个N型晶体管6a和6b的N型电流镜电路10N，获得第一电流镜电路10。在P型电流镜电路10P中，两个P型晶体管5a和5b的源电极连接到高压电源VDD，栅电极彼此连接并连接到P型晶体管5a的漏电极，另外，该漏电极连接到第一N型信号输入晶体管1的漏电极。在P型电流镜电路10P中，当P型晶体管5a的栅极宽度、栅极长度和流动电流分别为W1、L1和i1，并且另一P型晶体管5b中的栅极宽度、栅极长度和流动电流分别为W2、L2和i2时，用下列等式表示另一P型晶体管5b中流动的电流i2。

                i2＝i1*(W2/L2)/(W1/L1)

电流i2等于电流i1的预定α倍(α＝(W2/L2)/(W1/L1))。例如，当L1＝L2＝0.4μm，W1＝1μm，并且W2＝10μm时，在另一P型晶体管5b中流动的电流i2是在P型晶体管5a中流动的电流i1的10倍。电流i2从另一P型晶体管5b的漏电极输出。

另一方面，在第一电流镜电路10的N型电流镜电路10N中，两个N型晶体管6a和6b的源电极连接到地电源VSS，并且N型晶体管6a和6b的栅电极彼此连接。另外，N型晶体管6a的漏电极连接到P型电流镜电路10P的另一P型晶体管5b的漏电极。同时，在N型电流镜电路10N中，用与上述相同的方式，根据N型晶体管6a和6b的栅极宽度W1和W2、以及栅极长度L1和L2的设定值，并且根据等式(β＝(W2/L2)/(W1/L1))，在另一N型晶体管6b中流动的电流i2成为在N型晶体管6a中流动的电流i1的预定β倍。

类似地，通过级联具有两个P型晶体管7a和7b的P型电流镜电路11P和具有两个N型晶体管8a和8b的N型电流镜电路11N，获得第二电流镜电路11。由于P型电流镜电路11P和N型电流镜电路11N的内部结构与第一电流镜电路10的P型电流镜电路10P和N型电流镜电路10N类似，因此将不再重复描述。

下面将描述本实施例的电平位移电路的操作。基于如下假定对操作进行描述：输入信号IN和反相输入信号XIN的振幅大小均为0.7V，高压电源VDD的电源电势为3V，地电源VSS的电势为0V，并且输出信号O和反相输出信号XO的振幅大小均为3V。

首先，作为初始状态，假定输入信号IN为0V，反相输入信号XIN为0.7V，输出信号O为0V，并且反相输出信号XO为3V。此时，用于信号输入的第一N型晶体管1和第二P型晶体管4处于非导通状态。另一方面，用于信号输入的第二N型晶体管2和第一P型晶体管3处于导通状态。

现在考虑输入信号IN变为0.7V并且反相输入信号XIN变为0V的情形。通过电势变化，第一N型信号输入晶体管1转变为导通状态，而第二N型信号输入晶体管2转变为非导通状态。此时，电流传递到第一N型信号输入晶体管1，并由第一电流镜电路10中的P型电流镜电路10P将电流放大预定α倍(α＝(W2/L2)/(W1/L1))。由于P型晶体管3处于导通状态，所以放大了的电流进一步由N型电流镜电路10N放大预定β倍(β＝(W2/L2)/(W1/L1))。放大了总的预定α×β倍的电流从反相输出节点XO引出，并经由N型电流镜电路10N的另一N型晶体管6b接地。因此，当输入信号IN的电压低至0.7V时，第一N型信号输入晶体管1的电流驱动能力恶化。尽管在晶体管1中流动的电流较小，但到反相输出节点XO的驱动电流变为大值，以致能使反相输出节点XO的电势迅速地从H电平变成L电平。

当反相输出节点XO的电势由反相输出节点XO的大驱动电流下降到一个中间值，其中该中间值是由N型电流镜电路10N的N型晶体管6b和第一P型晶体管3的接通电阻值的比值确定的，并且在该中间值超出第二P型晶体管4的阈值电压前的时间被缩短时，第二P型晶体管4在该时间点转变为导通状态。因此，输出节点O的电势也快速上升。通过输出节点O的电势上升，第一P型晶体管3迅速转变为非导通状态，以致第一P型晶体管3的接通电阻值也快速增加，并且反相输出节点XO的电势快速降低。通过这种正反馈，反相输出节点XO的电势变为0V，并且输出节点O的电势变为3V，从而完成了将低放大电平(0.7V)的输入信号IN和XIN转变成高振幅大小(3V)的输出信号O和反相输出信号XO的操作。

上面已经举例描述了在输入信号IN上升变化时执行的操作。反相输入信号X1N上升变化时执行的操作与上面类似，因此将不再重复描述。

在该实施例的电平位移电路中，即使输入信号IN和反相输入信号XIN的电压均下降，但由于通过使用电流镜电路10和11使输出节点O和反相输出节点的电流驱动能力增加，所以输出信号O和反相输出信号XO的变化速度提高了，从而确保了高速操作。

在该实施例中，输出端OUT和反相输出端XOUT分别连接到输出节点O和反相输出节点XO，而且输出信号O和反相输出信号XO都被输出到外部。本发明不限于此结构，很显然，也可以采用仅将输出信号O和反相输出信号XO中的一个输出到外部的结构。

尽管在该实施例中，第一电流镜电路10和第二电流镜电路11都由一对P型电流镜电路和N型电流镜电路构成，但是很显然，也可以提供多对。

实施例2

图3显示了本发明的第二实施例的电平位移电路。

该图中的电平位移电路是通过改进第一实施例的电平位移电路而获得的，以降低在第一电流镜电路10和第二电流镜电路11中稳定流动的电流。

具体地，图3的电平位移电路是通过在第一实施例的电平位移电路中增加两个P型晶体管15和16获得的。在P型晶体管15中，源电极连接到高压电源VDD，漏电极连接到第一电流镜电路10中的P型电流镜电路10P，并且栅电极连接到输出节点O并接收输出信号O。类似地，在另一P型晶体管16中，源电极连接到高压电源VDD，漏电极连接到第二电流镜电路11的P型电流镜电路11P，而且栅电极连接到反相输出节点XO并接收反相输出信号XO。

在输出节点O的电势从L电平到H电平的变化完成时，P型晶体管15变为不导通，并且起到第一电流中断电路的作用，用于中断高压电源VDD和第一电流镜电路10的P型电流镜电路10P之间的电流通路，和中断从第一电流镜10提供的电流。类似地，在反相输出节点XO的电势从L电平到H电平的变化完成时，另一P型晶体管16变为不导通，并且起到第二电流中断电路的作用，用于中断高压电源VDD和第二电流镜电路11的P型电流镜电路11P之间的电流通路，和中断从第二电流镜电路11提供的电流。

现在将描述该实施例的操作。首先，通过图2来描述基本操作，在图2中未提供作为第二实施例的特征的两个P型晶体管15和16。

图2显示了例如输入信号IN处于H电平并且反相输入信号XIN处于L电平的情形。在这种情况下，输出节点O处于H电平，反相输出节点XO处于L电平，第一P型晶体管3处于非导通状态，并且第二P型晶体管4处于导通状态。由于输入信号IN处于H电平，所以使第一N型信号输入晶体管1导通。在第一电流镜电路10中，电流从P型电流镜电路10P中的P型晶体管5a经由第一N型信号输入晶体管1流动，如图中的细箭头所示。放大了的电流也从另一P型晶体管5b经由N型电流镜电路10N的N型晶体管6a流动，如粗箭头所示。由于第一P型晶体管3处于非导通状态，所以经由另一N型晶体管6b的放大了的电流不在N型电流镜电路10N中流动。另一方面，由于反相输入信号XIN处于L电平，并且第二N型信号输入晶体管2处于非导通状态，所以第二电流镜电路11不工作，并且放大了的电流不流动。因此，在图2所示的电平位移电路中，在输入信号IN处于H电平的稳定状态中，第一电流镜电路10中的P型电流镜电路10P毫无用处地通过稳定电流。

相反，在图3所示的电平位移电路中，如下文详细所述，电平位移电路能够中断这种稳定电流。将描述与上述情形类似的输入信号IN处于H电平的情形。如图4所示，首先，当输入信号IN在其变成H电平之前处于L电平时，输出节点O处于L电平，并且反相输出节点XO处于H电平。因此，第一P型晶体管3处于导通状态，并且第二P型晶体管4处于非导通状态。由于输出节点O处于L电平，所以P型晶体管(第一电流中断电路)15处于导通状态。由于反相输出节点O处于H电平，所以P型晶体管(第二电流中断电路)16处于非导通状态。当在这些情况下输入信号IN变成H电平时，由于P型晶体管(第一电流中断电路)15和第一P型晶体管3均处于导通状态，所以当第一N型信号输入晶体管1转变成导通状态时，第一电流镜电路10进行操作，以将在第一N型晶体管1中流动的电流放大预定α×β倍。因此，确保了与图1所示的电平位移电路相同的操作。在这些情况下，反相输入信号XIN从H电平变成L电平。由于第二P型晶体管4和P型晶体管(第二电流中断电路)16均处于非导通状态，所以第二电流镜电路11不工作。

在输入信号IN到H电平的变化以及反相输入信号到L电平的变化完成后，输出节点O到H电平的变化结束，并且P型晶体管(第一电流中断电路)15变为不导通。因此，从高压电源VDD到第一电流镜电路10的P型电流镜电路10P的电流通路被中断了，并且从P型电流镜电路10P提供的电流被中断了。类似地，在输出节点O到H电平的变化完成后，第一P型晶体管3变为不导通，以便中断从高压电源VDD到第一电流镜电路10的N型电流镜电路10N的电流通路，并且中断从N型电流镜电路10N提供的电流。因此，在该实施例中，当输入信号IN进入H电平的稳定状态时，能可靠地防止第一电流镜电路10中的P型电流镜电路10P毫无用处地流过稳定电流。因此，能降低功耗。

在输入信号IN进入H电平的稳定状态的情况下，反相输入信号XIN进入L电平的稳定状态，并且反相输出节点XO进入L电平的稳定状态。此时，如图5所示，第二P型晶体管4和P型晶体管(第二电流中断电路)16进入导通状态，并准备当反相输入信号XIN下一次变成H电平时，允许第二电流镜电路11执行放大操作。

尽管以上已经描述了输入信号IN进入H电平的稳定状态的情形，但是在反相输入信号XIN进入H电平的稳定状态的情况下执行的操作与上述类似。

很显然，在该实施例中，输出信号O或反相输出信号XO可以被输出到外部。

实施例3

图8显示了本发明的第三实施例的电平位移电路。

图8的电平位移电路是通过进一步改进图3所示的第二实施例的电平位移电路获得的。具体地，图8的电平位移电路是通过将第一变速加速电路20和第二变速加速电路21增加到图3的电平位移电路上获得的。第一变速加速电路20和第二变速加速电路21将加快反相输出节点XO和输出节点O从L电平到H电平的变化速度，如下所述。

第一变速加速电路20包括：第一P型晶体管30，与在输入侧作为第一电流镜电路10的P型电流镜电路10P的元件的P型晶体管5a并联连接；以及由两个反相器电路31和32构成的第一缓冲电路33。第一P型晶体管30被设置成相对于P型电流镜电路10P的并联连接的输入侧P型晶体管5a而言，具有大的栅极宽度和极其高的电流驱动能力。在第一缓冲电路33中，反相器电路31具有在高压电源VDD和地之间串联连接的P型晶体管31P和N型晶体管31N。反相输出节点XO连接到晶体管31P和31N的栅电极，另一反相器电路32连接到输出侧(P型晶体管31P的漏电极和N型晶体管31N的漏电极的连接点)，并且反相器电路32的输出侧连接到P型晶体管30的栅电极。

类似地，第二变速加速电路21具有：第二P型晶体管35，与在输入侧作为第二电流镜电路11的P型电流镜电路11P的元件的P型晶体管7a并联连接；以及由两个反相器电路36和37构成的第二缓冲电路38。由于器件间的连接关系与第一变速加速电路20中类似，因此将不重复描述。

现在描述该实施例的操作。首先，将描述在显示了第二实施例的图3的结构中，输出节点O和反相输出节点XO从L电平到H电平的变化滞后于从H电平到L电平的变化的趋势。

将参考图6描述该趋势。图6显示了当输入信号IN从L电平变成H电平并且反相输入信号XIN从H电平变成L电平时，输出节点O到H电平的变化滞后于反相输出节点XO到L电平的变化。

在图6中，随着输入信号IN变成H电平，通过如上所述的第一电流镜电路10的电流放大操作，反相输出节点XO迅速地从H电平变成L电平。因此，第二P型晶体管4和P型晶体管(第二电流中断电路)16从如图6所示的非导通状态转变为如图7所示的导通状态。因此，经由P型晶体管(第二电流中断电路)21构成从高压电源VDD到第二电流镜电路11的P型电流镜电路11P的电流通路。此时，反相输入信号XIN处于L电平，并且第二N型晶体管2处于非导通状态，以便使电流开始流动，从而从高压电源VDD经由作为第二电流镜电路11的P型电流镜电路11P的元件的输入侧P型晶体管7a，向节点N(P型晶体管7a的漏电极以及P型晶体管7a和7b的栅电极)的寄生电容充电。电流持续流动，直到节点N的电势上升到使得P型晶体管7a和7b不导通的电势为止。在P型电流镜电路11P的输入侧的P型晶体管7a，从电流镜电路的功能角度考虑，如从等式中理解的那样，与输出侧P型晶体管7b相比具有较小的栅极宽度，并且P型晶体管7a的电流驱动能力较低，以使电流的流动时间很长。在电流流动期间，第二电流镜电路11从N型电流镜电路11N的输出侧N型晶体管8b通过放大了的电流。与反相输出节点XO变成L电平相关联，第二P型晶体管4变得导通，电流从高压电源VDD提供，并且输出节点O从L电平变成H电平。然而，由于从N型晶体管8b到地的放大了的电流，所以到H电平的变化倾向于延迟。

在该实施例中，如下文所述，通过第一变速加速电路20和第二变速加速电路21，能够消除这种趋势。

用与上述类似的方式，将描述输出信号IN从L电平变成H电平并且反相输入信号XIN从H电平变L电平的情形。首先，如图9所示，当输入信号IN处于L电平并且反相输入信号XIN处于H电平时，输出节点O处于L电平，并且反相输出节点XO处于H电平。因此，在第二变速加速电路21中，反相器电路36的P型晶体管36P进入导通状态，N型晶体管36N进入非导通状态，P型晶体管35的栅极电势变为L电平，并且P型晶体管35进入导通状态。

在此之后，如图10所示，当输入信号IN变成H电平并且反相输入信号XIN变成L电平时，通过如上所述的第一电流镜电路10的放大作用，反相输出节点XO变成L电平，并且第二P型晶体管4和P型晶体管(第二电流中断电路)16变得导通。因此，大的电流从高压电源VDD，经由P型晶体管(第二电流中断电路)16，并且进一步经由第二变速加速电路21的高容量的第二P型晶体管35流向节点N，向节点N的寄生电容高速充电。因此，缩短了在P型电流镜电路11P的两个P型晶体管7a和7b进入非导通状态前的时间。因此，也缩短了从N型电流镜电路11N的输出侧N型晶体管8b通过的放大了的电流的供给时间，还缩短了输出节点O从L电平变成H电平的时间，并且加快了输出节点O到H电平的变化速度。

当输出节点O变成H电平时，如图11所示，在第二变速加速电路21中，反相器电路36的P型晶体管36P进入非导通状态，N型晶体管36N进入导通状态，第二P型晶体管35的栅电极电势变为H电平，并且第二P型晶体管35进入非导通状态。以这种方式，为反相输入信号XIN到H电平的下一次变化做好了准备。

尽管以上已经描述了输出节点O变成H电平的时间，但是当反相输出节点XO变成H电平时，执行类似的操作。

因此，在该实施例中，能够有效地缩短输出节点O和反相输出节点XO从L电平到H电平的变化时间。

很显然，在该实施例中，可以将输出节点O的输出信号O或反相输出节点XO的反相输出信号XO输出到外部。

尽管在该实施例中第一变速加速电路20和第二变速加速电路21是由第一缓冲电路33和第二缓冲电路38构成的，但是本发明并不总是局限于该结构，而是可以采用其它结构。

实施例4

图12显示了本发明的第四实施例的电平位移电路。

图12的电平位移电路是通过改进第三实施例的电平位移电路获得的。具体地说，改进了图8中所示的电平位移电路的第一变速加速电路20和第二变速加速电路21。

具体地说，在图12的电平位移电路中，在第一变速加速电路20中增加第一控制电路40。第一控制电路40具有一个连接到输出节点O的反相器40a，和一个P型晶体管40b，其栅电极用于接收反相器40a的输出。P型晶体管40b的源电极连接到高压电源VDD，并且漏电极连接到作为第一缓冲电路33的元件的反相器电路31的P型晶体管31P的源电极。因此，在第一控制电路40中，在输出节点O的信号、即输出信号O从L电平变成H电平后，P型晶体管40b进入导通状态，高压电源VDD连接到第一缓冲电路33，并且允许缓冲电路33的操作。

另一方面，在第二变速加速电路21中，增加了第二控制电路41。第二控制电路41具有一个连接到反相输出节点XO的反相器41a，和一个P型晶体管41b，其栅电极用于接收反相器41a的输出。P型晶体管41b的源电极连接到高压电源VDD，并且漏电极连接到作为第二缓冲电路38的元件的反相器电路36的P型晶体管36P的源电极。因此，在第二控制电路41中，当反相输出信号XO从L电平变成H电平后，P型晶体管41b进入导通状态，高压电源VDD连接到第二缓冲电路38，并且允许缓冲电路38的操作。

与第三实施例相比，第四实施例产生了下述效果。在第三实施例中，如图10所示，通过反相输出节点XO从H电平变成L电平，P型晶体管16变得导通，并且从高压电源VDD经由第二变速加速电路21中的大容量P型晶体管35向节点N的寄生电容提供大电流。此时，在预定延迟时间后，反相输出节点XO从H电平到L电平的变化，经由第一变速加速电路20的第一缓冲电路33，传播到第一P型晶体管30的栅电极，并且第一P型晶体管30变得导通。在这种情况下，如果第一缓冲电路33的延迟时间较短，在将反相输出节点XO的电势确定为L电平前，第一变速加速电路20的第一P型晶体管30变得导通，并且来自高压电源VDD的大电流经由第一P型晶体管30向第一N型晶体管1的漏电极充电。因此，需要更长的时间来将反相输出节点XO从H电平确定到L电平，并且在L电平的确定过程中发生延迟。这一问题可以通过设置第一缓冲电路33的长延迟时间得以解决。然而，如果将延迟时间设置得太长，则输入信号IN的周期被延迟时间所控制，并且必须将输入信号IN的周期设置得很长。

相反，在第四实施例中，仅在输出节点O的电势变成H电平后，第一控制电路40才允许第一变速加速电路20中的第一缓冲电路33的操作。因此，可以通过将输出节点O变成H电平以及将反相输出节点XO变成L电平，来控制第一变速加速电路20中的第一P型晶体管30的导通，并且能够有效地控制在确定反相输出节点XO的L电平的过程中发生延迟。用与上述类似的方式，还能抑制在确定输出节点O的L电平的过程中的延迟。

很显然，在第四实施例中，输出节点O的输出信号O或反相输出节点XO的反相输出信号XO可以被输出到外部。

实施例5

现在描述本发明的第五实施例。

图13显示了第五实施例的电平位移电路。该图的电平位移电路是通过在图3的电平位移电路中增加稳定化电路50而获得的。

稳定化电路50具有第一N型晶体管50a和第二N型晶体管50b。在第一N型晶体管50a中，栅电极连接到输出节点O，漏电极连接到反相输出节点XO，并且源电极接地。另一方面，在第二N型晶体管50b中，栅电极连接到反相输出节点XO，漏电极连接到输出节点O，并且源电极接地。

在图3所示的电平位移电路中，在输入信号IN和反相输入信号XIN的电势在高压电源VDD开始向电平位移电路供电的初始状态中均不确定的情况下，第一N型晶体管1和第二N型晶体管2以及两个P型晶体管3和4均趋于进入导通状态。旁路电流从高压电源VDD经由N型电流镜电路10N和11N的N型晶体管6b和8b流向地，并且输出节点O和反相输出节点XO处的电势变为不确定。旁路电流瞬时继续，直到输入信号IN和反相输入信号XIN被确定在预定的L或H电平为止。

然而，在该实施例中，例如，当反相输出节点XO的电势高于输出节点O的电势时，稳定化电路50的第二N型晶体管50b变为导通的趋势增加了，并且第二P型晶体管4变为非导通的趋势也增加了，因此进一步降低了输出节点O的电势。当输出节点O的电势降低时，稳定化电路50中的第一N型晶体管50a变为非导通的趋势增加了，并且第一P型晶体管3变为导通的趋势增加了，因此进一步增加了反相输出节点XO的电势。通过这种正反馈，尽早把输出节点O确定在L电平，并且把反相输出节点XO确定在H电平。

因此，在该实施例中，即使输入信号IN和反相输入信号XIN在初始状态中是不确定的，也能尽早将输出节点O和反相输出节点XO的电势确定在L或H电平，并且在确定前通过的瞬时旁路电流能够被有效地减小。

改进

图14显示了对第五实施例的电平位移电路的改进。

在第五实施例中，在图3的电平位移电路中增加了稳定化电路50。在改进中，将稳定化电路50增加到如图12所示的第四实施例的电平位移电路中。由于其它结构与图13中的类似，因此将不重复描述。

尽管在第一到第五实施例的每一个中都描述了具有P型晶体管3和4的电平位移电路，但是本发明不限于这种结构，而是能应用于各种结构的电平位移电路。对电平位移电路来说，具有第一N型晶体管1和第二N型晶体管2用于信号输入就足够了。

实施例6

图15显示了本发明的第六实施例的电平位移电路。

第六实施例的电平位移电路是通过将下述元件增加到如图1所示的电平位移电路而获得的。

具体地，在图15所示的电平位移电路中，将第一N型电流反馈晶体管60与第一N型信号输入晶体管1并联连接。第一N型电流反馈晶体管60由第一电流镜电路10的P型电流镜电路10P和第一电流镜电路10的N型电流镜电路10N的连接点处的电势进行控制。类似地，第二N型电流反馈晶体管80与第二N型信号输入晶体管2并联连接。第二N型电流反馈晶体管80由第二电流镜电路11的P型电流镜电路11P和第二电流镜电路11的N型电流镜电路11N的连接点处的电势进行控制。

此外，第一N型电流反馈晶体管60与第一电流镜电路10的N型电流镜电路10N的N型晶体管6a协作，构成第三电流镜电路65，并具有重复放大电流的功能，该功能是通过将由第一电流镜电路10的P型电流镜电路10P放大的电流反馈到第一电流镜电路10的P型电流镜电路10P实现的。类似地，第二N型电流反馈晶体管80与第二电流镜电路11的N型电流镜电路11N中的N型晶体管8a协作，构成第四电流镜电路85，并具有重复放大电流的功能，该功能是通过将由第二电流镜电路11的P型电流镜电路11P放大的电流反馈到第二电流镜电路11的P型电流镜电路11P实现的。

此外，在该实施例中，设置了第三N型晶体管61和第四N型晶体管81。在第三N型晶体管61中，栅电极连接到反相输入端XIN，源电极接地，并且漏电极连接到第一N型电流反馈晶体管60的栅电极，即，第一电流镜电路10中的P型电流镜电路10P和N型电流镜电路10N的连接点。在第四N型晶体管81中，栅电极连接到输入端IN，源电极接地，并且漏电极连接到第二N型电流反馈晶体管80的栅电极，即，第二电流镜电路11中的P型电流镜电路11P和N型电流镜电路11N的连接点。

当第一电流镜电路10和第二电流镜电路11的漏电流很大时，第三N型晶体管61和第四N型晶体管81抑制了由漏电流引起的错误操作。例如，使用输入信号IN为0V并且反相输入信号XIN为1.5V的例子来描述该实施例。在这种状态下，在第一电流镜电路10中自然没有电流流动。然而，在P型电流镜电路10P中的P型晶体管5b的漏电流很大的情况下，如果第三N型晶体管61不存在，则漏电流将被由N型电流镜电路10N中的N型晶体管6a和第一N型电流反馈晶体管60所构成的第三电流镜电路65放大，以致电流在第一电流镜电路10中流动，并且不正确地执行操作。然而，第三N型晶体管61将漏电流引导到地，以便使错误的操作不会被执行。

现在，描述该实施例的电平位移电路的操作。将基于如下的假定来描述该操作：输入信号IN和反相输入信号XIN的放大电平为0.7V，高压电源VDD的电源电势为3V，地电源VSS的电势为0V，并且输出信号O和反相输出信号XO的放大电平为3V。

首先，作为初始状态，假定输入信号IN为0V，反相输入信号XIN为0.7V，输出信号O为0V，并且反相输出信号XO为3V。此时，第一N型信号输入晶体管1、第四N型晶体管81和第二P型晶体管4处于非导通状态。另一方面，第二N型信号输入晶体管2、第三N型晶体管61和第一P型晶体管3处于导通状态。即使在P型电流镜电路10P的P型晶体管5b中出现漏电流，第三N型晶体管61也处于导通状态，以致漏电流经由第三N型晶体管61流动，并且不会产生错误的操作。

现在考虑输入信号IN变为0.7V并且反相输入信号XIN变为0V的情形。通过电势变化，第一N型信号输入晶体管1和第四N型晶体管81进入导通状态，并且第二N型信号输入晶体管2和第三N型晶体管61进入非导通状态。此时，电流在第一N型信号输入晶体管1中流动，并由第一电流镜电路10中的P型电流镜电路10P放大预定α(＝(W2/L2)/(W1/L1))倍。由于P型晶体管3正在导通，所以放大了的电流进一步由N型电流镜电路10N放大预定β(＝(W2/L2)/(W1/L1))倍。被放大了总的预定α×β倍的电流从反相输出节点XO经由N型电流镜电路10N的另一N型晶体管6b连接到地。另外，第一N型电流反馈晶体管60和N型电流镜电路10N中的N型晶体管6a构成第三电流镜电路65。如果该电流镜电路65也将电流放大预定β(＝(W2/L2)/(W1/L1))倍，则放大了的电流再次被第一电流镜电路10放大。因此，从输出节点XO引出的电流在短时间内将变得极大。因此，当输入信号IN的电压低至0.7V时，第一N型信号输入晶体管1的电流驱动能力下降，晶体管1中流动的电流很小，但反相输出节点XO的驱动电流变得很大，从而使得反相输出节点XO的电势迅速地从H电平变成L电平。

通过来自反相输出节点XO的大驱动电流，反相输出节点XO的电势下降到中间值，其中该中间值由N型电流镜电路10N中的N型晶体管6b的接通电阻值和第一P型晶体管3的接通电阻值的比值来确定。当在该中间值超过第二P型晶体管4的阈值电压之前的时间被缩短时，第二P型晶体管4在该时间点尽早进入导通状态。因此，输出节点O的电势也迅速上升。通过输出节点O的电势上升，第一P型晶体管3迅速转变成非导通状态，以致第一P型晶体管3的接通电阻值迅速增加，并且反相输出节点XO的电势更迅速地下降。通过这种正反馈，反相输出节点XO的电势变成0V，输出节点O的电势变成3V，并且完成了由低放大电平(0.7V)的输入信号IN和反相输入信号XIN转变成高放大电平(3V)的输出信号O和反相输出信号XO的操作。

尽管以上已经描述了在输入信号IN上升变化时执行的操作的例子，但是在反相输入信号XIN上升变化时执行的操作与上述类似。在此将不重复描述。

因此，在该实施例的电平位移电路中，即使输入信号IN和反相输入信号XIN的电压下降，但是，由于通过使用电流镜电路10和11以及N型晶体管60和80用于电流反馈，增加了输出节点O和反相输出节点XO的电流驱动能力，因此，能够提高输出信号O和反相输出信号XO的变化速度，并且能够确保高速操作。

在该实施例中，输出端OUT和反相输出端XOUT连接到输出节点O和反相输出节点XO，并且输出信号O和反相输出信号XO均被输出到外部。然而，本发明不限于这种结构。很显然，也可以采用仅将输出信号O或反相输出信号XO输出到外部的结构。

尽管在该实施例中，第一电流镜电路10和第二电流镜电路11中的每一个都由一对P型电流镜电路和N型电流镜电路构成，但是很显然，第一电流镜电路10和第二电流镜电路11中的每一个也可以由多对构成。

实施例7

图17显示了本发明的第七实施例的电平位移电路。

该图的电平位移电路是通过改进第六实施例的电平位移电路获得的，该改进是通过降低在第一电流镜电路10和第二电流镜电路11中稳定流动的电流而实现的。

图17的电平位移电路是通过将两个P型晶体管15和16增加到第六实施例的电平位移电路结构上而获得的。在P型晶体管15中，源电极连接到高压电源VDD，漏电极连接到第一电流镜电路10的P型电流镜电路10P，而且栅电极连接到输出节点O并接收输出信号O。类似地，在另一P型晶体管16中，源电极连接到高压电源VDD，漏电极连接到第二电流镜电路11的P型电流镜电路11P，而且栅电极连接到反相输出节点XO并接收反相输出信号XO。

当输出节点O的电势从L电平到H电平的变化完成时，P型晶体管15不被导通。在非导通期间，P型晶体管15中断高压电源VDD和第一电流镜电路10的P型电流镜电路10P之间的电流通路，并且起到第一电流中断电路的作用，用于中断从第一电流电路10提供的电流。类似地，在反相输出节点XO从L电平到H电平的变化完成时，另一P型晶体管16不被导通，在不导通期间，中断高压电源VDD和第二电流镜电路11的P型电流镜电路11P之间的电流通路，并起到第二电流中断电路的作用，用于中断从第二电流镜电路11提供的电流。

现在，描述该实施例的操作。首先，通过使用图16来描述基本操作，在图16中未包括作为第七实施例的特征的两个P型晶体管15和16。

例如，图16显示了输入信号IN处于H电平和反相输入信号XIN处于L电平的情形。在这种情况下，输出节点O处于H电平，反相输出节点XO处于L电平，第一P型晶体管3处于非导通状态，并且第二P型晶体管4处于导通状态。由于输入信号IN处于H电平，所以第一N型信号输入晶体管1变得导通。在第一电流镜电路10中，电流从P型电流镜电路10P中的P型晶体管5a经由第一N型信号输入晶体管1流动，如该图中的细箭头所示。放大了的电流从另一P型晶体管5b经由N型电流镜电路10N的N型晶体管6a流动，如粗箭头所示。由于第一P型晶体管3处于非导通状态，所以经由另一N型晶体管6b通过的放大了的电流不在N型电流镜电路10N中流动。另一方面，由于反相输入信号XIN处于L电平，并且第二N型信号输入晶体管2处于非导通状态，所以第二电流镜电路11不工作，并且放大了的电流不流动。因此，在图16的电平位移电路中，在输入信号IN处于H电平的稳定状态中，第一电流镜电路10中的P型电流镜电路10P毫无用处地通过稳定电流。

相反，在如图17所示的电平位移电路中，如下详细所述，这种稳定电流能被中断。下面描述与上述情况类似的输入信号IN处于H电平的情形。如图18所示，首先，当输入信号IN在其变成H电平之前处于L电平时，输出节点O处于L电平，并且反相输出节点XO处于H电平。因此，第一P型晶体管3处于导通状态，并且第二P型晶体管4处于非导通状态。由于输出节点O处于L电平，所以P型晶体管(第一电流中断电路)15处于导通状态。由于反相输出节点O处于H电平，所以P型晶体管(第二电流中断电路)16处于非导通状态。当在这种情况下输入信号IN变成H电平时，由于P型晶体管(第一电流中断电路)15和第一P型晶体管3均处于导通状态，所以，随着第一N型信号输入晶体管1转变成导通状态，第一电流镜电路10进行操作，以将在第一N型晶体管1中流动的电流放大预定α×β倍。因此，确保了与图15所示的电平位移电路相同的操作。在这种情况下，反相输入信号XIN从H电平变成L电平。由于第二P型晶体管4和P型晶体管(第二电流中断电路)16均处于非导通状态，所以第二电流镜电路11不工作。

在输入信号IN到H电平的变化以及反相输入信号XIN到L电平的变化完成后，输出节点O到H电平的变化结束，并且P型晶体管(第一电流中断电路)15变得不导通。因此，从高压电源VDD到第一电流镜电路10的P型电流镜电路10P的电流通路被中断了，并且从P型电流镜电路10P提供的电流被中断了。类似地，在输出节点O到H电平的变化完成时，第一P型晶体管3变得不导通，以致从高压电源VDD到第一电流镜电路10的N型电流镜电路10N的电流通路被中断了，并且从N型电流镜电路10N提供的电流被中断了。因此，在该实施例中，当输入信号IN进入H电平的稳定状态时，能够可靠地防止第一电流镜电路10中的P型电流镜电路10P毫无用处地通过稳定电流。因此，能降低功耗。

在输入信号IN进入H电平的稳定状态的情况下，反相输入信号XIN进入L电平的稳定状态，并且反相输出节点XO进入L电平的稳定状态。此时，如图19所示，第二P型晶体管4和P型晶体管(第二电流中断电路)16进入导通状态，并且准备当下次反相输入信号XIN变成H电平时允许第二电流镜电路11执行放大操作。

尽管上面已经描述了输入信号IN进入H电平的稳定状态的情形，但是在反相输入信号XIN进入H电平的稳定状态的情形中的操作与上述类似。

同样，在该实施例中，很显然，输出信号O或反相输出信号XO可以被输出到外部。

实施例8

图22显示了本发明的第八实施例的电平位移电路。

图22的电平位移电路是通过进一步改进图17中所示的第七实施例的电平位移电路而获得的。特别地，图22所示的电平位移电路是通过将第一变速加速电路20和第二变速加速电路21增加到图17的电平位移电路上而获得的。如稍后所述，第一变速加速电路20和第二变速加速电路21将加快反相输出节点XO和输出节点O从L电平到H电平的变化速度。

第一变速加速电路20包括：第一P型晶体管30，与在输入侧作为第一电流镜电路10的P型电流镜电路10P的元件的P型晶体管5a并联连接；以及第一缓冲电路33，由两个反相器电路31和32构成。第一P型晶体管30被设置成相对于P型电流镜电路10P的并联连接的输入侧P型晶体管5a来说，具有大的栅极宽度和极高的电流驱动能力。在第一缓冲电路33中，反相器电路31具有在高压电源VDD和地之间串联连接的P型晶体管31P和N型晶体管31N。反相输出节点XO连接到晶体管31P和31N的栅电极，另一反相器电路32连接到输出侧(P型晶体管31P的漏电极和N型晶体管31N的漏电极的连接点)，并且反相器电路32的输出侧连接到P型晶体管30的栅电极。

类似地，第二变速加速电路21具有：第二P型晶体管35，与在输入侧作为第二电流镜电路11的P型电流镜电路11P的元件的P型晶体管7a并联连接；以及第二缓冲电路38，由两个反相器电路36和37构成。由于器件间的连接关系与第一变速加速电路20中的类似，因此将不再重复描述。

现在描述该实施例的操作。首先，将描述在显示了第七实施例的图17的结构中，输出节点O和反相输出节点XO从L电平到H电平的变化滞后于从H电平到L电平的变化的趋势。

参考图20描述该趋势。图20显示了当输入信号IN从L电平变成H电平并且反相输入信号XIN从H电平变成L电平时，输出节点O到H电平的变化滞后于反相输出节点XO到L电平的变化。

在图20中，随着输入信号IN变成H电平，通过如上所述的第一电流镜电路10的电流放大操作，反相输出节点XO迅速地从H电平变成L电平。因此，第二P型晶体管4和P型晶体管(第二电流中断电路)16从如图20所示的非导通状态转变成如图21所示的导通状态。因此，经由P型晶体管(第二电流中断电路)21，构成了从高压电源VDD到第二电流镜电路11的P型电流镜电路11P的电流通路。此时，反相输入信号XIN处于L电平，并且第二N型晶体管2处于非导通状态，以便使电流开始流动，从而经由作为第二电流镜电路11的P型电流镜电路11P的元件的输入侧P型晶体管7a，向节点N(P型晶体管7a的漏电极和P型晶体管7a和7b的栅电极)的寄生电容充电。在节点N的电势上升到使P型晶体管7a和7b不导通的电势之前，电流持续流动。在P型电流镜电路11P的输入侧的P型晶体管7a，从电流镜电路的功能角度考虑，如从等式中理解的那样，与输出侧P型晶体管7b相比，具有较小的栅极宽度以及较低的电流驱动能力，以使电流的流动时间很长。在电流流动期间，第二电流镜电路11从N型电流镜电路11N中的输出侧N型晶体管8b通过放大了的电流。与反相输出节点XO变成L电平相关联，第二P型晶体管4变得导通，电流从高压电源VDD提供，并且输出节点O从L电平变成H电平。然而，由于从N型晶体管8b到地的放大了的电流，到H电平的变化倾向于延迟。

然而，在该实施例中，如下文所述，通过第一变速加速电路20和第二变速加速电路21，能消除这种趋势。

与上述方式类似，将描述输入信号IN从L电平变化成H电平并且反相输入信号XIN从H电平变化成L电平的情形。首先，如图23所示，当输入信号IN处于L电平并且反相输入信号XIN处于H电平时，输出节点O处于L电平，并且反相输出节点XO处于H电平。因此，在第二变速加速电路21中，反相器电路36的P型晶体管36P进入导通状态，N型晶体管36N进入非导通状态，P型晶体管35的栅极电势变为L电平，并且P型晶体管35进入导通状态。

在此之后，如图24所示，当输入信号IN变成H电平并且反相输入信号XIN变成L电平时，通过如上所述的第一电流镜电路10的放大作用，反相输出节点XO变成L电平，并且第二P型晶体管4和P型晶体管(第二电流中断电路)16变得导通。因此，大电流从高压电源VDD，经由P型晶体管(第二电流中断电路)16，并且进一步经由第二变速加速电路21的高容量的第二P型晶体管35，流向节点N，以便向节点N的寄生电容高速充电。因此，在P型电流镜电路11P的两个P型晶体管7a和7b变为不导通前的时间被缩短了。因此，也缩短了从N型电流镜电路11N的输出侧N型晶体管8b通过放大了的电流的供给时间，也缩短了输出节点O从L电平到H电平的变化时间，并且输出节点O到H电平的变化速度提高了。

当输出节点O变成H电平时，如图25所示，在第二变速加速电路21中，反相器电路36的P型晶体管36P进入非导通状态，N型晶体管36N进入导通状态，第二P型晶体管35的栅电极的电势变为H电平，并且第二P型晶体管35进入非导通状态。用这种方式下，为反相输入信号XIN下次变到H电平做好了准备。

尽管上面已经描述了当输出节点O变到H电平时执行的操作，但是当反相输出节点XO变成H电平时，也执行类似的操作。

因此，同样，在该实施例中，能够有效地缩短输出节点O和反相输出节点XO从L电平到H电平的变化时间。

很显然，同样，在该实施例中，输出节点O的输出信号O或反相输出节点XO的反相输出信号XO可以被输出到外部。如果发生足够的延迟，则使用第一缓冲电路33和第二缓冲电路38中的一个就足够了。

实施例9

图26显示了本发明的第九实施例的电平位移电路。

图26的电平位移电路是通过改进第八实施例的电平位移电路而获得的。具体地，改进了图22所示的电平位移电路的第一变速加速电路20和第二变速加速电路21。

具体来说，在图26的电平位移电路中，在第一变速加速电路20中增加第一控制电路40。第一控制电路40具有连接到输出节点O的反相器40a，和P型晶体管40b，其栅电极用于接收反相器40a的输出。在P型晶体管40b中，源电极连接到高压电源VDD，并且漏电极连接到作为第一缓冲电路33的元件的反相器电路31的P型晶体管31P的源电极。因此，在第一控制电路40中，在输出节点O的信号、即输出信号O从L电平变成H电平后，P型晶体管40b进入导通状态，高压电源VDD连接到第一缓冲电路33，并且允许缓冲电路33的操作。

另一方面，在第二变速加速电路21中，增加了第二控制电路41。第二控制电路41具有连接到反相输出节点XO的反相器41a，和P型晶体管41b，其栅电极用于接收反相器41a的输出。P型晶体管41b的源电极连接到高压电源VDD，并且漏电极连接到作为第二缓冲电路38的元件的反相器电路36的P型晶体管36P的源电极。因此，在第二控制电路41中，在反相输出信号XO从L电平变成H电平后，P型晶体管41b进入导通状态，高压电源VDD连接到第二缓冲电路38，并且允许缓冲电路38的操作。

与第八实施例相比，第九实施例产生了下述效果。在第八实施例中，如图24所示，通过反相输出节点XO从H电平变成L电平，P型晶体管16变得导通，并且大电流从高压电源VDD，经由第二变速加速电路21中的大容量P型晶体管35，提供到节点N的寄生电容。那时，在预定延迟时间后，反相输出节点XO从H电平到L电平的变化，经由第一变速加速电路20的第一缓冲电路33，传播到第一P型晶体管30的栅电极，并且第一P型晶体管30变得导通。在这种情况下，如果第一缓冲电路33的延迟时间短，则在反相输出节点XO的电势被确定为L电平之前，第一变速加速电路20的第一P型晶体管30变得导通，并且来自高压电源VDD的大电流经由第一P型晶体管30向第一N型晶体管1的漏电极充电。因此，需要更长的时间来将反相输出节点XO从H电平确定为L电平，并且在L电平的确定过程中发生延迟。这一问题可以通过设置第一缓冲电路33的长延迟时间得到解决。然而，如果将延迟时间设置得太长，则输入信号IN的周期将由延迟时间控制，并且必须将输入信号IN的周期设置得较长。

相反，在第九实施例中，仅在输出节点O的电势变成H电平后，第一控制电路40才允许第一变速加速电路20中的第一缓冲电路33的操作。因此，第一变速加速电路20中的第一P型晶体管30的导通，能够通过将输出节点O变成H电平，以及通过将反相输出节点XO变成L电平来控制，并且能有效地控制在反相输出节点XO的L电平的确定过程中发生延迟。用与上述类似的方式，也可以抑制在输出节点O的L电平确定过程中的延迟。

很显然，同样，在第九实施例中，可以将输出节点O的输出信号O或反相输出节点XO的反相输出信号输出到外部。

实施例10

现在描述本发明的第十实施例。

图27显示了第十实施例的电平位移电路。该图的电平位移电路是通过将稳定化电路50增加到图17的电平位移电路上而获得的。

稳定化电路50具有第一N型晶体管50a和第二N型晶体管50b。第一N型晶体管50a具有连接到输出节点O的栅电极，连接到反相输出节点XO的漏电极，以及接地的源电极。另一方面，第二N型晶体管50b具有连接到反相输出节点XO的栅电极，连接到输出节点O的漏电极，以及接地的源电极。

在图17所示的电平位移电路中，在高压电源VDD开始向电平位移电路供电的初始状态下在输入信号IN和反相输出信号XIN的电势均不确定的情形中，第一N型晶体管1和第二N型晶体管2以及两个P型晶体管3和4均倾向于进入导通状态。旁路电流从高压电源VDD经由N型电流镜电路10N和11N的N型晶体管6b和8b流向地，并且输出节点O和反相输出节点XO的电势也变得不确定。旁路电流瞬时持续，直到输入信号IN和反相输入信号XIN被确定在预定的L或H电平为止。

然而，在该实施例中，例如，当反相输出节点XO的电势高于输出节点O的电势时，稳定化电路50的第二N型晶体管50b的导通趋势有所增加，并且第二P型晶体管4的非导通趋势也有所增加，从而进一步降低了输出节点O的电势。当输出节点O的电势减小时，稳定化电路50中的第一N型晶体管50a的非导通趋势有所增加，并且第一P型晶体管3的导通趋势有所增加，从而进一步提高了反相输出节点XO的电势。通过这种正反馈，尽早将输出节点O确定在L电平，并且将反相输出节点XO确定在H电平。

因此，在该实施例中，即使在初始状态中输入信号IN和反相输入信号XIN均是不确定的，也能尽早将输出节点O和反相输出节点XO的电势确定在L或H电平，并且能够有效地减小在确定前流动的瞬时旁路电流。

改进

图28显示了第十实施例的电平位移电路的改进。

在第十实施例中，稳定化电路50被增加到图17的电平位移电路中。在该改进中，稳定化电路50被增加到第九实施例的电平位移电路中。由于其它结构与图27类似，因此将不再重复描述。

尽管在第六至第十实施例的每一个中，已经描述了具有P型晶体管3和4的电平位移电路，但是本发明不限于这种结构，而是能应用于各种结构的电平位移电路。对电平位移电路来说，具有至少第一N型晶体管1和第二N型晶体管2用于信号输入就足够了。

如上所述，在该实施例中，即使输入信号是低电压，但由于通过使用电流镜电路增加了电流驱动能力，因此电平转变也能以低功耗高速实现。电平位移电路对被请求执行低压操作的LSI是有用的。

Claims (20)

1.一种电平位移电路，具有一对输入端和反相输入端，和一对输出节点和反相输出节点，用于通过所述输入端和所述反相输入端接收输入信号和反相输入信号，将所述输入信号和所述反相输入信号的振幅大小转变成更高振幅大小，以及将具有所转变的振幅大小的输出信号和通过使所述输出信号反相获得的反相输出信号分别传送到所述输出节点和所述反相输出节点，其特征在于该电平位移电路包括：

第一N型信号输入晶体管，具有连接到所述输入端的栅电极；

第二N型信号输入晶体管，具有连接到所述反相输入端的栅电极；

第一电流镜电路，位于所述第一N型晶体管和所述反相输出节点之间，用于将在所述第一N型晶体管中流动的电流放大预定倍数，以及从所述反相输出节点引出放大的电流；以及

第二电流镜电路，位于所述第二N型晶体管和所述输出节点之间，用于将在所述第二N型晶体管中流动的电流放大预定倍数，以及从所述输出节点引出放大的电流。

2.根据权利要求1的电平位移电路，其特征在于，所述第一和第二电流镜电路中的每一个具有至少一对由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，所述P型电流镜电路和所述N型电流镜电路级联。

3.根据权利要求2的电平位移电路，其特征在于，该电平位移电路进一步包括：

第一电流中断电路，连接到所述第一电流镜电路，用于在完成所述输出信号的变化后，中断从所述第一电流镜电路提供的电流；以及

第二电流中断电路，连接到所述第二电流镜电路，用于在完成所述反相输出信号的变化后，中断从所述第二电流镜电路提供的电流。

4.根据权利要求3的电平位移电路，其特征在于，

所述第一电流中断电路由P型晶体管构成，用于通过它的栅电极接收所述输出信号；以及

所述第二电流中断电路由P型晶体管构成，用于通过它的栅电极接收所述反相输出信号。

5.根据权利要求3的电平位移电路，其特征在于，该电平位移电路进一步包括：

第一变速加速电路，与所述第一电流镜电路的P型电流镜电路并联连接，用于在所述反相输出节点的反相输出信号的控制下，加快所述反相输出信号从L电平变成H电平的速度；以及

第二变速加速电路，与所述第二电流镜电路的P型电流镜电路并联连接，用于在所述输出节点的输出信号的控制下，加快所述输出信号从L电平变成H电平的速度。

6.根据权利要求5的电平位移电路，其特征在于，

所述第一变速加速电路包括：

第一P型晶体管，与所述第一电流镜电路的P型电流镜电路并联连接；以及

第一缓冲电路，其输出侧连接到所述第一P型晶体管的栅电极，并且由所述反相输出节点的反相输出信号进行控制，以及

所述第二变速加速电路包括：

第二P型晶体管，与所述第二电流镜电路的P型电流镜电路并联连接；以及

第二缓冲电路，其输出侧连接到所述第二P型晶体管的栅电极，并由所述输出节点的输出信号进行控制。

7.根据权利要求6的电平位移电路，其特征在于，

所述第一变速加速电路进一步包括第一控制电路，用于在所述输出节点的输出信号的变化结束后，允许所述第一缓冲电路开始工作，以及

所述第二变速加速电路进一步包括第二控制电路，用于在所述反相输出节点的反相输出信号的变化结束后，允许所述第二缓冲电路开始工作。

8.根据权利要求1的电平位移电路，其特征在于，该电平位移电路进一步包括稳定化电路，用于在电源开始供电的初始状态中尽早确定和稳定所述输出节点和所述反相输出节点的电势状态。

9.根据权利要求8的电平位移电路，其特征在于，所述稳定化电路包括：

第一N型晶体管，其栅电极连接到所述输出节点，其漏电极连接到所述反相输出节点，并且其源电极接地；以及

第二N型晶体管，其栅电极连接到所述反相输出节点，其漏电极连接到所述输出节点，并且其源电极接地。

10.根据权利要求1的电平位移电路，其特征在于，所述输出节点的输出信号和所述反相输出节点的反相输出信号中的至少一个被输出到外部。

11.一种电平位移电路，具有一对输入端和反相输入端，和一对输出节点和反相输出节点，用于通过所述输入端和所述反相输入端接收输入信号和反相输入信号，将所述输入信号和所述反相输入信号的振幅大小转变成更高振幅大小，以及将具有所转变的振幅大小的输出信号和通过使所述输出信号反相获得的反相输出信号分别传送到所述输出节点和所述反相输出节点，其特征在于该电平位移电路包括：

第一N型信号输入晶体管，具有连接到所述输入端的栅电极；

第二N型信号输入晶体管，具有连接到所述反相输入端的栅电极；

第一电流镜电路，具有至少一组由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，所述P型电流镜电路和所述N型电流镜电路级联，所述第一电流镜电路位于所述第一N型晶体管和所述反相输出节点之间，用于将在所述第一N型晶体管中流动的电流放大预定倍数，以及从所述反相输出节点引出所放大的电流；

第二电流镜电路，具有至少一组由P型晶体管构成的P型电流镜电路和由N型晶体管构成的N型电流镜电路，所述P型电流镜电路和所述N型电流镜电路级联，所述第二电流镜电路位于所述第二N型晶体管和所述输出节点之间，用于将在所述第二N型晶体管中流动的电流放大预定倍数，以及从所述输出节点引出所放大的电流；

第一N型电流反馈晶体管，与所述第一N型信号输入晶体管并联连接，并由在所述第一电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点处的电势进行控制；以及

第二N型电流反馈晶体管，与所述第二N型信号输入晶体管并联连接，并由在所述第二电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点处的电势进行控制。

12.根据权利要求11的电平位移电路，其特征在于，该电平位移电路进一步包括：

第三N型晶体管，其栅电极连接到所述反相输入端，其漏电极连接到所述第一电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点，并且其源电极接地；以及

第四N型晶体管，其栅电极连接到所述输入端，其漏电极连接到所述第二电流镜电路中的P型电流镜电路和N型电流镜电路的一个连接点，并且其源电极接地。

13.根据权利要求11的电平位移电路，其特征在于，该电平位移电路进一步包括：

第一电流中断电路，连接到所述第一电流镜电路，用于在完成所述输出信号的变化后，中断从所述第一电流镜电路提供的电流；以及

第二电流中断电路，连接到所述第二电流镜电路，用于在完成所述反相输出信号的变化后，中断从所述第二电流镜电路提供的电流。

14.根据权利要求13的电平位移电路，其特征在于，

所述第一电流中断电路由P型晶体管构成，用于通过它的栅电极接收所述输出信号；以及

所述第二电流中断电路由P型晶体管构成，用于通过它的栅电极接收所述反相输出信号。

15.根据权利要求13的电平位移电路，其特征在于，该电平位移电路进一步包括：

第一变速加速电路，与所述第一电流镜电路的P型电流镜电路并联连接，用于在所述反相输出节点的反相输出信号的控制下，加快所述反相输出信号从L电平变成H电平的速度；以及

第二变速加速电路，与所述第二电流镜电路的P型电流镜电路并联连接，用于在所述输出节点的输出信号的控制下，加快所述输出信号从L电平变成H电平的速度。

16.根据权利要求15的电平位移电路，其特征在于，

所述第一变速加速电路包括：

第一P型晶体管，与所述第一电流镜电路的P型电流镜电路并联连接；以及

第一缓冲电路，其输出端连接到所述第一P型晶体管的栅电极，并且由所述反相输出节点的反相输出信号进行控制，以及

所述第二变速加速电路包括：

第二P型晶体管，与所述第二电流镜电路的P型电流镜电路并联连接；以及

第二缓冲电路，其输出端连接到所述第二P型晶体管的栅电极，并且由所述输出节点的输出信号进行控制。

17.根据权利要求16的电平位移电路，其特征在于，

所述第一变速加速电路进一步包括第一控制电路，用于在所述输出节点的输出信号的变化结束后，允许所述第一缓冲电路开始工作，以及

所述第二变速加速电路进一步包括第二控制电路，用于在完成所述反相输出节点的反相输出信号的变化后，允许所述第二缓冲电路开始工作。

18.根据权利要求11的电平位移电路，其特征在于，该电平位移电路进一步包括稳定化电路，用于在电源开始供电的初始状态中尽早确定和稳定所述输出节点和所述反相输出节点的电势状态。

19.根据权利要求18的电平位移电路，其特征在于，所述稳定化电路包括：

第一N型晶体管，其栅电极连接到所述输出节点，其漏电极连接到所述反相输出节点，并且其源电极接地；以及

第二N型晶体管，其栅电极连接到所述反相输出节点，其漏电极连接到所述输出节点，并且其源电极接地。

20.根据权利要求11的电平位移电路，其特征在于，所述输出节点的输出信号和所述反相输出节点的反相输出信号中的至少一个被输出到外部。

Images