CN1287342C - 移位寄存器以及具备该寄存器的显示装置 - Google Patents

移位寄存器以及具备该寄存器的显示装置 Download PDF

Info

Publication number
CN1287342C
CN1287342C CNB031088384A CN03108838A CN1287342C CN 1287342 C CN1287342 C CN 1287342C CN B031088384 A CNB031088384 A CN B031088384A CN 03108838 A CN03108838 A CN 03108838A CN 1287342 C CN1287342 C CN 1287342C
Authority
CN
China
Prior art keywords
trigger
final stage
shift register
display device
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031088384A
Other languages
English (en)
Other versions
CN1447299A (zh
Inventor
林俊輔
業天誠二郎
鷲尾一
松田英二
辻野幸生
村上祐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1447299A publication Critical patent/CN1447299A/zh
Application granted granted Critical
Publication of CN1287342C publication Critical patent/CN1287342C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种移位寄存器及具备该寄存器的显示装置，该移位寄存器具备多级触发器。最末级触发器Fn的复位和最末级前一级触发器Fn-1的复位依据将触发器Fn的输出信号输入触发器Fn-1及触发器Fn来进行。连接触发器Fn上输出信号的输出端子Q和触发器Fn上输出信号的输入端子R的布线上具备使向输出信号的输入端子R的输入延迟的延迟电路。触发器Fn的复位能和前一级触发器Fn-1的复位同时，或在其后进行。以此可防止因触发器不能被复位而引起电路误动作。

Description

移位寄存器以及具备该寄存器的显示装置
技术领域
本发明涉及例如适用于显示装置的驱动电路等，能够防止误动作的移位寄存器及具备该寄存器的显示装置。
背景技术
过去，如特开2001-307495号公报(2001年11月2日公开)等所述，在图像显示装置的数据线(数据信号线驱动电路、栅线(扫描信号线)的驱动电路中，为了从图像信号中取出对各数据线采样时的定时、或生成各门线上的扫描信号，广泛应用移位寄存器。
作为移位寄存器的动作，在数据线驱动电路中，为了将图像信号写入数据线，输出采样信号。另一方面，在栅线驱动电路，为了依次对显示部上排列的像素写入加在数据线上的图像信号，输出扫描信号。
这里，对移位寄存器说明之。移位寄存器如图11所示由与时钟信号CK·CKB同步动作的多级触发器构成。
图11所示的触发器为置位-复位型的触发器(SR触发器)。例如，第i+1级(这里，2≤i+1≤n，i为整数)的触发器Fi+1的输出为在前级(第I级)的触发器Fi的复位端子R上作为复位信号输入。
一般触发器为在每当以某个定时加上信号时，就在两个稳态间转移，在无信号输入时，保持该状态的电路。
即，在SR触发器(以下称为触发器)，例如向第一级触发器Fi输入置位信号，即第i-1级触发器Fi-1的输出(输出信号)一低、根据和第i级触发器Fi同步的时钟信号CK或CKB的低、从第i级触发器Fi的输出就为低的状态，输入的置位信号即使变成非有源(active)仍继续保持其输出状态。
其后，输入的置位信号为非有源，例如，第i+1级的触发器Fi+1来的复位信号为有源，输出就迁移至高的状态。而且，此后，第i+1级的触发器Fi+1来的复位信号即使变成非有源，输入的置位信号也继续保持其状态直至变成有源。
接着，第i+1级的触发器Fi+1在第I级的触发器Fi来的输出在低的状态时置位，与第i+1级的触发器Fi+1同步的时钟信号CK或CKB的定时一致使输出为低的状态，第i+2级的触发器Fi+2来的复位信号(输出信号)一变成有源，输出就迁移至高的状态。
此后，第i+2级触发器Fi+2的复位信号即使变成非有源，输入的置位信号继续保持该状态直至变成有源。
这样，触发器根据前一级的置位信号S及下一级的复位信号R的输出，使脉冲移位下去。
另外，触发器的输出信号在作为下一级触发器的置位信号输出的同时，作为将前一级的触发器复位的复位信号而输入前一级的触发器。
这样，在脉冲将触发器移位下去之同时，输出的触发器也在复位下去。
然后，最末一级触发器Fn的输出信号在输入第n-1级的触发器Fn-1并将触发器Fn-1置位之同时，也输入触发器Fn并将触发器Fn复位。
即，最后一级的触发器Fn的输出信号作为其前级触发器Fn-1及本级(触发器Fn)的复位信号输入各触发器。
这样，最后一级触发器Fn的动作有必要用本级(自身)的输出信号停止(自复位)，这种自复位的动作控制就成为必需。
另外，近些年里，作为小型携带终端、手机的显示装置，广泛使用液晶图像显示装置。还有，随着通信基本设施的配备，宽带化的推进，信息量将越来越大。
以此为背景，上述小型携带终端、手机的显示部因为要在一幅画中显示更多的信息，所以强烈要求增大显大容量。
所谓增大显示容量系指，例如在帧频60HZ时，显示VGA(video grapkicsarray视频图像阵列)时，对于数据传输率约为25MHZ，显示SXGA(superextended graphic array超扩展图像阵列)时，数据传输率为75MHZ，数据时钟速度变得非常快。
但是，显示容量一增大，例如图像显示装置内电路部分的电路自身动作就要高速动作。这种场合，恐怕会因电路内部的延迟招致电路误动作。
例如，利用图11示出的触发器F1～Fn构成移位寄存器时，有时用于使第n-1级的触发器Fn-1动作停止(复位)的第n级触发器Fn的复位信号不能正常地供给，第n-1级触发器Fn-1的动作就不会停止。
即，第n级触发器Fn的输出信号由于直至作为第n-1级的触发器Fn-1的复位信号而输入的布线电容、布线电阻等，另外，因驱动频率变快等，在上述输出信号作为持有充分驱动能力的复位信号，在将第n-1级的触发器Fn-1置位之前，最后一级(第n级)的触发器Fn先复位。
由此，最后一级触发器Fn的动作先停止，复位信号不输入第n-1级的触发器Fn-1，和图12所示，第n-1级触发器Fn-1就未被复位。
即，第n-1级触发器Fn-1未复位继续动作，所以在数据驱动电路上，最终的(在一个水平期间内，数据信号最后送来)数据线上无法得到希望的采样波形。
另外，在栅(扫描)驱动电路上，在最终的(在1帧期间内，扫描信号最后送来)栅线上无法得到用于依次对显示部上排列的像素写入加在数据线上的图像信号所希望的扫描信号。
再有，在可双向扫描的移位寄存器的场合，各扫描方向上最末级的触发器(将本级及前级触发器复位的触发器)要存在在移位寄存器的两端。
在这样的构成中，对各方向的扫描不起作用的触发器(向右扫描时为左端的触发器，向左扫描时为右端的触发器)的置位端子S及复位端子R呈浮置
输入端子一浮置，输入端子的电位就变得不稳定，在某一瞬间，该触发器会被置位而动作。
这时，该被置位的触发器靠自身的自复位功能瞬时复位，但因为再次陷于浮置状态所以再度置位，由于这种反复的置位。复位，结果该触发器就一直不断地动作。
发明内容
本发明的主要目的在于提供一种能防止因触发器未复位而引起电路误动作的移位寄存器及具备寄存器的显示装置。
本发明的移位寄存器为了解决上述课题，该移位寄存器具备多级触发器，通过将最末级触发器输出信号输入各触发器将包括最末级的多个触发器复位，所述最末级触发器的复位，是在根据最末级触发器输出信号复位的触发器中，除了最末级触发器外的其他触发器的复位同时，或在其他触发器的复位后进行；在连接最末级触发器的所述输出信号的输出端子、和最末级触发器内所述输出信号的输入端子的布线上，具备使向所述输出信号的所述输入端子的输入延迟的延迟手段。
例如本发明的移位寄存器为具备由多级组成的触发器，通过将最末级触发器的输出信号输入上述各触发器，从而进行最末级触发器的复位和最末级前一级的触发器的复位的移位寄存器，包括上述最末级触发器的复位和最末级前一级触发器的复位同时或在最末级前一级触发器的复位后进行。
另外，本发明的显示装置，为了解决上述课题，该显示装置具备：多条栅线、配置成和该栅线正交的多条数据线、和各像素对应地设置在所述栅线和所述数据线交叉部附近的开关元件、将驱动像素用的扫描信号供给所述栅线的栅驱动电路、及对各像素将所述数据信号供给数据线的数据驱动电路，所述栅驱动电路及所述数据驱动电路中，至少一方的驱动电路具备移位寄存器，该寄存器具有多级触发器，通过最末级触发器输出信号输入各触发器从而将包括最末级在内的多个触发器复位，在所述移位寄存器上，所述最末级触发器的复位在根据最末级触发器输出信号复位的触发器中，除最末级触发器外的其他触发器复位的同时，或在该其他触发器的复位之后进行；所述移位寄存器在连接最末级触发器内所述输出信号的输出端子、和在最末级触发器内所述输出信号的输入端子的布线上，具备使向所述输出信号的所述输入端子的输入延迟的延迟手段。
采用上述的构成，最末级触发器的复位不会在其他触发器(例如最末级前一级触发器)的复位前先进行。因而，能防止其他触发器(例如，最末级前一级触发器)不复位不断动作等电路误动作。
因此，例如在数据驱动电路、或栅驱动电路具备上述移位寄存器的显示装置上，电路不会误动作，能提供可获得希望的的采样波形、扫描信号的显示装置。
还有，上述显示装置在栅驱动电路及数据驱动电路中，通过至少有一方的驱动电路具备上述的移位寄存器，从而能谋求降低显示装置的电耗。另外，移位寄存器的电路规格也能缩小，由此，在显示装置上能将显示框缘做窄。
本发明的移位寄存器为具备多级组成的触发器，包括最末级的多个触发器的复位通过将最末级触发器的输出信号输入各触发器来进行的移位寄存器，包括可以利用同一触发器双向扫描，上述多级触发器中，不向外部输出输出信号的触发器包括不使自身动作用的停止手段。
另外，本发明的显示装置为了解决上述课题，具备：多根栅线、配置成和该栅线正交的多根数据线、与个象素对应地设置在栅线和数据线的交差部附近的开关元件、将驱动像素用的扫描信号供给栅线的栅驱动电路、及对各像素将数据信号供给数据线的数据驱动电路，栅驱动电路及数据驱动电路中，至少一方的驱动电路可能用上述记载的、同一触发器的双向扫描，从上述多级触发器中，不向外部输出信号的触发器包括具备不使自身动作用停止手段的移位寄存器。
采用上述的构成，不向外部输出输出信号的触发器(例如，在向右扫描中左端的触发器)不会动作。
另外，端部的触发器(例如，在向右扫描中左端的触发器)的输入端子(置位端子·复位端子)不会变成浮置状态，所以有信号输入的晶体管正常动作。
本发明还有其他的目的、特征及优点通过以下所示的记述将会充分理解，另外，本发明之优点参照附图经以下的说明也将会明了。
附图说明
图1为表示本发明一实施形态的移位寄存器的主要部分的构成方框图。
图2为表示具备图1所示移位寄存器的图像显示装置主要部分的构成图。
图3为表示由CMOS反相器组成的延迟电路的构成方框图。
图4为表示由布线电阻、布线电容、及CMOS反相器组成的延迟电路的构成方框图。
图5为表示由布线电阻及布线电容组成的延迟电路的构成方框图。
图6为表示图1中上述移位寄存器动作的时间流程图。
图7为表示本发明其他实施形态的移位寄存器主要部分的构成方框图。
图8为表示图7所示的移位寄存器动作的时间流程图。
图9为表示本发明又一其他实施形态的移位寄存器主要部分的构成方框图。
图10为表示在比较例中，右向扫描时最末级触发器的构成图。
图11为表示以往的移位寄存器的构成方框图。
图12为表示以往的移位寄存器的动作的时间流程图。
具体实施形态
实施形态1
下面根据图1至图6对本发明实施形态1进行说明。
图2表示本实施形态涉及的图像显示装置(显示装置)主要部分的构成。如该图所示：本图像显示装置在图中未予示出的玻璃底板上具备：像素1、驱动电路2·3、及控制部(控制信号发生部)4。
像素1……呈矩阵状排列构成显示部5、驱动电路2·3具有触发器(F1～Fn)组成的移位寄存器，驱动像素1……。关于该移位寄存器的构成将在以后作叙述。控制部4生成输入驱动电路2·3的信号(起动脉冲、时钟信号)。
驱动电路(数据驱动电路)2上连接数据线DL1～DLm(Dli)、驱动电路(栅驱动电路)3上连接门线GL1～GLk(GLj)。
数据线Dli(1≤i≤m)和栅线GLj(1≤j≤k)为呈格子状排列的电极布线。在其交点(交叉点)附近，例如形成栅在栅线GLj上，源在数据线Dli上连接的开关元件即图中未示出的薄膜晶体管(以下称为TFT)。
TFT根据ON/OFF控制来自控制部4的信号向各像素1的导通。另外，TFT由多晶硅组成。
还有，像素1上包括该TFT、TFT的漏极上一方的电极连接的像素电容等。
显示部5及两驱动电路2·3在同一块玻璃底板上单片形成。由此，能减少制造工序及布线电容。
上述TFT因由多晶硅组成，故能以600℃以下的加工温度制造。因此，作为玻璃底板，利用畸变点600℃以下的通常的玻璃底板能防止因在畸变点以上的加工温度产生底板反翘及弯曲。
另外，玻璃底板价廉，再者，玻璃底板容易做成大面积底板。由此，一块大面积底板能做成多片显示屏。因而，能提供廉价的图像显示装置。
再有，因用多晶硅组成的TFT作开关元素TFT变大。因此，能加大显示部5的显示面积。
还有，在同一片玻璃底板上，可形成两驱动电路2·3中任一个和显示部5。
即，作为图像显示装置可在同一会底板上形成两驱动电路2·3中至少一方的驱动电路、及TFT。
由此，即使TFT和同一底板上的驱动电路和像素间的信号线(数据线、栅线)的数量增加，因在同一底板上形成信号线，所以信号线不会伸出在底板外。另外，驱动电路和TFT在各别的底板上形成后，不需要将那些底板装配的工序。
因而，谋求能削减信号线电容及图像显示装置的制造工序。
以下利用图1说明驱动电路3内移位寄存器的一构成例。
触发器F1～Fn(这里n为偶数)由置位·复位触发器(SR触发器)构成。还有，向该移位寄存器输入控制部4生成的起动脉冲SP、时钟信号CK·CKB。另外在各触发器F1～Fn间、及各触发器F1～Fn和控制部4之间的、对应的各输入端子和输出端子之间靠布线连接。
还有，移位寄存器的触发器的个数如是多个则无特别限定。
最末级触发器Fn上输出端子Q、和最末级触发器Fn上复位端子R间的布线，即在向最末级触发器Fn的本级的复位信号的电路上，为了使输入复位端子R的复位信号延迟，设置延迟电路(延迟手段)10即CMOS反相器(参照图3)。
以下，说明移位寄存器中触发器F1～Fn的动作。
时钟信号CK加在奇数级的触发器F1、F3、……、Fn-1的时钟输入端子上。另外，和时钟信号CK反相的时钟信号CKB加在偶数级的触发器F2、F4、……Fn的时钟输入端子上。
起动脉冲SP输入初级触发器F1的置位端子S。于是，从该触发器F1的输出端子Q输出信号(脉冲)S1。该输出信号S1，通过触发器F1对应的栅线GLj在使连接栅线GLj的TFT为ON状态之同时，也作为置位信号输入下一级触发器F2的置位端子S。
然后，从触发器F2的输出端子Q输出输出信号S2。输出信号S2和从上述触发器F1来的输出信号S1一样，使连接对应的栅线GLj的TFT为ON状态，在作为置位信号输入下一级触发器F3的置位端子S之同时，作为复位信号输入前一级触发器F1的复位端子R。
以后同样地，从触发器F3～Fn-1的输出端子Q分别输出输出信号S3～Sn-1，另外，作为置位信号输入下一级触发器F4～Fn的置位端子S之同时，作为复位信号输入前一级触发器F2～Fn-2的复位端子R。
又，从触发器Fn的输出端子Q输出输出信号Sn。该输出信号Sn作为给前一级触发器Fn-1的复位信号，输入触发器Fn-1的复位端子R之同时，作为给触发器Fn自身(本级)的复位信号，输入本级的复位端子R。
这里，在最末级的触发器Fn上，如图3所示，从输出端子Q至复位端子R间，作为延迟电路10设置CMOS反相器(反相器)。
作为复位信号的输出信号Sn(以下称为复位信号Sn)由于通过反相器其输入波形钝化。由此，复位信号Sn延迟，因而，与没有设置反相器的场合相比，延迟了复位信号Sn输入本级的复位端子R。
复位信号Sn延迟的延迟时间通过改变反相器上n型晶体管或P型晶体管的沟道宽或沟道长，从而能任意地设定。
例如，复位信号Sn为低时，在初级反相器上，为了使波形前沿钝化，设定晶体管沟道宽或长，使得P型晶体管的特性改变(例如，使阻值增加、使通过沟道的电流量降低)，在第二级变换器上，为了使波形的后沿钝化，设定晶体管沟道的宽或长，使得n型晶体管的特性改变(例如，增加电阻值、减少通过沟道的电流量)
还有，沟道宽及沟道长的设定可按照希望的延迟时间对反相器逐个设定。
另外，对于反相器的数量，并无特别限定，可按照希望的延迟时间来设置。
因此，如图6所示，触发器F1为起动脉冲SP变成高电平的有源状态，用时钟信号CK的前沿定时置位。然后，以后的各触发器F2～Fn在每一个时钟信号CK的半周期上置位，将脉冲依次移位下去。
即，各触发器F1～Fn-1在下一级触发器F2～Fn一被置位后，就用其输出复位。
另外，最末级的触发器Fn一输出本级的输出信号Sn就立即用该本级的输出信号Sn复位。
即，触发器Fn-1的输出信号Sn-1一变成低，最末级的触发器Fn置位。然后，和时钟信号CKB同步，最末级触发器Fn的输出信号Sn变成低。这时，如上所述，输出信号Sn作为给触发器Fn-1的复位信号，在输入触发器Fn-1的复位端子R之同时，作为给触发器Fn自身(本级)的复位信号而输入本级的复位端子R。
这里，例如，较触发器Fn-1，最末级触发器Fn动作的一方先停止(被复位)，因此，在触发器Fn-1上未复位时，触发器Fn-1不断动作，在触发器Fn-1对应的栅线GLj上无法得到希望的扫描信号。
但，如以上那样，通过在移位寄存器上设置上述的延迟电路10，最末级触发器Fn的复位和最末级前一级触发器Fn-1的复位同时，或在最末级前一级触发器Fn-1的复位后进行。
即，变成较最末级的触发器Fn，其前一级的触发器Fn-1的动作先停止。
由此，能避免移位寄存器误动作。因此，例如，在图像显示装置上电路不会误动作，能提供可得到希望扫描信号的图像显示装置。其结果能提供显示品味良好的图像显示装置。
另外，延迟电路10如上所述，能延迟给最末级触发器Fn本级的复位信号R，较触发器Fn-1若最末级触发器Fn动作不会先行停止，则并非特别限定的。例如，也可以为将布线电阻、布线电容及反相器中任一组合，或将它们全部利用，构成延迟电路10。
还有，组合的反相器的数量也不是特别限定的。
这里，作为延迟电路10，在图4示出设置布线电阻、布线电容、及两级反相器的例子。这时，复位信号Sn延迟的延迟时间通过调节布线面积、布线长度、能改变。
另外，作为延迟电路10，图5示出设置布线电阻及布线电容的例子。这时，复位信号Sn延迟的延迟时间，通过调节布线面积、布线长度能改变。
以下，说明图像显示装置的显示原理。
图像显示装置通过在驱动电路2对图像信号DAT采样后，经数据线DL1～DLm将采样到的图像信号DAT供给各像素1，从而能在显示部5上显示图像。
例如，水平扫描栅线GL1时，在该栅线GL1上外加使TFT为ON状态的栅电压。这时，其他的栅线GL2、GL3、……GLK上外加使TFT为OFF状态的栅电压。这样，在栅线G1的水平扫描时，变成只有该栅线GL1的TFT为ON状态，通过数据线采样的图像信号DAT供给栅线GL1的像素1。显示部5(显示画面)对全体一次扫描的一帧期间中，即，直至外加下一次栅电压止，此时的像素一直保持。还有，所谓一帧期间系指在显示部5上，自上至下将一幅显示画面垂直扫描一次的时间。
这样做，从栅线GL1起依次扫描，这时，如在所有的数据线DL1～DLm上加上与各个像素的驱动状态一致的信号电压(数据电压)，就能显示所有必需的像素。
这里，从控制部4至数据驱动电路2之间，向各像素分时传送图像信号DAT，数据驱动电路2以根据成为定时信号的规定周期的时钟信号CK·CKB、和起动脉冲信号SP的定时，从图像信号DAT中抽出给各图像PIX的图像数据。具体为，移位寄存器通过与控制部4来的时钟信号CK·CKB同步并将起动脉冲SP依次移位，每隔规定间隔的定时生成不同的输出信号，以该各输出所表示的定时对图像信号DAT采样，向各数据线DL1～DLm输出。
同样，在栅驱动电路3中，移位寄存器通过与控制部4来的时钟信号CK·CKB同步并依次将起动脉冲SP移位，从而每隔一定间隔的定时向各栅线GL～GLk输出不同的扫描信号(对应于上述输出信号S1～Sn-1)。
如以上那样，驱动电路3具备上述移位寄存器时，能对驱动电路3的移位寄存器的所有的触发器F1～Fn复位。即，能防止因电路误动作，而最末级前一级触发器Fn-1接连不断地动作。
因此，在最终的栅线GLk上能得到驱动像素1用的希望的扫描信号。
另外，在驱动电路2具备上述移位寄存器时，能对驱动电路2上移位寄存器的所有触发器复位，即能防止因电路误动作，而最末级前一级触发器接连不断地动作。
因而，在最末的数据线DLm上能得到数据信号的希望的采样波形。
再有，能谋求降低图像显示装置的电耗。另外，能缩小移位寄存器的电路规模，由此，能实现在图像显示装置上将显示框边缘做窄。
还有，在本实施形态，设两驱动电路2·3具备移位寄存器，但并不限于此，例如，可以做成设置在任何一方的驱动电路中。
另外，最末级触发器Fn复位的触发器的数量也没有特别限定，可以为包括自身在内的两个(触发器Fn·Fn-1)触发器。在以下的实施形态2中，对例如包括自身在内3个(触发器Fn、Fn-1、Fn-2)时，予以说明。
实施形态2
下面利用图2、图7及图8对本发明的其他实施形态进行说明。还有，在本实施形态，对于具有和实施形态1的构成要素同等功能的构成要素、附注上相同的符号，其说明从略。
根据图7，说明驱动电路3(参照图2)内移位寄存器的一构成例。
触发器F1～Fn(这里n为偶数)和实施形态1同样，用置位·复位触发器(SR触发器)构成。还有，该移位寄存器输入控制部4(参照图2)生成的起动脉冲SP、时钟信号CK·CKB。另外，各触发器F1～Fn间、及各触发器F1～Fn和控制部4之间的、对应的各输入端子和输出端子间靠布线连接。
还有，移位寄存器中触发器的个数只要是多个并无特别限定。
最末级触发器Fn的输出端子Q和最末级触发器Fn的复位端子R之间的布线，即在给最末级触发器Fn的本级的复位信号的电路上，为了延迟输入复位端子R的复位信号，设置延迟电路(延迟手段)10即CMOS反相器(参照图3)。
以下，说明移位寄存器内触发器F1～Fn的动作。
时钟信号CK加在奇数级触发器F1、F3、……、Fn-1的时钟输入端子C上。另外，和时钟信号CK反相的时钟信号CKB加在偶数级的触发器F2、F4、……、Fn的时钟输入端子C上。
起动脉冲SP输入初级触发器F1的置位端子S。于是，从该触发器F1的输出端子Q输出输出信号(脉冲)S1。该输出信号S1通过触发器F1对应的栅线GLj，使连接栅线GLj的TFT为ON状态之同时，作为置位信号输入下一级触发器F2的置位端子S。
接着，从触发器F2的输出端子Q输出输出信号S2。输出信号S2和上述触发器F1的输出信号S1一样，使与对应的栅线GLj连接的TFT为ON状态，作为置位信号输入下一级触发器F3的置位端子S。
其后，从触发器F3的输出端子Q输出信号S3。输出信号S3使连接对应的栅线GLj的TFT为ON状态，作为置位信号输入下一级触发器F4的置位端子S之同时，作为复位信号输入前二级的触发器F1的复位端子R。
以后同样地，触发器F4～Fn-2输出端子Q分别输出输出信号S4～Sn-2，使连接对应的栅线GLj的TFT为ON状态，另外，作为置位信号输入下一级触发器F5～Fn-1的置位端子S之同时，作为复位信号输入前二级的触发器F2～Fn-4的复位端子R。
然后，从触发器Fn-1输出端子Q输出输出信号Sn-1。该输出信号Sn-1不会向栅线GLj输出，作为置位信号输入下一级触发器Fn置位端子S之同时，作为给前二级的触发器Fn-3的复位信号输入触发器Fn-3的复位端子R。
另外，从触发器Fn的输出端子Q输出输出信号Sn。该输出信号Sn作为给前一级及前二级的触发器Fn-1、Fn-2的复位信号，输入触发器Fn-1、Fn-2的复位端子R之同时，还作为给触发器Fn自身(本级)的复位信号，输入本级的复位端子R。
这里，在最末级触发器Fn上，和实施形态1一样，在输出端子Q至复位端子R之间，设置延迟电路10。
由此，触发器Fn与对其他级触发器的复位相比能延迟对本级的复位。
这里，还利用图8的时间流程图说明图7示出的移位寄存器的动作。
如图8所示，触发器F1在起动脉冲SP成为高电平有源状态下，以时钟信号CK的前沿定时置位。然后，以后各触发器F2～Fn每时钟信号CK的半周期置位一次，使脉冲依次移位。
即，各触发器F1～Fn-2若其后二级的触发器F3～Fn被置位，则能用其输出来复位。
另外，触发器Fn-1能用下一级(后一级)的Fn的输出来复位。
还有，最末级触发器Fn在输出本级的输出信号Sn后，立即用该本级的输出信号Sn复位。
即，触发器Fn-1的输出信号Sn-1一变成低，最末级触发器Fn就置位。然后，与时钟信号CKB同步，最末级触发器Fn输出信号Sn为低。这时，如上所述，输出信号Sn作为给触发器Fn-2、Fn-1的复位信号，输入触发器Fn-2、Fn-1的复位端子R之同时，也作为触发器Fn自身(本级)的复位信号输入本级的复位端子R。
这里，例如，与触发器Fn-2、Fn-1相比，最末级触发器Fn的动作先停止(被复位)，由此，在触发器Fn-2、Fn-1未复位时，触发器Fn-2、Fn-1不断动作。这时，在触发器Fn-2对应的栅线GLj上无法得到希望的扫描信号。
但是，如以上那样，通过在移位寄存器设置上述的延迟电路10，最末级触发器Fn的复位可以和最末级前一级、及前二级的触发器Fn-1、Fn-2的复位同时，或在最末级前一级、及前二级的触发器Fn-1、Fn-2的复位后进行。
即，与最末级触发器Fn相比，触发器Fn-2的动作先行停止。
由此，能避免移位寄存器误动作。因此，例如，图像显示装置上电路不会误动作，可提供能得到希望的扫描信号的图像显示装置。其结果，能提供显示品质高的图像显示装置。
另外，延迟电路10如上所述，能延迟给最末级触发器Fn本级的复位信号R，较触发器Fn-2即，向任何一条栅线GLj输出扫描信号的触发器，最末级触发器的动作如不会先行停止，则无特别限定。
这里，触发器F1～Fn-2，因为靠来自后二级(下下一级)触发器F3～Fn来的复位信号而复位，所以触发器F1～Fn-2的输出信号S1～Sn-2和实施形态1的触发器相比，输出波形变成2倍的长度。
另外，例如在需要于栅线GLj对应的P级的输出信号时，移位寄存器的构成为P+(由最末级触发器Fn的输出信号Sn复位的触发器中，除了最末级触发器之外，其他的触发器的数目)级，即、在这里为P+2级的构成。
还有，在本实施形态中，在关注某个触发器(从第一级开始至n-2级止)时，曾列举过该触发器的复位由后二级触发器的输出信号(复位信号)来进行的场合，以往为例作为说明，但是不限于此。
例如，也可靠后三级以上(Q个)的触发器的输出信号进行复位。这时，最末级触发器Fn来的输出信号Sn就从本级开始至本级前Q级的触发器止将它们复位。
如以上那样，本实施形态的移位寄存器具备多级(n级)组成的触发器F1～Fn，为通过将最末级触发器Fn的输出信号输入各触发器Fn-2～Fn从而作包括最末级在内的多个触发器(触发器Fn-2～Fn)复位的移位寄存器，最末级触发器Fn的复位，在由最末级触发器Fn的输出信号复位的触发器Fn-2～Fn中，除了最末级触发器Fn外，和其他触发器Fn-2、Fn-1的复位后进行。
另外，由最末级触发器Fn的输出信号复位的触发器(Fn-2～Fn)的数目包括最末级在内为N个(3个)时，上述多级组成的触发器F1～Fn中，除了上述N个触发器以外触发器F1～Fn-3的复位能通过分别输入本级之后(N-1)个(2个)级触发器的输出信号来进行。
还有，上述移位寄存器，最末级触发器Fn能和触发器Fn-2、Fn-1同时，或较将信号供给驱动电路2或驱动电路3的触发器Fn-2、Fn-1之后复位。
由此，最末级触发器Fn的复位不会在触发器Fn-2、Fn-1的复位前先进行。因此，能防止触发器Fn-2、Fn-1不复位不断动作等电路误动作。
因此，电路不会误动作，能提供可得到希望的扫描波形的显示装置。
还有，在本实施形态中，列举驱动电路3中具备移位寄存器为例作表述，但并不限于此，也可以设置在驱动电路2中，也可做成同时设在驱动电路2·3中。
另外，上述移位寄存器也可双向扫描。关于能双向扫描的移位寄存器的构成，将在以下的实施形态3中予以说明。
实施形态3
利用图1、图2、图9及图10对本发明又一其他的实施形态进行说明。还有，在本实施形态中，关于和实施形态1的构成要素具有同等功能的构成要素，注上相同符号，其说明从略。
利用图9，说明实现双向扫描的移位寄存器一构成例。这种能双向扫描的移位寄存器通过用在驱动电路2(参照图2)上，能实现左右两个方向的水平扫描。另外，通过用于驱动电路3(参照图2)能实现上下两个方向的垂直方向扫描。
图9所示的移位寄存器置于驱动电路2中。移位寄存器为置位·复位型触发器(SR触发器)，具备多个触发器(触发器F0～Fn+1)。还有，若触发器的数目是多个，则无法特别限定。
触发器F1和触发器Fn之间，具备多个和触发器Fi·Fi+1一样构成的触发器，成为能与双向扫描(这里为左右方向的扫描)对应的构成。
在移位寄存器上两端的触发器F0·Fn+1分别为左右方向上的最末级。
扫描方向为右(r)方向时，最末级触发器Fn+1的输出端子Q和复位端子R间的布线，即在给触发器Fn+1本级的复位信号的电路上，为了使输入复位端子R的复位信号延迟，设置延迟电路(延迟手段)10(参照实施形态1)。
同样，在扫描方向为左(1)方向时，最末级触发器F0的输出端子Q和复位端子R间的布线，即在给触发器F0本级的复位信号的电路上，为了使输入复位端子R的复位信号延迟，设置构成和上述延迟电路10相同的延迟电路(延迟手段)11。
另外，作为模拟开关(以下称开关)40、50的电路连接各触发器F0～Fn+1的置位端子S和复位端子R。
开关(扫描方向切换手段)40·50根据从控制部4(参照图2)输入移位寄存器的扫描方向控制信号，任何一方被断开。由此，切换扫描方向，向扫描方向对应的触发器输入信号(起动脉冲、时钟信号)。
该开关40·50在本移位寄存器上，触发器Fi的置位端子S及复位端子R未成为与各扫描方向对应的独立输入端子的构成，即，并不是在左右每个方向上设置各个输入端子，为了实现双向扫描。是使只有与各扫描方向对应的信号输入各端子所需的构成。
例如，开关40断开时，电路因由开关50切断，同时由开关40变成导通状态，扫描方向变成向右。这时，起动脉冲SP输入触发器F1并依次移位。即作和图1所示触发器F1～Fn同样的动作。再者，图9所示触发器Fn+1与图1所示的Fn对应，将触发器Fn+1及触发器Fn复位。
另外，对最末级触发器F0·Fn+1供给电源。即，触发器F0置位端子S通过开关40连接电源22，复位端子R通过开关40连接电源24。触发器Fn+1置位端子S通过开关50连接电源21、复位端子R通过开关50连接电源23。电源(停止手段)21·22供给高(正)侧电源，由此，输入置位端子S的信号(置位信号)的电位为VDD(规定电位、固定电位)成为一定。另外，电源(停止手段)23·24供给低(负)侧电源，由此，输入复位端子R的信号(复位信号)的电位为VSS(规定电位、固定电位)成为一定。
这里，图9中所示的置位信号Set(Set(l1～ln)、Set(r1～rn)为从触发器F1～Fn的输出端子Q输出的输出信号S1～Sn，输入下一级触发器置位端子S的信号。
图9中所示的复位信号R(R(l0～ln-1)、R(r2～rn+1))为从触发器F0～Fn-1(扫描方向向左时)，触发器F2～Fn+1(扫描方向向右时)复位端子R输出的信号，将前一级触发器复位的信号。
另外，置位信号Set及复位信号R的独立变数表示扫描方向(右(r)或左(l))和输出该信号的触发器。例如：在置位信号Set(li+1)上，l为扫描方向向左，i+1表示触发器Fi+1的输出。即，置位信号Set(li+1)在扫描方向向左时，从触发器Fi+1的输出端子Q输出，输入下一级，即触发器Fi的置位端子S。
还有，图9用实线表示在扫描方向向右时靠开关40变成导通状态的布线，
另外，用虚线表示在扫描方向向左时，靠开关50变成导通状态的布线。即本实施形态涉及的移位寄存器的构成为能在双向上用实施形态1所述构成的移位寄存器来实现。
以下，以移位寄存器的动作为一例，说明扫描方向向左(l)(向左扫描)的情形。
向左扫描时(图中用虚线表示)，起动脉冲SP一输入触发器Fn，按照时钟信号CK脉冲通过Fn～F1依次向左移位。即各触发器Fn～F1当下一级触发器Fn-1～F0一被置位，就以其输出被复位。另外，最末级触发器F0靠本级的输出信号复位。
这样，向左扫描时，对移位寄存器的驱动触发器Fn+1不起作用。所以，在本移位寄存器中，触发器Fn+1连接电源21·23使得对驱动不起作用的触发器Fn+1不动作。
这里，将对驱动不起作用的触发器Fn+1上不连接电源21·23的构成作为对比例，说明其动作。
对比例中触发器Fn+1的电路构成示于图10。如同一图中所示，触发器Fn+1因对向左扫描不起作用，所以成为只在置位端子S及复位端子R上具备向右扫描用的开关。
即，在对比例中，向左扫描时，通过使触发器Fn+1的开关为闭合状态，从而使其动作停止在向右扫描时，通过使触发器Fn+1的开关为断开的状态，从而使其动作停止。即向左扫描时，对于触发器Fn+1能做成不加上触发器Fn来的置位信号。
这样的构成，在向左扫描时，触发器Fn+1由扫描方向控制信号使开关闭合而断开，所以触发器Fn+1的置位端子S及复位端子R变成浮置
输入端子一浮置，输入端子的电位就不稳定，存在某一瞬间触发器Fn+1会被置位而动作的危险。
这时，触发器Fn+1通过自身的自复位功能能瞬间复位，但因为再次陷于浮置状态所以再度被置位。由于这些反复置位复位，触发器Fn+1会一直接连不断动作。
另外，每当触发器Fn+1置位时，就难以将复位信号输入其前一级触发器Fn的复位端子R。由此，可以说在具有复位信号的选择电路即开关之同时，恐怕也会产生电路的误动作。
还有，由于输入端子变成浮置，在触发器Fn+1内加在被输入置位信号的晶体管栅极上的电压为中间电压，还恐怕栅-源极间电压会以高频振动。
由此，晶体管耐压变劣，最终直至晶体管被破坏，这时，例如，若被破坏的晶体管变成一直有电流流过的状态，则在向右扫描上，就会产生最末级触发器Fn+1接连不断置位的误动作。
或，被破坏的晶体管变成电流完全不能流过的状态，在向右扫描时，最末级触发器Fn+1不置位，产生前一级触发器Fn的动作停步下来的误动作。
这样，由于晶体管的耐压变劣，例如最末级触发器作为移位寄存器不起作用。即，由于晶体的耐压变劣，晶体管受到破坏，移位寄存器其功能亦丧失。
但，本移位寄存器如图9所示，在触发器Fn+1上具备电源21·23，能使输入置位端子S及复位端子R的信号的电位保持一定(固定)。
因此，根据扫描方向控制信号，向左扫描时靠开关40能向非导通状态的触发器Fn+1稳定不断地供给电源，能避开浮置状态。
即，在向左扫描中，触发器Fn+1的置位端子S上，通过由驱动电路的正侧电源即电源21不断供给VDD将信号置于非有源。由此，能做成不会对触发器Fn+1置位。因而，在向左扫描上，触发器Fn+1不会动作。
另外，在触发器Fn+1的复位端子R上，通过由驱动电路的负侧电源即电源23不断供给VSS使置位信号为有源。由此，因为触发器Fn+1复位，所以，万一假定加上置位，触发器Fn+1能停止。
还有，在向右扫描上，触发器F0具有和触发器Fn+1同样的构成作同样的动作，电源22和电源21、电源24和电源23作同样的动作。
另外，输入置位端子S及复位端子R的信号的固定电位若为将置位信号设成非有源。、复位信号设成有源的电位，则无特别限定。
再者，最末级触发器F0·Fn+1和本级一起复位的触发器的数目也不是特别限定的。
例如，如实施形态2所述，在扫描方向上，从最末触发器来的输出作最末级、最末级前一级、及最末级前二级触发器的复位时，各扫描方向的最末级及该最末级前一级的触发器(即，不向外部输出输出信号的触发器)通过具备和图9所示的触发器Fn+1一样的电源(电源21·23)，即使是能构成双向扫描的移位寄存器，也能取得和图9所示构成的移位寄存器同样的效果。
另外，在本实施形态，设为具备延迟电路10·11(延迟手段)的构成，但并不限于此。例如，在图9所示构成中，即使不具备延迟电路10·11，在移位寄存器上仍能防止电路误动作。
即采用这一构成，不向外部输出输出信号的触发器(例如，在各扫描方向上，对动作不起作用的触发器(向右扫描时)F0·(向左扫描时)Fn+1)不会动作。另外，因为上述触发器输入端子(置位端子·复位端子)不会变成浮置状态，信号输入的晶体管能正常动作。
如上所述，本移位寄存器可能利用同一触发器(触发器F1～Fn)双向扫描，多级触发器(触发器F0～Fn+1)中，不向外部输出输出信号的触发器F0·Fn+1具备使自身不动作用的电源21～24。
由此，不向外部输出输出信号的触发器即对驱动不起作用的触发器(触发器F0·Fn+1)不会动作。
另外，例如，对驱动不起作用的触发器(向右扫描时)F0、(向左扫描时)Fn+1的输入端子(置位端子·复位端子)因为不会变成浮置状态，所以输入信号的晶体管正常动作。因此，能防止前级的触发器F1·Fn不能复位等误动作。
电源21·22是为了将使触发器F0·Fn+1置位的置位信号设为非有源，电源23·24是为了将触发器F0·Fn+1复位的复位信号设为有源，分别将置位信号及复位信号固定在规定电位的电源。
据此，能将置位信号设成非有源，将复位信号设成有源。因而，对驱动不起作用的触发器F0·Fn+1不会动作，从而防止电路误动作。
另外，各触发器F0～Fn+1具备切换扫描方向用的开关40·50。
由此，以利用相同触发器的简单的构成，使双向扫描成为可能。另外，在两端上具备对驱动不起作用的触发器F0·Fn+1的构成中，能切换成向左扫描时触发器Fn+1(右端的触发器)不动作，向右扫描时触发器F0(左端的触发器)不动作。
还有，本发明并不限于上述的各实施形态，可在权利要求所示范围内作各种变更，对于将在不同的实施形态上分别揭示的技术手段作适当组合而得的实施形态，也包括在本发明的技术范围之内。
如上所述，本发明的移位寄存器的特征为具备多级组成的触发器，为通过将最末级触发器输出信号输入各触发器从而作包括最末级在内的多个触发器复位的移位寄存器，上述最末级触发器的复位，在依据最末级触发器的输出信号复位的触发器中，除了最末级触发器之外，和其他触发器的复位同时，或在该其他触发器的复位之后进行。
例如，本发明的移位寄存器的特征为，具备多级触发器，在通过将最末级触发器的输出信号输入上述各触发器，对最末级触发器复位和最末级前一级触发器复位的移位寄存器上，上述最末级触发器的复位在和最末级前一级触发器的复位同时，或在最末级前一级触发器之后进行。
具体为，上述移位寄存器在最末级触发器上输出信号的输出端子、和最末级触发器上输出信号的输入端子(复位输入端子)连接的布线上，理想的为具备使输入，输出信号的输入端子延迟的延迟电路。
采用上述的构成，最末级触发器的复位不会较其他触发器(例如，最末级前一级的触发器)的复位先行进行。因此，能防止其他的触发器(例如，最末级前一级的触发器)不复位、接连不断地动作等电路误动作。
因此，例如，在数据驱动电路、栅驱动电路具备上述移位寄存器的显示装置上，电路不会误动作，能提供可得到希望的采样波形、扫描信号的显示装置。
另外，本发明的移位寄存器的特征为具备多级触发器，
包括最末级的多个触发器的复位通过将最末级触发器的输出信号输入各触发器来进行，能利用同一触发器作双向扫描，上述多级触发器中，不向外部输出输出信号的触发器具备不使自身动作用的停止手段。
采用上述的构成，不向外部输出输出信号的触发器(例如，在向右扫描中左端的触发器)不会动作。
另外，端部的触发器(例如，在向右扫描中左端的触发器)的输入端子(置位端子复位端子)不会成浮置状态，故信号输入的晶体管正常动作。
上述的移位寄存器在各扫描方向上最末级触发器的复位理想的为，根据最末级触发器输出信号复位的触发器中，除了最末级触发器外，和其他触发器的复位同时，或在其他触发器的复位之后进行。
采用上述构成，在各扫描方向上，最末级触发器的复位不会较其他能触发器的复位先进行。因此，能防止其他触发器不复位接连不断地动作等电路的误动作。
上述移位寄存器延迟手段为CMOS反相器，理想的为根据该CMOS反相器内晶体管的沟道宽及沟道长之中，至少任何一个，设定延迟时间。
这里，所谓延迟时间是指无延迟手段时输入最末级触发器上输出信号的输入端子的定时，和具备延迟手段时输入最末级触发器上输出信号的输入端子的定时之偏差，即是说由于具备延迟手段引起输出信号(复位信号)的延迟。
采用上述构成，通过调节CMOS反相器中晶体管沟道宽及沟道长中至少任何一个，能得到所希望的延迟时间。
上述的移位寄存器延迟手段为布线电容，理想的为根据该布线电容设定延迟时间。
采用上述的构成通过靠诸如布线的长度、断面积、或其材料等调节布线电容，能得到所希望的延迟时间。
上述的移位寄存器理想的为延迟手段是布线电阻，根据该布线电阻阻值设定延迟时间。
采用上述的构成通过靠例如布线的长度、断面积、或其材料等调节布线电阻，从而能得到所希望的延迟时间。
还有，作为延迟手段可以为将上述CMOS反相器、布线电容、布线电阻任意组合而成。
上述的移位寄存器理想的为，在根据最末级触发器输出信号复位的触发器的数目包括最末级在内为N个时，多级触发器中，除N个触发器以外的触发器的复位可通过分别输入本级后(N-1)个级的触发器的输出信号来进行。
例如，在多级触发器中，除了最末级触发器以外的触发器的复位，理想的为可通过分别输入下一级触发器的输出信号来进行。
采用上述的构成，能将触发器的输出信号作为复位信号用，另外再通过例如靠延迟手段使最末级触发器复位的定时延迟，从而最末级触发器的复位不会在其他触发器的复位前进行。因而，能防止其他触发器不复位接连不断地动作等电路误动作。
上述移位寄存器理想的为，停止手段是为了将不向外部输出输出信号的触发器置位的置位信号设为非有源，将复位的复位信号设为有源，将置位信号及复位信号分别固定在规定电位的电源。
采用上述的构成，能将置位信号一直设为非有源，复位信号一直设为有源。因此，通过将置位信号一直设成非有源，从而防止触发器动作，再通过一直将复位信号设成有源，从而万一置位信号变成有源，也会复位。其结果，供给上述有源的触发器不会动作，能确实可靠地防止电路误动作。
上述移位寄存器理想的为，各触发器具备切换扫描方向用的扫描方向切换手段。
采用上述的构成，能以利用相同的触发器的简单的构成，使双向扫描成为可能。
本发明的显示装置的特征为，具备：多根栅线、排列成和该栅线正交的多根数据线、与各像素对应地设置在栅线和数据线交叉部附近的开关元件、将驱动像素用的扫描信号供给栅线的栅驱动电路、及对各像素将数据信号供给数据线的数据驱动电路，栅驱动电路及数据驱动电路中，至少一方的驱动电路具备上述所述的移位寄存器。
采用上述的构成，例如，在上述栅驱动电路中具备上述移位寄存器时，能对栅驱动电路上移位寄存器的所有触发器复位。即，能防止因电路误动作，最末级前一级的触发器不断地动作。
因此，在与最末级前一级触发器输出对应的最终的(一帧期间内，扫描信号最后送来)栅线上，能得到驱动像素用希望的扫描信号。
另外，例如，在数据驱动电路上具备上述移位寄存器时，能对数据驱动电路上移位寄存器所述的触发器复位。即防止因电路误动作，致使最末级前一级触发器不断地动作。
因此，在与最末级前一级触发器输出对应的最终的数据线上能得到数据信号所希望的采样波形。
再有，栅驱动电路及数据驱动电路中，至少一方的驱动电路通过具备上述移位寄存器，从而能谋求降低显示装置的电耗。另外，能缩小晶体管电路规模，由此，能谋求在显示装置上将显示框边缘做窄。
上述的显示装置理想的为将两驱动电路(栅驱动电路和数据驱动电路)中至少一方的驱动电路、及开关元件做在同一底板上。
采用上述的构成，通过形成开关元件、同一底板上驱动电路、和像素(开关元件)间的信号线(例如，数据线、栅线)，从而，即使增加信号线条线，因为信号在同一底板上形成所以只要信号线不露出在底板外就可。另外，不需要将驱动电路和开关元件在各别的底板上形成后，再将这些底板装配的工序。
因此，能削减信号线电容及显示装置制造工序。上述显示装置理想的为底板是玻璃组成的玻璃底板。
采用上述的构成，能利用廉价的玻璃底板作底板。另外，玻璃底板能容易地制造大面积底板，由此，一块大面积底板能分成多片显示屏。因而，能提供廉价的显示装置。
上述的显示装置理想的为，开关元件由多晶硅组成。
采用上述的构成，能扩大显示装置上显示部的面积。
上述显示装置理想的为，开关元素能在600℃以下的加工温度下形成。
采用上述的构成，即使用通常畸变点600℃以下廉价的玻璃底板，也能防止畸变点以上加工温度引起的底板反翘、挠曲。
因此，装在底板上的作业就容易，并能提供显示部面积大的显示装置。
本发明详细说明项所作的具体的实施样态及实施归根结底是为了便于理解本发明的技术内容，并不是仅限于这样的具体示例而作狭义的解释，在本发明的精神及以下所述的专利要求事项的范围内，可以作各种变更并实施。

Claims (46)

1.一种移位寄存器，其特征在于，
这种移位寄存器具备多级触发器，通过将最末级触发器输出信号输入各触发器将包括最末级的多个触发器复位，
所述最末级触发器的复位，是在根据最末级触发器输出信号复位的触发器中，除了最末级触发器外的其他触发器的复位同时，或在其他触发器的复位后进行；
在连接最末级触发器的所述输出信号的输出端子、和最末级触发器内所述输出信号的输入端子的布线上，具备使向所述输出信号的所述输入端子的输入延迟的延迟手段。
2.根据权利要求1所述移位寄存器，其特征在于，
在根据最末级触发器输出信号复位的触发器的数目也包括最末级在内为N个时，所述多级触发器中，除所述N个触发器外的触发器的复位能通过分别输入本级后N-1个级的触发器的输出信号来进行。
3.根据权利要求1所述的移位寄存器，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器的晶体管沟道宽、及沟道长中至少任一个，设定延迟时间。
4.根据权利要求1所述的移位寄存器，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
5.根据权利要求1所述的移位寄存器，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
6.根据权利要求1所述的移位寄存器，其特征在于，
通过将最末级触发器输出信号输入各触发器将最末级触发器复位和将最末级前一级的触发器复位，
所述其他触发器是最末级前一级触发器。
7.根据权利要求6所述的移位寄存器，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器的晶体管沟道宽、及沟道长中至少任一个，设定延迟时间。
8.根据权利要求6所述的移位寄存器，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
9.根据权利要求6所述的移位寄存器，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
10.根据权利要求6所述的移位寄存器，其特征在于，
所述多级触发器中，除最末级触发器外触发器的复位能通过输入各触发器的下一级触发器的输出信号来进行。
11.根据权利要求1所述的移位寄存器，其特征在于，
这种移位寄存器可以利用同一触发器进行双向扫描；
所述多级触发器中，不向外部输出输出信号的触发器具备使自身不动作用的停止手段。
12.根据权利要求11所述的移位寄存器，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器的晶体管沟道宽、及沟道长中至少任一个，设定延迟时间。
13.根据权利要求11所述的移位寄存器，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
14.根据权利要求11所述的移位寄存器，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
15.根据权利要求11所述移位寄存器，其特征在于，
在根据最末级触发器输出信号复位的触发器的数目也包括最末级在内为N个时，所述多级触发器中，除所述N个触发器外的触发器的复位能通过分别输入本级后N-1个级的触发器的输出信号来进行。
16.根据权利要求11所述的移位寄存器，其特征在于，
所述停止手段是为了将输入不向外部输出所述输出信号的触发器的置位端子的置位信号设成非有源，将复位端子输入的复位信号设成有源，将所述置位信号及复位信号分别固定在规定电位的电源。
17.根据权利要求11所述的移位寄存器，其特征在于，
各触发器具备切换扫描方向用的扫描方向切换手段。
18.一种显示装置，其特征在于，
具备：多条栅线、配置成和该栅线正交的多条数据线、和各像素对应地设置在所述栅线和所述数据线交叉部附近的开关元件、将驱动像素用的扫描信号供给所述栅线的栅驱动电路、及对各像素将所述数据信号供给数据线的数据驱动电路，
所述栅驱动电路及所述数据驱动电路中，至少一方的驱动电路具备移位寄存器，该寄存器具有多级触发器，通过最末级触发器输出信号输入各触发器从而将包括最末级在内的多个触发器复位，
在所述移位寄存器上，所述最末级触发器的复位在根据最末级触发器输出信号复位的触发器中，除最末级触发器外的其他触发器复位的同时，或在该其他触发器的复位之后进行；
所述移位寄存器在连接最末级触发器内所述输出信号的输出端子、和在最末级触发器内所述输出信号的输入端子的布线上，具备使向所述输出信号的所述输入端子的输入延迟的延迟手段。
19.根据权利要求18所述显示装置，其特征在于，
所述移位寄存器在根据最末级触发器输出信号复位的触发器数目包括最末级也在内为N个时，所述多级触发器中，除所述N个触发器外触发器的复位可通过分别输入本级后N-1个级的触发器的输入信号来进行。
20.根据权利要求18所述的显示装置，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器内晶体管沟道宽及沟道长中至少任一个，设定延迟时间。
21.根据权利要求18所述的显示装置，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
22.根据权利要求18所述的显示装置，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
23.根据权利要求18所述的显示装置，其特征在于，
所述两驱动电路中至少一方的驱动电路及所述开关元件在同一底板上形成。
24.根据权利要求23所述的显示装置，其特征在于，
所述底板为玻璃组成的玻璃底板。
25.根据权利要求18所述的显示装置，其特征在于，
所述开关元件由多晶硅组成。
26.根据权利要求18所述的显示装置，其特征在于，
所述开关元件在600℃以下的加工温度下形成。
27.根据权利要求18所述显示装置，其特征在于，
通过将所述寄存器的最末级触发器输出信号输入各触发器使最末级触发器复位和使最末级前一级触发器复位，
所述其它触发器是最末级前一级触发器。
28.根据权利要求27所述的显示装置，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器内晶体管沟道宽及沟道长中至少任一个，设定延迟时间。
29.根据权利要求27所述的显示装置，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
30.根据权利要求27所述的显示装置，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
31.根据权利要求27所述的显示装置，其特征在于，
所述多级触发器中，除最末级触发器外的触发器的复位可通过输入各触发器的下一级触发器的输出信号来进行。
32.根据权利要求27所述的显示装置，其特征在于，
所述两驱动电路中至少一方的驱动电路及所述开关元件在同一底板上形成。
33.根据权利要求32所述的显示装置，其特征在于，
所述底板为玻璃组成的玻璃底板。
34.根据权利要求27所述的显示装置，其特征在于，
所述开关元件由多晶硅组成。
35.根据权利要求27所述的显示装置，其特征在于，
所述开关元件在600℃以下的加工温度下形成。
36.根据权利要求18所述的显示装置，其特征在于，
所述移位寄存器可以利用同一触发器进行双向扫描，
所述多级触发器中，不向外部输出输出信号的触发器具备使自身不动作用的停止手段。
37.根据权利要求36所述的显示装置，其特征在于，
所述延迟手段为CMOS反相器，根据该CMOS反相器内晶体管沟道宽及沟道长中至少任一个，设定延迟时间。
38.根据权利要求36所述的显示装置，其特征在于，
所述延迟手段为布线电容，根据该布线电容的容量设定延迟时间。
39.根据权利要求36所述的显示装置，其特征在于，
所述延迟手段为布线电阻，根据该布线电阻的阻值，设定延迟时间。
40.根据权利要求36所述的显示装置，其特征在于，
所述两驱动电路中至少一方的驱动电路及所述开关元件在同一底板上形成。
41.根据权利要求40所述的显示装置，其特征在于，
所述底板为玻璃组成的玻璃底板。
42.根据权利要求36所述的显示装置，其特征在于，
所述开关元件由多晶硅组成。
43.根据权利要求36所述的显示装置，其特征在于，
所述开关元件在600℃以下的加工温度下形成。
44.根据权利要求36所述显示装置，其特征在于，
所述移位寄存器在根据最末级触发器输出信号复位的触发器数目包括最末级也在内为N个时，所述多级触发器中，除所述N个触发器外触发器的复位可通过分别输入本级后N-1个级的触发器的输入信号来进行。
45.根据权利要求36所述的显示装置，其特征在于，
所述停止手段是为了将输入不向外部输出输出信号的触发器的置位端子的置位信号设为非有源，将输入置位端子的复位信号设为有源，将所述置位信号及复位信号分别固定在规定电位的电源。
46.根据权利要求36所述的显示装置，其特征在于，
所述各触发器具备切换扫描方向用的扫描方向切换手段。
CNB031088384A 2002-03-26 2003-03-26 移位寄存器以及具备该寄存器的显示装置 Expired - Fee Related CN1287342C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP200287074 2002-03-26
JP2002087074 2002-03-26
JP2002295420 2002-10-08
JP2002295420 2002-10-08
JP2002370966A JP4593071B2 (ja) 2002-03-26 2002-12-20 シフトレジスタおよびそれを備えた表示装置
JP2002370966 2002-12-20

Publications (2)

Publication Number Publication Date
CN1447299A CN1447299A (zh) 2003-10-08
CN1287342C true CN1287342C (zh) 2006-11-29

Family

ID=28457586

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031088384A Expired - Fee Related CN1287342C (zh) 2002-03-26 2003-03-26 移位寄存器以及具备该寄存器的显示装置

Country Status (5)

Country Link
US (3) US7133017B2 (zh)
JP (1) JP4593071B2 (zh)
KR (1) KR100560186B1 (zh)
CN (1) CN1287342C (zh)
TW (1) TW588369B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100843383B1 (ko) * 2002-12-31 2008-07-03 비오이 하이디스 테크놀로지 주식회사 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치
JP4396814B2 (ja) * 2003-09-01 2010-01-13 セイコーエプソン株式会社 静電容量検出装置及び電子機器
JP2005341438A (ja) * 2004-05-28 2005-12-08 Fujitsu Ltd 固体撮像装置、および画素データ読出し電圧印加方法
EP2104110B1 (en) * 2004-06-14 2013-08-21 Semiconductor Energy Laboratory Co, Ltd. Shift register and semiconductor display device
US8605027B2 (en) 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
JP4298685B2 (ja) * 2004-09-02 2009-07-22 キヤノン株式会社 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ
US7461108B2 (en) * 2004-09-14 2008-12-02 Panasonic Corporation Barrel shift device
KR100594317B1 (ko) 2005-01-28 2006-06-30 삼성전자주식회사 소비전력이 적은 쉬프트 레지스터 및 상기 쉬프트레지스터의 동작방법
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
KR101115730B1 (ko) * 2005-03-31 2012-03-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
KR101039983B1 (ko) * 2005-03-31 2011-06-09 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
US20060284663A1 (en) * 2005-06-15 2006-12-21 Chien-Hung Lu Timing control circuit and method
WO2007010835A1 (ja) * 2005-07-15 2007-01-25 Sharp Kabushiki Kaisha 信号出力回路、シフトレジスタ、出力信号生成方法、表示装置の駆動回路および表示装置
JP2007178784A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd 駆動装置
JP4654923B2 (ja) 2006-01-26 2011-03-23 カシオ計算機株式会社 シフトレジスタ回路、及び表示駆動装置
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101272337B1 (ko) * 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP5019427B2 (ja) 2006-12-07 2012-09-05 ルネサスエレクトロニクス株式会社 駆動ドライバ、シフトレジスタ及び表示装置
JP2008197278A (ja) * 2007-02-09 2008-08-28 Eastman Kodak Co アクティブマトリクス型表示装置
US20090046044A1 (en) * 2007-08-14 2009-02-19 Himax Technologies Limited Apparatus for driving a display panel
JP5078533B2 (ja) * 2007-10-10 2012-11-21 三菱電機株式会社 ゲート線駆動回路
JP4378405B2 (ja) * 2007-10-26 2009-12-09 シャープ株式会社 走査信号線駆動回路および表示装置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
KR101752640B1 (ko) * 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5751762B2 (ja) 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
TWI515707B (zh) * 2011-04-25 2016-01-01 群創光電股份有限公司 影像顯示系統、移位暫存器與移位暫存器控制方法
JP5774911B2 (ja) * 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
CN102622988B (zh) * 2012-04-16 2014-01-15 青岛海信电器股份有限公司 一种驱动电路、显示屏及电子设备
JP5496270B2 (ja) * 2012-06-29 2014-05-21 三菱電機株式会社 ゲート線駆動回路
US9299452B2 (en) * 2012-08-09 2016-03-29 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
US8860652B2 (en) * 2012-08-23 2014-10-14 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
CN103700356A (zh) * 2013-12-27 2014-04-02 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
CN104835443B (zh) * 2015-06-03 2017-09-26 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动电路和显示装置
CN106098102B (zh) * 2016-06-14 2019-06-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69320622T2 (de) * 1993-06-21 1999-01-14 Sgs Thomson Microelectronics Zähler mit Fehlerprüfung und Fehlerkorrektur
KR100331257B1 (ko) * 1998-06-30 2002-08-21 주식회사 하이닉스반도체 일정한지연을갖는지연회로
JP3588007B2 (ja) * 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
JP3588020B2 (ja) * 1999-11-01 2004-11-10 シャープ株式会社 シフトレジスタおよび画像表示装置
TW538400B (en) * 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP3588033B2 (ja) * 2000-04-18 2004-11-10 シャープ株式会社 シフトレジスタおよびそれを備えた画像表示装置
JP3281621B2 (ja) * 1999-12-21 2002-05-13 松下電器産業株式会社 高精度ｄａ変換回路
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
JP4302535B2 (ja) * 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置

Also Published As

Publication number Publication date
US20070024568A1 (en) 2007-02-01
US7133017B2 (en) 2006-11-07
JP4593071B2 (ja) 2010-12-08
US20030184512A1 (en) 2003-10-02
US7688302B2 (en) 2010-03-30
TW588369B (en) 2004-05-21
JP2004185787A (ja) 2004-07-02
CN1447299A (zh) 2003-10-08
US20070024567A1 (en) 2007-02-01
US7733321B2 (en) 2010-06-08
TW200306579A (en) 2003-11-16
KR20030079693A (ko) 2003-10-10
KR100560186B1 (ko) 2006-03-13

Similar Documents

Publication Publication Date Title
CN1287342C (zh) 移位寄存器以及具备该寄存器的显示装置
CN1183499C (zh) 驱动电路及驱动方法
CN1218288C (zh) 移位寄存器和图象显示装置
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1266665C (zh) 液晶显示装置
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1157708C (zh) 电光装置用基板、电光装置、电子装置和投射型显示装置
CN1193337C (zh) 液晶显示装置、驱动电路、驱动方法
CN1304894C (zh) 液晶显示装置及其驱动方法
CN1201281C (zh) 扫描驱动电路、显示装置、电光学装置及扫描驱动方法
CN1229813C (zh) 移位寄存器及电子装置
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1276401C (zh) 信号输出装置和显示装置
CN1604156A (zh) 运算放大电路、驱动电路及驱动方法
CN1440016A (zh) 液晶显示装置
CN100350739C (zh) 电路
CN101079243A (zh) 移位寄存器电路及具有该移位寄存器电路的图像显示装置
CN1881803A (zh) 自举电路及采用其的移位寄存器、扫描电路及显示装置
CN1501346A (zh) 扫描方向控制电路和显示装置
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1595243A (zh) 显示装置
CN1326178A (zh) 移位寄存器和电子设备
CN1737898A (zh) 源极驱动器、光电装置及驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20210326