CN1237611C - 板状体、引线框和半导体装置的制造方法 - Google Patents

板状体、引线框和半导体装置的制造方法 Download PDF

Info

Publication number
CN1237611C
CN1237611C CNB011032146A CN01103214A CN1237611C CN 1237611 C CN1237611 C CN 1237611C CN B011032146 A CNB011032146 A CN B011032146A CN 01103214 A CN01103214 A CN 01103214A CN 1237611 C CN1237611 C CN 1237611C
Authority
CN
China
Prior art keywords
lead
lead frame
plate body
wire
record
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011032146A
Other languages
English (en)
Other versions
CN1323065A (zh
Inventor
坂本则明
小林义幸
阪本纯次
真下茂明
大川克实
前原荣寿
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1323065A publication Critical patent/CN1323065A/zh
Application granted granted Critical
Publication of CN1237611C publication Critical patent/CN1237611C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

利用在第2表面(53)上形成引线图形的导电覆盖膜(51)的板状体，或利用第2表面(53)具有有引线(56)的图形的凸部的引线框，形成引线的间隔更微细的图形。此外，与板状体(50)一体地形成引线(56)，不需要系杆。

Description

板状体、引线框和半导体装置的制造方法
                        技术领域
本发明涉及板状体、引线框和半导体装置的制造方法，特别是解决了现有的引线框存在的各种问题。
                        背景技术
装在电子装置中的电路装置因被便携式电话和便携式计算机等采用，所以，一直在追求装置的小型、超薄和轻量。
例如，作为电路装置，若以半导体装置为例进行叙述，作为一般的半导体装置，有用转移模塑技术密封的封装型半导体装置。该半导体装置1如图21所示那样，安装在印刷基板PS上。
此外，该封装型半导体装置1使用树脂层3将半导体芯片2的周围覆盖，从该树脂层3的侧面引出外部连接用引线4。
图22示出上述封装型半导体装置1使用的引线框5。该引线框5由Cu等薄型金属板形成，外形一般是矩形。中央的符号6是安装半导体芯片的岛，符号7悬吊引线。此外，该岛6、引线4因形成树脂层3的绝缘树脂的注入压力而容易变形，所以，设置悬吊引线7或系杆8。而且，引线4、岛6、悬吊引线7和系杆8利用冲压等冲切或腐蚀来形成。
这些技术例如已在特开平9-181241号公报、特开平7-135230号公报中公开，并作为DIP、QIP用的引线框加以说明。
但是，该封装型半导体装置1难以用精细图形来形成引线4、岛6、悬吊引线7和系杆8，使引线框本身的尺寸减小很困难。进而，引线4从树脂层3向外伸出，整体尺寸大，满足不了小型、超薄和轻量的要求。
因此，各公司竞相开发各种小型、超薄和轻量的结构，最近，开发出一种和芯片尺寸同等的晶片比例或比芯片尺寸稍大一点的称之为GSP(芯片尺寸封装)的装置。
图23示出采用柔性薄片30作为支撑基板、比芯片尺寸稍大一点的CSP31。
在该柔性薄片30的表面配置多条引线32…，引线32的一端与半导体芯片33的配置区域邻近，另一端从树脂层34向外伸出。而且，设在上述配置区域的半导体芯片33电极和引线32通过金属丝35连接。此外，在图中，为了使半导体芯片33的背面从封装露出来，在柔性薄片30上形成开口部36。
接着，使用图22简单说明使用了上述引线框5的模塑方法。首先，如图22A所示，准备一个按所要的形状冲切好的引线框5，将半导体芯片20固定在岛6上。接着用金属丝21将半导体芯片20上的键合焊区与引线4的一端电连接起来。
接下来，如图22B所示，将引线框5装在模具22内，接着用下模22A和和上模22B将上述引线框5夹在中间，在由下模22A和和上模22B形成的模腔内注入绝缘树脂，形成所要的封装。再有，图22A所示的虚线表示由绝缘树脂形成的模塑部23。
首先，说明使用了引线框5的封装存在的问题。该引线框5是利用冲压或腐蚀从表到里裁切形成的。因此，对引线和岛要采取对策，防止它们散开。即，对引线4设置系杆8，对岛6设置悬吊引线7。该系杆8和悬吊引线7本来是不需要的，模塑后可以除去。
此外，因引线框5利用冲压或腐蚀从表到里裁切形成，故存在引线图形的微细化极限的问题。例如，当使用冲压形成引线框5时，冲切的引线之间距离可以说存在一个和引线框的厚度大致相同的长度临界值。此外，对于利用腐蚀形成的引线框，可以说引线框的厚度就是引线之间的间隔的限度，因为当在纵向腐蚀相当于引线框厚度的长度时，在横向也腐蚀同样的长度。
因此，若要使引线框的图形精细，必需使引线框的厚度变薄。但是，若引线框5本身的厚度薄，则其强度降低，存在引线框5翘起、引线变形、或位置偏离的问题。特别，因与金属丝21连接的引线4的端部未被支撑，故存在产生变形、翘起等的问题。
而且，对于图22A的箭头所示的部分，因引线4从封装的侧面伸出，故存在模塑时产生毛刺的问题。
如上所述，引线框的精细加工有一定限度。不能使整个封装的尺寸更小，而且，若考虑到工艺规程，则必须有防止引线框翘起的方法，有消除毛刺的工序，还必须切除悬吊引线7和系杆8，所以，存在工艺复杂的问题。
另一方面，当使用柔性薄片形成引线框时，因引线框主要由腐蚀形成，比较适合于精细加工。
例如，当将自表至里已冲切出所要的图形的引线框贴合在柔性薄片上时，为了防止引线散开，必需要设置系杆和悬吊引线，很不方便。
此外，对于在柔性薄片上贴合Cu箔然后利用腐蚀作成图形的方法，因贴有柔性薄片，故存在因腐蚀而使引线的粘接强度变差、剥落、引线位置偏离的问题。此外，因引线从封装向外伸出，故仍然会在引线和引线之间产生树脂毛刺的问题。而且，作为支撑基板的柔性薄片30本来就是不需要的。但是在制造方法上，为了贴合引线而将其作为支撑基板使用，又不能缺少该柔性薄片30。因此，由于采用该柔性薄片30，因此，成本增加了，进而因柔性薄片的厚度而使电路装置变厚，从而限制了小型化、薄型化和轻量化。
此外，有时，在柔性薄片的两面形成电极，需要有将它们连接的通孔。这时，由于添加了该通孔形成工序，所以存在制造工序多的问题。
                        发明内容
本发明是鉴于上述情况提出的，其目的在于提供一种即使在微细化时可靠性也高的半导体装置。
本发明是鉴于上述各种问题而形成的，第1，具有由平坦面形成的第1表面和与上述第1表面对置设置并由第2平坦面形成的第2表面，其特征在于：
在上述第2表面上形成了凸部，该凸部相当于多条引线，该引线被设置成一端邻近于半导体元件安装区域。
第2，其特征在于：上述凸部的表面由导电覆盖膜覆盖。
第3，上述凸部由导电覆盖膜构成。
第4，为了解决上述问题，将导电覆盖膜有选择地在至少构成引线的电连接部的区域中形成。
通过导电覆盖膜可以对引线和岛进行半腐蚀。进而，不利用冲压或腐蚀对板状体自表至里进行冲切，而是利用中途的停顿可以使引线和引线之间的间隙变窄，从而形成更微细的图形。此外，因引线或引线和岛与板状体构成一体，所以没有变形和翘起等问题，可以不需要引线的系杆和悬吊引线。进而，在密封绝缘树脂并完全固化后，通过对板状体的背面进行研磨或腐蚀，可以使引线和岛分离，可以将引线和岛配置在规定的位置上而没有位置偏差。而且，即使引线伸出很长，配置也没有问题。此外，当用光致抗蚀膜代替导电覆盖膜进行覆盖并进行半腐蚀时，有必要至少在与键合焊区对应的部分形成导电覆盖膜。这是因为该导电覆盖膜可以使金属丝连接。
第5，为了解决上述问题，将上述引线的另一端配置成位于密封区域内。
通过将整个引线区配置在树脂密封区内，可以防止引线和引线之间产生的毛刺。
第6，为了解决上述问题，在上述板状体的相对的侧面上，形成实际上与定位销是同一图形的上述导电覆盖膜或***上述定位销的定位孔。
通过形成与定位销相同的图形，在用绝缘树脂密封时，可以作为定位销进行开口。此外，通过事先对定位销进行开口，可以放置在密封用模具的定位销中。
第7，为了解决上述问题，上述板状体由导电箔形成，上述导电覆盖膜由和上述导电箔的材料不同的材料形成。
例如，若以Cu为主要材料构成板状体，以Ni、Ag或Au等构成导电覆盖膜，可以将导电覆盖膜作为腐蚀掩膜使用，进而，在半腐蚀时，可以使其侧面形成弯曲构造，或在引线和岛的表面形成由导电覆盖膜形成的遮檐，可以成为具有固定效果的构造。
第8，本发明的引线框具有由平坦面形成的第1表面和与上述第1表面对置设置并由第2平坦面形成的第2表面，其特征在于：
在上述第2表面上形成凸部，该凸部相当于多条引线，该引线被设置成一端邻近半导体元件安装区域。
第9，为了解决上述问题，在和半导体元件电连接的多条引线被半腐蚀了的状态下，作成板状体上形成的引线框。
不利用冲压或腐蚀对板状体自表至里进行冲切，而是利用中途的停顿可以使引线和引线之间的间隙变窄，从而形成更微细的图形。
第10，和半导体元件电连接的多条引线也可以利用半冲切形成。
第11，为了解决上述问题，上述板状体配置成矩阵形状，上述矩阵单元以由上述凸部形成的多条引线作为一个单位。
不利用冲压或腐蚀对板状体自表至里进行冲切，而是利用中途的停顿可以使引线和引线之间的间隙变窄，从而形成更微细的图形。此外，因引线与板状体构成一体，所以没有变形和翘起等问题，可以不需要引线的系杆。进而，在密封绝缘树脂并完全固化后，通过对板状体的背面进行研磨或腐蚀，可以使引线分离，可以将引线配置在规定的位置上而没有位置偏差。而且，即使引线伸出很长，配置也没有问题。
第12，为了解决上述问题，上述凸部在与安装上述半导体元件区域对应的区域中构成岛，该岛的高度与上述引线的高度实际上是同一高度或者比上述引线的高度低。
岛本身可以不使用悬吊引线构成。进而，通过使岛的高度比引线的高度低，可以使半导体芯片的高度下降，从而使整个封装体的厚度变薄。
第13，为了解决上述问题，上述板状体配置成矩阵形状，上述矩阵单元以由上述凸部形成的多条引线和上述岛作为一个单位。
第14，为了解决上述问题，将上述岛形成为被上述引线的前端包围。
第15，为了解决上述问题，在上述单元内设置多个上述半导体元件安装区域。
通过设置多个半导体元件安装区域，可以形成薄型的多芯片封装。
第16，为了解决上述问题，上述板状体由Cu、Al、Fe-Ni合金、Cu-Al层叠体或Al-Cu-Al层叠体形成。
第17，为了解决上述问题，在上述引线的上表面上形成导电覆盖膜，其材料与构成上述凸部的材料不同。
第18，为了解决上述问题，上述凸部的侧面具有固定构造。
第19，为了解决上述问题，上述导电覆盖膜在上述引线的上表面构成遮檐。
第20，为了解决上述问题，上述导电覆盖膜由Ni、Au、Ag或Pd形成。
例如，若板状体以Cu为主要材料构成，且导电覆盖膜由Ni、Cu、Ag或Pd等构成，则可以将导电覆盖膜作为腐蚀掩膜使用，进而，半腐蚀时，可以使其侧面形成弯曲构造，或在引线和岛的表面形成由导电覆盖膜形成的遮檐，可以成为具有固定效果的构造。
第21，为了解决上述问题，上述引线的至少一部分配置在上述半导体元件安装区域中。
通过将一部分上述引线配置在上述半导体元件安装区中，可以安装面朝下的半导体芯片，此外，可以制造BGA型半导体装置。
第22，为了解决上述问题，在上述板状体的对置的侧面上形成实际上与定位销是同一图形的上述导电覆盖膜。
第23，为了解决上述问题，在上述板状体的对置的侧面上形成***定位销的定位孔。
第24，其特征在于包括：准备引线框用板状体的工序，该板状体具有由平坦面形成的第1表面和与上述第1表面对置设置并形成有凸部的第2表面，该凸部相当于多条引线，该引线被设置成一端邻近半导体元件安装区域；
在上述第2表面的上述半导体元件安装区域上安装半导体元件的工序；
将上述半导体元件和上述第2表面一侧覆盖的树脂密封工序；以及
从上述第1表面一侧直到上述凸部的底面将上述引线框用板状体除去并分离上述多条引线的工序。
第25，其特征在于：上述分离工序是无掩膜的腐蚀工序。
因没有掩膜，故极容易形成图形。
第26，其特征在于，上述树脂密封工序包括：将安装有半导体元件的引线框用板状体放置在模具内的工序；以及
在由上述板状体和上述模具的上模限定的空间内充填树脂的工序。
第27，其特征在于：上述树脂密封工序是使与上述树脂密封区对应的上述引线框背面的整个区域与下模对接将整个上述凸部覆盖来密封的工序。
不利用冲压或腐蚀对板状体自表至里进行冲切，而是利用中途的停顿可以使引线和引线之间的间隙变窄，从而形成更微细的图形。此外，因引线与板状体构成一体，所以没有变形和翘起等问题，可以不需要引线的系杆。进而，在密封绝缘树脂并完全固化后，通过对板状体的背面进行研磨或腐蚀，可以使引线分离，可以将引线配置在规定的位置上而没有位置偏差。
第28，为了解决上述问题，利用真空吸引装置使上述下模的对接区域分散开来进行配置。
通过使和半腐蚀了的引线成为一体的引线框与下模接触，可以稳定地安置片状的引线框，所以，可以将金属丝的键合能量供给引线，可以实现高强度连接。
第29，上述安装半导体元件的工序包含引线键合工序。
第30，其特征在于：上述安装半导体元件的工序包含直接键合工序。
第31，为了解决上述问题，上述引线框形成矩阵形状，该矩阵单元将上述多条引线作为一个单位，对上述每一个单元个别进行分离。
按照这样一些制造方法，因由引线或引线和岛的导电线路、半导体元件及将它们密封的绝缘树脂构成，故能够实现半导体装置的超薄和轻量化，而且，因导电线路埋在里面，故能够实现导电线路不从绝缘树脂剥落的半导体装置。此外，通过在导电箔的表面形成导电覆盖膜，可以形成表面具有遮檐的引线和岛，这些引线和岛在埋入绝缘树脂时具有固定效果。
此外，导电线路最好使用压延件。
本发明将一块作为用来形成导电线路图形的导电板的板状体作为原始材料，通过对其进行冲切加工或半腐蚀加工形成分离沟，从而形成导电线路图形，所以，能够形成薄层电阻值低、致密而且表面平坦度高的导电线路。因此，键合精度高，即使在安装高集成化电路装置时，也能够实现高精度和高可靠性。
此外，特别通过使用金属压延件，其晶粒边界是随机分布的，从而能够形成薄层电阻值低、致密而且从显微镜中看表面平坦度高的导电线路。
在电镀的情况下，当形成厚度尽可能厚的导电线路时，膜厚的离散大，表面不可能十分平坦。例如，若要形成20-35微米左右的电镀膜，其膜厚离散大，键合强度大幅度降低。与此不同，象本发明那样使用铜等压延金属进行腐蚀来形成时，可以得到极平坦、键合强度和键合精度高的电路装置。
在电镀膜的情况下，通过使电镀生长面成为镜面，除去支撑体，将生长面作为键合面使用，可以使平坦度得到一些改善，但是，与使用铜等压延金属的情况相比，精度还是低得多。
                        附图说明
图1是说明本发明的板状体的图。
图2是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图3是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图4是是说明本发明的板状体的图。
图5是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图6是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图7是说明本发明的板状体的图。
图8是说明本发明的引线框的图。
图9是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图10是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图11是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图12是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图13是说明引线框的图。
图14是说明引线框的图。
图15是说明引线框的图。
图16是说明引线框的图。
图17是说明引线框的图。
图18是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图19是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图20是说明采用了本发明的板状体或引线框的半导体装置的制造方法的图。
图21是说明现有的半导体装置的安装构造的图。
图22是说明使用了现有的引线框的半导体装置的制造方法的图。
图23是说明采用了柔性薄片作为支撑基板的半导体装置的图。
                     具体实施方式
说明板状体和引线框的第1实施例
图1表示板状体50，在封装半导体元件时，能够实现比采用现有的引线框的效果好而且更加薄的封装。
图1A所示的板状体50中，在片状导电箔上用导电覆盖膜51形成了在现有的引线框、例如SIP、DIP、QIP等的图形中除去了岛的引线的图形。
即，板状体50具有由平坦面形成的第1表面52和与上述第1表面52对置设置并由平坦面形成的第2表面53，在上述第2表面53上形成导电覆盖膜51，该导电覆盖膜51与一端54邻近半导体元件安装区域55而设置的多条引线56实际上是同一图形。
该板状体50也可以使用光致抗蚀层剂等耐腐蚀掩膜去代替上述导电覆盖膜51形成。例如，如图1B所示，也可以在与引线56对应的部分形成光致抗蚀膜PR。这时，引线的一端因为是键合或焊接，所以，至少在该部分有必要形成导电覆盖膜51。
本发明的特征在于上述板状体。从下面的说明可知，经板状体50的导电覆盖膜51或光致抗蚀膜进行半腐蚀，将半导体元件57放置在其上，再用绝缘树脂58进行密封。接着，对从绝缘树脂58的背面露出来的板状体50进行腐蚀、研磨或切削加工，直到引线56被分离。通过采用该制造方法，可以用半导体元件57、多条引线56和掩埋该导电线路引线56的绝缘树脂58这样3种材料构成半导体装置。而且。该板状体50最终可以起到引线框的作用。
本构造的最大特点是板状体50可以成为半腐蚀状态。
一般，随着腐蚀向纵方向进行，也向横方向进行腐蚀。例如，在进行各向同性腐蚀时，该现象更明显，纵方向腐蚀的深度和横方向腐蚀的长度实际上相同。此外，对于各向异性，横向腐蚀的长度比各向同性时小很多，但还是有横方向的腐蚀。
即，当腐蚀出图形使其自表至里贯通引线框时，引线56和引线56之间横方向也被腐蚀，用引线和引线之间的间隔不能小于某一限度，故难以形成微细图形。
但是，若在板状体50上作为引线56的图形形成导电覆盖膜51然后进行半腐蚀，则具有通过使纵方向的腐蚀深度变浅可以抑制横向腐蚀量从而能够实现微细图形的引线的特征。
例如，若在2盎司(70μm)厚的板状体50上，作为图形化的导电覆盖膜，形成Ni、Ag、Pd或Au等导电覆盖膜51，进行各向同性腐蚀直到完全贯通，则引线的间隔最窄实际上是70μm。但是，若使用导电覆盖膜51作为耐腐蚀掩膜对板状体50进行腐蚀直到达到35μm的深度，则可以将引线和引线的间隔加工得很窄，实际上可以达到35μm。即，可以实现2倍的安装效率，可以实现更微细的图形。该微细图形对板状体来说，其半腐蚀的深度越浅，图形越可以微细。
再有，板状体50也可以是Cu-Al层叠体或Cu-Al-Cu层叠体。
此外，在本发明的板状体50中，若考虑腐蚀设备、批量性和制造成本，最好是湿腐蚀。但是，湿腐蚀是非各向异性，横向腐蚀较多。因此，使用了导电覆盖膜51的半腐蚀对引线56的微细图形的形成很有利。
此外，引线56经导电覆盖膜51进行半腐蚀而显现出来，与片状的板状体50构成一体，所以，不需要形成系杆。因此，在用绝缘树脂58密封后，可以不需要除去系杆的工序。
进而，在图22的现有构造的引线框中，即使是由系杆支撑的引线，因对引线完全冲切后再形成图形，故引线容易偏移和翘起。但是，对于板状体，因引线56和板状体50形成为一体，故只要板状体50被固定，引线就不会偏移和翘起。因此，具有可以使引线56的朝向一端54的键合稳定的特征。
此外，若在板状体50上设置定位孔61，则将板状体50放置在模具上很方便。
该定位孔与定位销实质是同一形状，也可以在对应位置上将导电覆盖膜作成圆形图形，在模塑前，利用钻孔、凿孔或腐蚀等方法沿该图形进行开口。此外，也可以事先准备已开口的材料。通过将模具的定位销***该定位孔，可以进行高精度的模塑。
如前所述，引线56经导电覆盖膜51进行半腐蚀而显现出来，也可以将它作为引线框采用。
半导体装置制造商一般具有将前工序和后工序分开的工厂，在通常的后工序中，未设置腐蚀设备。因此，若引线框制造商向半导体制造商提供将上述板状体腐蚀了的引线框，半导体制造商可以不引进腐蚀设备，而用后工序的设备进行模塑的工序。
再有，相对键合焊区的尺寸，引线尺寸可以实际上相同，也可以使引线的尺寸大一些。
说明采用了板状体或引线框的半导体装置的制造方法的第2实施例
使用图1～图3说明采用前述的板状体50或引线框制造半导体装置60的方法。
首先，准备图1那样的板状体50。该板状体50的第1表面52和第2表面53都是平坦面，进而，在第2表面53形成具有引线框图形的耐腐蚀的掩膜。再有，图1A表示形成了实质和引线56是同一图形的导电覆盖膜51的板状体，图1B表示代替导电覆盖膜51而形成光致抗蚀膜PR的板状体。此外，当采用光致抗蚀膜PR时，至少必须在与键合焊区对应的部分形成导电覆盖膜。
(以上参照图1)
接下来，经上述导电覆盖膜51或光致抗蚀膜PR对板状体50进行腐蚀。腐蚀的深度只要比板状体50的厚度浅就行。再有，腐蚀深度越浅，越有可能形成微细图形。
接着，象图2所示那样通过半腐蚀使引线5 6从板状体50的第2表面53显现出来。再有，图2A是图1A半腐蚀后的图，图2B是图1B半腐蚀后的图。
例如，若半导体制造商在后工序有腐蚀设备，则从引线框制造商购入图1的板状体50，若在后工序没有腐蚀设备，则购入半腐蚀后构成凸部的引线框，这样，不需要引入任何设备，就能够容易地转移到下面的工序。再有，也可以通过半冲切形成。
接着，将半导体元件57固定在半导体元件安装区55上，使半导体元件57的键合电极与引线56的一端54电连接。在图中，因半导体元件57是面朝上安装，故采用金属丝62作为连接装置。
在该键合时，引线和板状体是一体，而且板状体的背面与键合机器的台面进行面接触。因此，若板状体50完全固定在键合台上，台子的热传导性好，没有引线的位置偏移，能够将键合能量高效地传递给金属丝和引线，能够提高金属丝的接合强度。键合台的固定例如可以在台子的整个面上设置多个真空吸引孔。
此外，当采用面朝下型半导体元件时，半导体元件57上的电极形成焊锡球、Au或焊锡等的凸点，在其正下方对着引线56的一端54，再将两者固定。
接着，用绝缘树脂58密封将上述引线组56…、半导体元件57和连接装置覆盖。
例如，当使用模具密封时，在该阶段开定位孔61，将模具的定位销***，可以实现高精度的板状体50配置。因板状体50的第1表面52是平面，故与板状体背面接触的下模的面也形成平面。
接着，注入绝缘树脂58。作为绝缘树脂，可以是热可塑性或热硬化型中的任何一种。
此外，可以利用转移模塑、注射模塑、浸渍或涂敷实现。作为树脂材料，可以使用环氧树脂等热硬化树脂进行转移模塑来实现，也可以使用液晶聚合物、聚苯撑硫等热可塑性树脂实现。
在本实施例中，绝缘树脂的厚度调整为可以将金属丝62的顶部往上约10μm覆盖。该厚度考虑半导体装置的强度，可厚可薄。
再有，在注入时，因引线56与片状的板状体50成为一体，只要板状体50没有偏差，引线56的位置就不会有偏差。
这里，下模和半腐蚀了的板状体50的固定通过真空吸引实现。
以上，作为凸部形成的引线56和半导体元件埋入绝缘树脂58中，下方的板状体50从背面露出。
(以上参照图2)
接下来，除去从上述绝缘树脂58的背面露出的板状体50，将引线56一个一个分离。
这里的分离工序，可以考虑各种各样的方法，可以通过腐蚀背面除去，也可以利用研磨或切削削去，也可以同时采用这两种方法。例如，若进行切削直到露出绝缘树脂58，就会存在板状体的切削屑和薄薄地向外侧伸出的毛刺状的金属进入绝缘树脂58中的问题。因此，在绝缘树脂刚要露出之前，停止切削，然后，利用腐蚀去分离引线，这样，板状50的金属就不会进入位于引线和引线之间的绝缘树脂中。因此，可以防止微细间隔的引线和引线的短路。
此外，在半腐蚀时，会发生腐蚀深度的离散，还会发生绝缘树脂厚度的离散。因此，在通过腐蚀分离引线之后，通过研磨或切削使其达到规定的树脂厚度，由此，可以形成一定厚度的封装。
接着，当形成多个成为半导体装置的单元时，有一个一个地分离半导体装置的工序。
这里，使用切割装置64进行一个一个分离，但也可以使用巧克力切断器、冲压机或切割机。图3用虚线表示该分离线。再有，图3是将图2A的引线分离后的图，图2B的引线的分离已被省略。(以上参照图3)
通过上表面的制造方法，可以实现由多条引线56、半导体元件57和绝缘树脂58三要素组成的轻薄短小的封装。
下面。说明以上制造方法产生的效果。
第1，板状体或引线框因半腐蚀后形成成为凸部的引线，故可以实现微细的引线图形。因此，能够使引线的宽度和间隔变窄，能够形成平面尺寸更小的封装。
第2，因由上述三要素构成，故能够以最小限度的必要的要素构成，能够尽量去掉多余的材料，能够实现成本大幅度降低的薄型半导体装置。
第3，引线通过腐蚀形成凸部，一个一个的分离是在密封之后进行，因此，不需要在引线和引线之间形成系杆。所以，本发明不需要系杆的形成、系杆的切割。
第4，在成为凸部的引线埋入绝缘树脂之后，从绝缘树脂的背面除去板状体，对引线进行分离，所以，不象现有的构造那样，在引线和引线之间不会出现树脂毛刺。因此，不需要模塑后去毛刺的工序。
第5，因半导体元件的背面从绝缘树脂58的背面露出，故半导体装置发出的热可以从该半导体装置的背面散出。
第6，与后述的图4的板状体相比，因在半导体元件安装区不设置岛，故可以使半导体元件的上部平面降低，可以使半导体装置更薄。
说明板状体和引线框的第3实施例
图4是图1的板状体50或引线框的改良，附加了岛71。
因此，只说明附加的部分。再有，对同一部分使用在图1～图3中已使用的符号。
本板状体70如图4所示，和现有的引线框实际上是同一图形，例如，由导电覆盖膜51形成SIP、DIP、QIP等引线图形和岛的图形。
即，板状体70具有由平坦面形成的第1表面52和与上述第1表面52对置设置由平坦面形成的第2表面53，在上述第2表面53上形成导电覆盖膜51，该导电覆盖膜51与一端54邻近半导体元件安装区域55而设置的多条引线56实际上是同一图形。在上述半导体元件安装区55形成上述导电覆盖膜51，该导电覆盖膜51与放置上述半导体元件57的岛71实际上是同一图形。
在板状体70中，在后工序中对除了岛71和引线56的区域进行半腐蚀，凸型的岛的表面不进行腐蚀而形成平坦形状。因此，半导体元件实际上可以水平放置。
此外，凸型的岛埋入绝缘树脂58中，因不是半导体元件57的背面而是岛71的背面从绝缘树脂58中露出，故能够实现半导体元件的耐潮湿的性能。
此外，因岛71和板状体50一体形成，故不需要形成悬吊引线。
此外，由本实施例可知，在引线框中，对除了引线56和岛71的部分经上述导电覆盖膜进行半腐蚀，引线56和岛71形成凸型形状。
如在前面的实施例叙述的那样，该引线框可以供给没有腐蚀设备的后工序，具有可以用已有的设备进行制造的特征。
再有，如图1B、图2B所示，也可以采用光致抗蚀膜去代替导电覆盖膜。这时，至少在键合焊区部分形成导电覆盖膜。
说明采用了板状体或引线框的半导体装置的制造方法的第4实施例
使用图4～图6说明采用前述的板状体70制造半导体装置的方法。
这里，除使用了岛71这一点之外，与实施例2实际上相同，故简单进行说明。
首先，准备图4那样的板状体50。在此，第1表面52和第2表面53是平坦的表面，进而，在第2表面形成形状取引线56和岛71的图形的导电覆盖膜51。(以上参照图4)
接下来，经上述导电覆盖膜51对板状体70进行半腐蚀。再有，腐蚀的深度越浅，越容易形成微细图形。
接着，如图5那样，通过半腐蚀使引线56…和岛71呈凸状从板状体70的第2表面显现出来。在本发明中将该状态称为引线框，它可以例如从引线框制造商那里提供。
接着，将半导体元件57固定在半导体元件安装区形成的岛71上，使半导体元件57的电极和引线56的一端54电连接。再有，因半导体元件是面朝上安装，故连接装置采用金属丝62。
接下来，形成绝缘树脂58。作为绝缘树脂，可以是热可塑性或热硬化树脂。
以上，作为凸部形成的引线56和岛71以及半导体元件埋入绝缘树脂58中，和凸部是一体的板状体70从背面露出。(以上参照图5)
接下来，除去从上述绝缘树脂58的背面露出的板状体70，将埋在绝缘树脂中的引线56一个一个分离。
最后，当形成以半导体装置60作为一个单元的矩阵形状时，有将各个半导体装置分离的工序。(以上，参照图6)
通过上表面的制造方法，可以实现由多条引线56和岛、半导体元件57和绝缘树脂58四要素组成的轻薄短小的封装。
下面，说明以上制造方法产生的效果。
第1，因通过半腐蚀在板状体上形成引线和岛，故可以形成引线框的微细图形。即，可以使引线的宽度、引线间的间隔及引线和岛之间的间隔变窄，能够形成平面尺寸更小的封装。
第2，因由上述4要素构成，故能够以最小限度的必要的要素构成，能够尽量去掉多余的材料，能够大幅度降低成本。
第3，引线通过腐蚀形成，一个一个的分离是在密封之后进行，因此，不需要在引线和引线之间形成系杆。也不需要岛的悬吊引线。所以，系杆和悬吊引线的形成、系杆和悬吊引线的切割本发明一概不需要。
第4，在半腐蚀的引线埋入绝缘树脂之后，从绝缘树脂的背面除去板状体，对引线进行分离，所以，不象现有的构造那样，在引线和引线之间不会出现毛刺。因此，不需要模塑后去毛刺的工序。
第5，因岛的背面从绝缘树脂58的背面露出，故半导体装置发出的热可以从该半导体装置的背面散出。此外，因为有岛，所以，和第1实施例不同，提高了耐潮湿的性能。
说明板状体的第5实施例
图7与第1、第3实施例一样，示出利用导电覆盖膜CF(或光致抗蚀膜)形成图形的板状体80。详细形状在实施例6中说明，这里，只概要地进行说明。
图7的图形是图1、图4的具体化，具体地说，由多条引线81和岛82形成一个半导体装置的图形单元83，这些单元排列成矩阵形状，与模具接触的区域84形成具有规定宽度的环状，将它们包围起来。再有，图7示出在模腔内形成的图形。
在该模具接触区84的内恻设置定位标志85、86。定位标志85A和86A连接的线表示横方向的切割线，连接标志85B和86B的线表示纵方向的切割线。此外，一个定位标志85A至少由一根短直线形成，以该直线为基准，调整切块装置刀具的方向。这里，由具有所要间隔(界限)的2根直线构成定位标志85A，以便使刀具按照所要的精度进行切削。
进而，在上述模具接触区84的外恻形成用来形成定位孔的第1图形87和第2图形88。第2图形88的+字是用钻头形成定位孔时对中心的标志。此外，也可以不形成该图形，而预先设置和第1图形相同形状的定位孔。
再有，当不用导电覆盖膜而用光致抗蚀膜形成上述图形时，在光致抗蚀膜的下层，至少对键合焊区部分形成导电覆盖膜。
除了上表面的切割线标志和模具接触区84之外，与第1实施例和第3实施例相同，所以，省略说明本实施例的特征和效果。
说明引线框的第6实施例
本引线框90是图8所示的形状，经上述第5实施例的导电覆盖膜CF(或光致抗蚀膜)进行半腐蚀形成。
本引线框90是在现有的引线框、例如SIP、DIP、QIP等图形中对除了岛82、引线81和模具接触区84之外的区域进行半腐蚀后形成的。只是，和第1实施例一样，也可以不形成岛82。此外，第1定位标志87、第2定位标志88也可以利用半腐蚀形成凸部。
即，由具有平坦的第1表面91和具有形成有所要的高度的凸部92并与上述第1表面91对置的第2表面93的板状体形成。
上述凸部92由前端94与半导体元件安装区95邻近设置的多条引线81构成。
本引线框90是各图形处在半腐蚀后的状态而且可以直接进行半导体元件的固定、电连接和密封的引线框，具有可以用后工序已有的设备进行制造的特征。
再有，关于其效果，因已在第1实施例～第5实施例中进行了说明，故在这里省略。
说明半导体装置的制造方法的第7实施例
其次，使用图7～图12说明制造方法。
首先，如图7所示，准备板状体80。该板状体80在考虑焊料的附着性、键合性和电镀性的基础上对其材料进行选择，作为材料可以采用以Cu为主要材料的导电箔、以Al为主要材料的导电箔或由Fe-Ni等合金形成的片状导电箔等。板状体也可以是Cu-Al的层叠体或Cu-Al-Cu的层叠体。特别是Cu-Al-Cu的层叠体可以防止因热膨胀系数的差引起的翘起。
而且，利用导电覆盖膜在该板状体80的表面形成引线81、岛82、模具接触区84、定位标志85、86和图形87、88。
导电箔的厚度考虑到后面的腐蚀最好是10μm～300μm，这里采用70μm(2盎司)的铜箔。但是，300μm以上或10μm以下基本上也可以。(以上参照图7)
接下来的工序是至少将除引线81、岛82、模具接触区84、定位标志85、86的区域以外的板状体80除去的工序。
在这里，使用导电覆盖膜CF作为耐腐蚀掩膜，上述分离沟100形成得比上述板状体80的厚度浅。
在本制造方法中，利用湿腐蚀或干腐蚀进行非各向异性的腐蚀，使其侧面具有粗糙而且弯曲的特征。
湿腐蚀时，腐蚀液采用氯化二铁或氯化二铜，上述导电箔或浸入该腐蚀液中，或用该腐蚀液进行喷淋。
特别是，在成为掩膜的导电覆盖膜CF的正下方难以进行横向腐蚀，而比这深的部分较容易进行横向腐蚀。因此，从分离沟100的侧面的某个位置开始，越往上，与该位置对应的开口部的口径越小，因而成为倒锥形构造，成为具有固定构造的构造。此外，通过采用喷淋，可以使其向深方向腐蚀，而抑制横向腐蚀，所以，该固定构造更明显。
干腐蚀时，可以进行各向异性、非各向异性腐蚀。现在，据说不能用反应性离子腐蚀除去Cu，但可以用溅射除去。此外，根据溅射的条件可以进行各向异性、非各向异性腐蚀。
再有，在图8中，也可以有选择地使用对腐蚀液能耐腐蚀的某种光致抗蚀膜去代替导电覆盖膜CF。若有选择地将成为导电线路的部分覆盖，则不采用导电覆盖膜就能够腐蚀出分离沟。
此外，作为导电覆盖膜考虑的材料有Ag、Cu、Pt或Pd等。而且，这些耐腐蚀的导电覆盖膜具有可以直接作为岛、键合焊区使用的特征。
例如，Ag覆盖膜与Au粘接，也可以与焊料粘接。因此，若使芯片的背面覆盖Au覆盖膜，则可以通过热压直接将芯片附着在岛82的Ag覆盖膜上，此外，可以经焊锡等焊料将芯片固定。此外，因Ag的导电覆盖膜可以接合细Au丝，故也可以进行丝焊。因此，具有可以将这些导电覆盖膜直接用作为焊区、键合焊区使用的效果。(以上参照图8)
接下来的工序是如图9所示，将半导体元件101安装在已形成分离沟100的岛82上。
作为半导体元件101有晶体管、二极管和IC芯片等。此外，虽然厚一点，也可以安装晶片大小的CSP、BGA等SMD(面朝下的半导体元件)。
这里，芯片IC101被焊接在岛82上，IC上的键合焊区与引线81的一端94通过利用热压球焊或超声波焊接等固定的细金属丝102连接在一起。
此外，引线81和板状体是一体，能够传递键合工具的能量，提高键合性能，所以，可以使引线的尺寸减小。此外，在键合后的金属丝切断中，有时将金属丝拉断。这时，因键合焊区与板状体80形成一体，所以，没有键合焊区浮起的现象，提高了拉断性能。(以上参照图9)
进而，如图10、图11所示，有将绝缘树脂103附着在分离沟100上的工序。这可以通过转移模塑、注射模塑、浸渍或涂敷来实现。作为树脂材料，对于环氧树脂等热硬化树脂可以使用转移模塑实现，对于液晶聚合物、聚苯撑硫等热可塑性树脂可以使用注射模塑实现。
在本实施例中，将绝缘树脂的厚度调整成可以将金属丝102的顶部往上约10μm覆盖。该厚度只要考虑半导体装置的强度，可厚可薄。
本工序的特征在于直到覆盖绝缘树脂103使其硬化为止都是将板状体80作为支撑基板。以往，需要玻璃环氧树脂基板、柔性薄片或陶瓷基板等支撑基板，但本发明不需要这些。
进而，因在具有弯曲构造的分离沟100内充填了绝缘树脂103，故该部分产生固定效果，可以防止上述引线81和岛82从绝缘树脂103剥落。
再有，为了保护例如半导体芯片和金属丝的连接部，也可以在覆盖这里的绝缘树脂之前浇注硅树脂等。
图11是表示该模塑方法的图。图11A是表示在模具104的模腔105内充填树脂的状态的截面图。由该图可知，引线框90的背面与下模104A全面接触，上模104B在模具接触区与引线框90接触。再有，符号V是真空吸引孔。图11B表示引线框90装入下模104A的状态。符号105是装入下模104A时的定位销，定位销105通过在引线框90上开口的定位孔露出来。
图11C是说明模具形成的模腔105、浇道107和浇口106的关系的图。如图所示，设计成在横方向排列多个模腔105，可以用一个引线框获取多个半导体装置。由虚线表示的符号108表示引线框的安装区，例如，装入如图13那样的引线框109。这是由多个象图8那样的引线框90一体形成的。半导体装置本身的尺寸小，而且一个模腔可以得到多个半导体装置。因此，具有可以大量生产制造成本低的特征。(以上参照图10、图11)
接下来的工序是，从模具104中取出密封的引线框，除去从绝缘树脂103的背面露出的板状体80，分离出引线81和岛82。
图12A是表示分离线的平面图，图12B表示使绝缘树脂103的背面和引线81的背面或使绝缘树脂103的背面和岛82的背面取得一致时的图。再有，也可以在背面形成焊锡保护膜等绝缘覆盖膜，只露出需要进行电连接的部分。
此外，图12C是表示中途停止研磨在引线81的另一端110形成凸部111的图。这就可以在与凸部111对应的部分形成光致抗蚀膜，对除此之外的部分进行腐蚀。接着，形成绝缘覆盖膜112并使凸部111露出。这样一来，可以防止引线81和通过岛82下方的安装基板一侧的导电体短路。此外，在通过焊料固定时，引线81熔化的焊锡不会蔓延而与岛82接触。形成的图形越精细，该绝缘覆盖膜就越有效。
最后，将该模塑后的引线框90放置在切割机的台子上，以定位标志85、86为基准调整刀具的位置，沿虚线表示的直线进行切割，完成半导体装置113。
通过以上工序，形成引线81的背面从绝缘树脂103露出来的构造。
再有，在本制造方法中，在岛82上只是安装IC芯片，但也可以安装晶体管或二极管，也可以固定多个这样的半导体元件。这时，根据构造的不同，可以在一个岛上固定半导体芯片，也可以设置多个岛来固定各个半导体芯片。图14～图17是说明该图形的图。
图14是QFP的引线框20，例如，不需要岛121用的悬吊引线。特别是，在QFP中，不需要象图22所示那样采用4方向的悬吊引线。因此，即使在角部也能形成键合焊区。再有，虚线所示的矩形表示半导体芯片安装区域。
图15A是在晶体管中采用的引线框122，沿岛123一个侧边引出发射极、集电极和基极的引线124～126。
当在图15A的引线124～126的背面经上述绝缘覆盖膜112形成焊锡球时，因突起部集中在一个侧边，故半导体装置倾斜。因此，为了防止该倾斜，3根引线124～126配置成如图15B所示那样的三角形构造。
图16是配置多个IC芯片的情况，根据IC芯片的个数设置多个岛。
进而，图17是将芯片129、130重叠在所要的岛128上。图16、图17实现了多芯片的半导体装置。本引线框对实现半导体装置的多功能很有用，可用于最近开发的很流行的LSI***。在本发明中，因不必将所有的功能塞到一个芯片内，所以，具有可以大幅度节省开发费用和开发时间的效果。此外，当使用半导体装置作为存储器时，可以通过增加芯片个数来实现存储器容量的增加。
根据上述制造方法，可以实现将引线81埋入绝缘树脂103中、使绝缘树脂103的背面和引线81的背面一致的平坦的半导体装置。
说明半导体装置的制造方法的第8实施例
其次，图18～图20是表示将面朝下的半导体元件150安装在引线框151上从而形成半导体装置的图。
若使用金属丝，引线从半导体安装区露出很多，但若采用本面朝下的形式，则可以露出得很少甚至不露出。此外，金属丝因其顶部高，故封装变厚，而通过采用面朝下的半导体元件可以使封装变薄。
面朝下的半导体元件有采用焊锡球152的，也有取代焊锡球而采用焊锡或金的凸点的。
再有，当用焊锡等焊料固定半导体元件150时，因引线以Cu为主要材料，故不必象键合焊区那样在其表面形成导电覆盖膜。只是，为了制造遮檐使其产生固定效果才有必要。
此外，因制造方法与前面的实施例一样，故只作简单的说明。
首先，如图18所示，准备引线框151，将半导体元件150的焊锡球152固定在该引线框151上。
接着，如图19所示，使用绝缘树脂进行密封。
而且，如图20所示，通过从背面除去位于绝缘树脂153的背面的引线框来分离引线，沿虚线所示的线进行切割，最后完成半导体装置。
下面的效果可以说对所有实施例都适用。
对板状体覆盖腐蚀速度慢的导电覆盖膜，通过经该导电覆盖膜进行半腐蚀，可以实现遮檐和弯曲构造，使其具有固定效果。
例如，当在Cu箔上覆盖Ni时，可以先用氯化二铁或氯化二铜进行一次腐蚀，利用腐蚀速度差来形成Ni的遮檐。
此外，因半导体芯片的背面直接露出，或者是岛露出来，可以与安装基板的导电线路进行热结合，所以，能够提高散热性能。因此，能够降低半导体芯片的温度，提高该半导体芯片的驱动能力。
例如，可以适用于功率MOS、IGBT、SIT、大电流驱动用晶体管、大电流驱动用IC(MOS型、BIP型、Bi-CMOS型)存储元件等。
从上述说明可知，本发明的板状体具有能够经导电覆盖膜对引线或岛进行半腐蚀的构造。进而，不使用冲压或腐蚀将板状体自表至里切出，构成中途停顿的引线框。通过采用该半腐蚀，可以使引线和引线的间隔变窄，可以形成更微细的引线框。此外，因引线或引线和岛与板状体一体构成，故能够抑制变形或翘起等，可以不需要引线的系杆和悬吊引线。进而，在用绝缘树脂完全密封固定后，通过对板状体的背面进行研磨或腐蚀，可以分离出引线或岛，可以将引线或岛配置在规定的位置上而没有位置偏差。而且，即使引线很长，配置也没有任何问题。
此外，通过在整个树脂密封区内都配置引线，可以没有过去引线和引线间产生的毛刺。
此外，通过形成和定位销相同的图形，在用绝缘树脂进行密封时，可以作为定位销来开口。此外，通过事先对定位销进行开口，可以设置密封用的模具定位销，可以进行高精度树脂密封。
此外，若板状体以Cu为主要材料构成，导电覆盖膜以Ni、Ag或Au等构成，则可以将导电覆盖膜作为腐蚀掩膜使用，进而，在进行半腐蚀时，可以使其侧面形成弯曲构造，或在引线或岛的表面形成导电覆盖膜的遮檐，可以成为具有固定效果的构造。因此，能够防止位于绝缘树脂背面的引线和岛的脱出。
此外，因岛本身也和板状体一体构成，故可以不采用悬吊引线来构成。进而，通过使岛的高度比引线的高度低，或省略岛，可以使半导体芯片的高度降低，能够使封装的整体厚度变薄。
此外，用板状体或引线框制造的半导体装置可以使用最小限度的必要的半导体元件、引线或岛等导电线路和绝缘树脂构成，制造半导体装置时不会浪费资源。因此，能够大幅度降低半导体装置的成本。此外，通过使绝缘树脂的覆盖厚度和导电箔的厚度取最佳值，可以实现半导体装置的小型化、薄型化和轻量化。
此外，因只有导电线路的背面从绝缘树脂中露出，故导电线路的背面能够直接与外部连接，具有不象过去的柔性薄片那样需要加工通孔等的优点。
而且，当半导体元件经焊料、Au、Ag等导电覆盖膜直接固定在岛上时，因使岛的背面露出，故半导体元件产生的热经过岛可以直接传递给安装基板。特别是因为可以散热也可以安装功率元件。
此外，本半导体装置是分离沟的表面和引线的表面具有实际上一致的平坦的表面的构造，即使是安装在窄间距的QFP等安装基板上，也能够使半导体装置本身直接在水平面上移动，所以，很容易修正引线位置偏差。
此外，引线和岛的侧面是弯曲构造，进而表面形成遮檐。因此，可以产生固定效果，能够防止导电线路的翘起和脱出。
此外，直到覆盖绝缘树脂为止，由板状体来支撑半导体装置，而引线的分离和切割则由绝缘树脂作为支撑基板。因此，如现有例说明的那样，不需要柔性薄片等支撑基板，可以降低成本。
进而，若按照本发明，在分离多条引线的工序中，也可以有研磨工序或无掩膜的腐蚀工序。

Claims (31)

1.一种引线框用板状体，具有由平坦面形成的第1表面和与所述第1表面对置设置并由平坦面形成的第2表面，其特征在于：
在所述第2表面上形成凸部，所述凸部相当于多条引线，所述引线被设置成一端邻近半导体元件安装区域。
2.如权利要求1记载的引线框用板状体，其特征在于：所述凸部的表面由导电覆盖膜覆盖。
3.如权利要求1记载的引线框用板状体，其特征在于：所述凸部由导电覆盖膜构成。
4.如权利要求2记载的引线框用板状体，其特征在于：有选择地在至少构成所述引线的电连接部的区域形成所述导电覆盖膜。
5.如权利要求1记载的引线框用板状体，其特征在于：构成为所述引线的另一端位于密封区域内。
6.如权利要求2记载的引线框用板状体，其特征在于：在所述板状体的对置的侧边上形成实际上与定位销是同一图形的所述导电覆盖膜或***所述定位销的定位孔。
7.如权利要求2记载的引线框用板状体，其特征在于：所述板状体由导电箔形成，所述导电覆盖膜由与所述导电箔的材料不同的材料形成。
8.一种引线框，由具有由平坦面形成的第1表面和与所述第1表面对置设置并由平坦面形成的第2表面的板状体形成，其特征在于：
在所述第2表面上形成凸部，所述凸部相当于多条引线，所述引线被设置成一端邻近半导体元件安装区域。
9.如权利要求8记载的引线框，其特征在于：利用半腐蚀形成所述凸部。
10.如权利要求8记载的引线框，其特征在于：利用半冲切形成所述凸部。
11.如权利要求10记载的引线框，其特征在于：在所述板状体上以矩阵形状配置以由所述凸部形成的多条引线作为一个单位的单元。
12.如权利要求10记载的引线框，其特征在于：所述凸部在与所述半导体元件安装区域对应的区域上构成岛，所述岛的高度与所述引线的高度实际上是同一高度或者比所述引线的高度低。
13.如权利要求12记载的引线框，其特征在于：在所述板状体上矩阵形状配置以由所述凸部形成的多条引线和所述岛作为一个单位的单元。
14.如权利要求12记载的引线框，其特征在于：形成为所述岛被所述引线的前端包围。
15.如权利要求13记载的引线框，其特征在于：在所述单元内设置多个所述半导体元件安装区域。
16.如权利要求10记载的引线框，其特征在于：所述板状体由Cu、Al、Fe-Ni合金、Cu-Al层叠体或Al-Cu-Al层叠体形成。
17.如权利要求10记载的引线框，其特征在于：在所述引线的上表面上形成导电覆盖膜，其材料与构成所述凸部的材料不同。
18.如权利要求10记载的引线框，其特征在于：所述凸部的侧面具有固定构造。
19.如权利要求17记载的引线框，其特征在于：所述导电覆盖膜在所述引线的上表面上构成遮檐。
20.如权利要求17记载的引线框，其特征在于：所述导电覆盖膜由Ni、Au、Ag或Pd形成。
21.如权利要求10记载的引线框，其特征在于：将所述引线的至少一部分配置在所述半导体元件安装区域上。
22.如权利要求10记载的引线框，其特征在于：在所述板状体的对置的侧边上形成实际上与定位销是同一图形的所述导电覆盖膜。
23.如权利要求10记载的引线框，其特征在于：在所述板状体的对置的侧边形成***定位销的定位孔。
24.一种半导体装置的制造方法，其特征在于，包括：
准备引线框用板状体的工序，该板状体具有由平坦面形成的第1表面和与所述第1表面对置设置并形成有凸部的第2表面，所述凸部相当于多条引线，所述引线被设置成一端邻近半导体元件安装区域；
在所述第2表面的半导体元件安装区域上安装半导体元件的工序；
将所述半导体元件和所述第2表面一侧覆盖的树脂密封工序；以及
从所述第1表面一侧直到所述凸部的底面将所述引线框用板状体除去并分割成所述多条引线的工序。
25.如权利要求24记载的半导体装置的制造方法，其特征在于：所述分割工序是无掩膜的腐蚀工序。
26.如权利要求24记载的半导体装置的制造方法，其特征在于，所述树脂密封工序包括：
将安装有半导体元件的引线框用板状体放置在模具内的工序；以及
在由所述板状体和所述模具的上模限定的空间内充填树脂的工序，即转移模塑。
27.如权利要求26记载的半导体装置的制造方法，其特征在于：所述树脂密封工序是使与所述树脂密封区对应的所述引线框背面的整个区域与下模对接将整个所述凸部覆盖密封的工序。
28.如权利要求27记载的半导体装置的制造方法，其特征在于：在所述下模的对接区域上分散地配置真空吸引装置。
29.如权利要求24记载的半导体装置的制造方法，其特征在于：所述安装半导体元件的工序包含引线键合工序。
30.如权利要求24记载的半导体装置的制造方法，其特征在于：所述安装半导体元件的工序包含直接键合工序。
31.如权利要求24记载的半导体装置的制造方法，其特征在于：在所述引线框中，将以所述多条引线作为一个单位的单元配置成矩阵状，
单个地分离成所述每一个单元。
CNB011032146A 2000-05-09 2001-02-05 板状体、引线框和半导体装置的制造方法 Expired - Fee Related CN1237611C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP135284/2000 2000-05-09
JP2000135284A JP3510841B2 (ja) 2000-05-09 2000-05-09 板状体、リードフレームおよび半導体装置の製造方法
JP135284/00 2000-05-09

Publications (2)

Publication Number Publication Date
CN1323065A CN1323065A (zh) 2001-11-21
CN1237611C true CN1237611C (zh) 2006-01-18

Family

ID=18643391

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011032146A Expired - Fee Related CN1237611C (zh) 2000-05-09 2001-02-05 板状体、引线框和半导体装置的制造方法

Country Status (5)

Country Link
EP (1) EP1154478A3 (zh)
JP (1) JP3510841B2 (zh)
KR (1) KR100381349B1 (zh)
CN (1) CN1237611C (zh)
TW (1) TW516198B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169864B (zh) * 2010-02-26 2015-06-17 飞思卡尔半导体公司 引线框架片材
JP2012195497A (ja) * 2011-03-17 2012-10-11 Sumitomo Electric Ind Ltd 半導体装置及び半導体装置の製造方法
CN107994004A (zh) * 2011-07-22 2018-05-04 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
WO2018211686A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH02240940A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3137323B2 (ja) * 1997-03-04 2001-02-19 富士通株式会社 半導体装置及びその製造方法
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JPH11163024A (ja) * 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JPH11251505A (ja) * 1998-03-04 1999-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3436159B2 (ja) * 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
KR101665610B1 (ko) * 2011-10-10 2016-10-24 웨이브라이트 게엠베하 인간 눈 수술을 위한 장치 및 방법

Also Published As

Publication number Publication date
TW516198B (en) 2003-01-01
JP3510841B2 (ja) 2004-03-29
EP1154478A3 (en) 2004-04-07
JP2001320006A (ja) 2001-11-16
KR100381349B1 (ko) 2003-04-26
EP1154478A2 (en) 2001-11-14
KR20010103565A (ko) 2001-11-23
CN1323065A (zh) 2001-11-21

Similar Documents

Publication Publication Date Title
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1267850C (zh) 存储卡及其制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1215537C (zh) 具有树脂封壳的元件
CN1264207C (zh) 半导体器件及其制造方法
CN100342533C (zh) 半导体器件及其制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1222995C (zh) 混合集成电路装置
CN1237610C (zh) 板状体及半导体装置的制造方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1241244C (zh) 半导体元件的安装方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1495893A (zh) 半导体器件及其制造方法
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN101055857A (zh) 半导体器件及其制造方法
CN1320964A (zh) 半导体器件及其制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1473378A (zh) 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法
CN1351376A (zh) 半导体模块及其制造方法
CN1875481A (zh) 半导体装置及其制造方法
CN1901182A (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN1694248A (zh) 半导体器件及其制造方法
CN1180477C (zh) 半导体器件和半导体组件
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20140205