JP3137323B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3137323B2 JP3137323B2 JP09048744A JP4874497A JP3137323B2 JP 3137323 B2 JP3137323 B2 JP 3137323B2 JP 09048744 A JP09048744 A JP 09048744A JP 4874497 A JP4874497 A JP 4874497A JP 3137323 B2 JP3137323 B2 JP 3137323B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- semiconductor device
- resin
- forming
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にリードレス表面実装型でかつ樹脂
封止型の半導体装置及びその製造方法に関する。近年、
電子機器の小型化により樹脂封止型の半導体装置に設け
られるリードのピッチが小さくなる傾向にある。そのた
め、樹脂封止型の半導体装置において新たな構造，製造
方法が必要となる。
製造方法に係り、特にリードレス表面実装型でかつ樹脂
封止型の半導体装置及びその製造方法に関する。近年、
電子機器の小型化により樹脂封止型の半導体装置に設け
られるリードのピッチが小さくなる傾向にある。そのた
め、樹脂封止型の半導体装置において新たな構造，製造
方法が必要となる。
【０００２】
【従来の技術】図２２及び図２３は、従来の樹脂封止型
半導体装置の断面を示す図である。図２２において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード３
がガルウイング状に曲げられて基板に実装される構成と
されいる。
半導体装置の断面を示す図である。図２２において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード３
がガルウイング状に曲げられて基板に実装される構成と
されいる。
【０００３】また、図２３において、１は樹脂，２は半
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。しかるに、図２
２に示すＳＳＯＰタイプの半導体装置では、樹脂１内に
示すインナーリード８からアウターリード３への引き回
し部分９の面積や、アウターリード３自身の占める面積
が大きく、実装面積が大きくなってしまうという問題点
があった。また、図２３に示されるＢＧＡタイプの半導
体装置では、搭載基板７を用いる点で、コストが高くな
ってしまうという問題点があった。
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。しかるに、図２
２に示すＳＳＯＰタイプの半導体装置では、樹脂１内に
示すインナーリード８からアウターリード３への引き回
し部分９の面積や、アウターリード３自身の占める面積
が大きく、実装面積が大きくなってしまうという問題点
があった。また、図２３に示されるＢＧＡタイプの半導
体装置では、搭載基板７を用いる点で、コストが高くな
ってしまうという問題点があった。
【０００４】そこで出願人は先に、上記の問題点を解決
しうる半導体装置として、特願平７−３２２８０３を提
案した。図２４は、上記出願に係る半導体装置１１０を
示している。同図に示されるように、半導体装置１１０
は、半導体素子１１１，樹脂パッケージ１１２，及び金
属膜１１３等からなる極めて簡単な構成とされており、
樹脂パッケージ１１２の実装面１１６に一体的に形成さ
れた樹脂突起１１７に金属膜１１３を被膜形成したこと
を特徴としている。
しうる半導体装置として、特願平７−３２２８０３を提
案した。図２４は、上記出願に係る半導体装置１１０を
示している。同図に示されるように、半導体装置１１０
は、半導体素子１１１，樹脂パッケージ１１２，及び金
属膜１１３等からなる極めて簡単な構成とされており、
樹脂パッケージ１１２の実装面１１６に一体的に形成さ
れた樹脂突起１１７に金属膜１１３を被膜形成したこと
を特徴としている。
【０００５】上記構成とされた半導体装置１１０は、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡタイ
プの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡタイ
プの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
【０００６】
【発明が解決しようとする課題】上記のように、半導体
装置１１０は図２２及び図２３に示される従来の半導体
装置では得ることができない種々の効果を実現すること
ができる。しかるに、半導体装置１１０は、単に金属膜
１１３が樹脂突起１１７を覆うように配設されていた構
成であったため、金属膜１１３と樹脂突起１１７との接
合部分において十分な接合強度を持たせることが困難で
あった。このため、例えば半導体製造工程中、或いは実
装時等において金属膜１１３が樹脂突起１１７から剥離
してしまい、半導体装置１１０の信頼性が低下してしま
うという問題点があった。
装置１１０は図２２及び図２３に示される従来の半導体
装置では得ることができない種々の効果を実現すること
ができる。しかるに、半導体装置１１０は、単に金属膜
１１３が樹脂突起１１７を覆うように配設されていた構
成であったため、金属膜１１３と樹脂突起１１７との接
合部分において十分な接合強度を持たせることが困難で
あった。このため、例えば半導体製造工程中、或いは実
装時等において金属膜１１３が樹脂突起１１７から剥離
してしまい、半導体装置１１０の信頼性が低下してしま
うという問題点があった。
【０００７】一方、一般に半導体装置は、１ピン端子の
識別や、製造工程中におけるパッケージの方向認識を行
うために、樹脂パッケージに識別用の捺印を行うことが
行われている。しかるに、半導体装置１１０のようにパ
ッケージサイズの小型化を図った装置では、１ピンマー
ク（インデックスマーク）を捺印するエリアを確保する
のが困難となる。
識別や、製造工程中におけるパッケージの方向認識を行
うために、樹脂パッケージに識別用の捺印を行うことが
行われている。しかるに、半導体装置１１０のようにパ
ッケージサイズの小型化を図った装置では、１ピンマー
ク（インデックスマーク）を捺印するエリアを確保する
のが困難となる。
【０００８】また、この捺印の代替手段として樹脂パッ
ケージ１１２の上面に凹部或いは凸部を形成し、これを
インデックスマークとして用いることが考えられるが、
インデックスマークを凹部により形成すると、小型化さ
れたパッケージではワイヤ１１８が露出するおそれがあ
る。また、ワイヤ１１８の露出を防止するために樹脂パ
ッケージ１１２の上面に凸部を形成する構成とすると、
この凸部の高さ分だけ実質的に半導体装置１１０の厚さ
が増大し、要望されている半導体装置１１０の薄型化に
反することとなってしまう。
ケージ１１２の上面に凹部或いは凸部を形成し、これを
インデックスマークとして用いることが考えられるが、
インデックスマークを凹部により形成すると、小型化さ
れたパッケージではワイヤ１１８が露出するおそれがあ
る。また、ワイヤ１１８の露出を防止するために樹脂パ
ッケージ１１２の上面に凸部を形成する構成とすると、
この凸部の高さ分だけ実質的に半導体装置１１０の厚さ
が増大し、要望されている半導体装置１１０の薄型化に
反することとなってしまう。
【０００９】本発明は上記の点に鑑みてなされたもので
あり、金属膜と樹脂突起との接合を確実に行うことによ
り信頼性の向上を図った半導体装置及びその製造方法を
提供することを目的とする。また、本発明の他の目的
は、薄型化を図りつつ端子（金属膜）の識別を行いうる
半導体装置を提供することにある。
あり、金属膜と樹脂突起との接合を確実に行うことによ
り信頼性の向上を図った半導体装置及びその製造方法を
提供することを目的とする。また、本発明の他の目的
は、薄型化を図りつつ端子（金属膜）の識別を行いうる
半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、この
半導体素子を封止する樹脂パッケージと、この樹脂パッ
ケージの実装側面に突出形成された樹脂突起と、この樹
脂突起に配設された金属膜と、前記半導体素子上の電極
パッドと前記金属膜とを電気的に接続する接続手段とを
設け、前記金属膜の一部に、前記樹脂パッケージ内に食
い込むアンカー部を形成し、 かつ、前記樹脂パッケージ
の前記金属膜が配設される面に、前記樹脂突起の高さよ
り低く形成され、前記金属膜の識別を行う識別突起を形
成したことを特徴とするものである。
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、この
半導体素子を封止する樹脂パッケージと、この樹脂パッ
ケージの実装側面に突出形成された樹脂突起と、この樹
脂突起に配設された金属膜と、前記半導体素子上の電極
パッドと前記金属膜とを電気的に接続する接続手段とを
設け、前記金属膜の一部に、前記樹脂パッケージ内に食
い込むアンカー部を形成し、 かつ、前記樹脂パッケージ
の前記金属膜が配設される面に、前記樹脂突起の高さよ
り低く形成され、前記金属膜の識別を行う識別突起を形
成したことを特徴とするものである。
【００１１】
【００１２】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記識別突起に前記樹
脂突起に配設されるのと同一材質よりなる金属膜を被膜
形成したことを特徴とするものである。また、請求項３
記載の発明では、凹部内に金属膜が形成されたリードフ
レームを形成するリードフレーム形成工程と、前記リー
ドフレームに半導体素子を搭載する素子搭載工程と、前
記半導体素子に形成された電極パッドと、前記リードフ
レームに形成されている前記金属膜とを電気的に接続す
る接続工程と、前記リードフレーム上に、前記半導体素
子を封止するよう樹脂を形成し樹脂パッケージを形成す
る封止工程と、前記リードフレームから前記樹脂パッケ
ージを前記金属膜と共に分離する分離工程とを具備する
半導体装置の製造方法であって、前記リードフレーム形
成工程が、基材両面にエッチングレジストを塗布するレ
ジスト塗布工程と、前記エッチングレジストの凹部形成
位置に対応する部位を除去して所定のレジストパターン
を形成するレジストパターン形成工程と、前記基材の凹
部形成位置に凹部を形成する第１のエッチング工程と、
前記第１のエッチング工程で形成された凹部内に、金属
膜を形成する金属膜形成工程と、前記基材面の凹部形成
側の面をエッチングし、前記金属膜の一部が基材面から
突出するよう形成する第２のエッチング工程と前記エッ
チングレジストを除去するレジスト除去工程とを含むこ
とを特徴とするものである。
項１記載の半導体装置において、前記識別突起に前記樹
脂突起に配設されるのと同一材質よりなる金属膜を被膜
形成したことを特徴とするものである。また、請求項３
記載の発明では、凹部内に金属膜が形成されたリードフ
レームを形成するリードフレーム形成工程と、前記リー
ドフレームに半導体素子を搭載する素子搭載工程と、前
記半導体素子に形成された電極パッドと、前記リードフ
レームに形成されている前記金属膜とを電気的に接続す
る接続工程と、前記リードフレーム上に、前記半導体素
子を封止するよう樹脂を形成し樹脂パッケージを形成す
る封止工程と、前記リードフレームから前記樹脂パッケ
ージを前記金属膜と共に分離する分離工程とを具備する
半導体装置の製造方法であって、前記リードフレーム形
成工程が、基材両面にエッチングレジストを塗布するレ
ジスト塗布工程と、前記エッチングレジストの凹部形成
位置に対応する部位を除去して所定のレジストパターン
を形成するレジストパターン形成工程と、前記基材の凹
部形成位置に凹部を形成する第１のエッチング工程と、
前記第１のエッチング工程で形成された凹部内に、金属
膜を形成する金属膜形成工程と、前記基材面の凹部形成
側の面をエッチングし、前記金属膜の一部が基材面から
突出するよう形成する第２のエッチング工程と前記エッ
チングレジストを除去するレジスト除去工程とを含むこ
とを特徴とするものである。
【００１３】更に、請求項４記載の発明では、前記請求
項３記載の半導体装置の製造方法において、前記第１の
エッチング工程において、前記凹部の形成と同時に、前
記金属膜の識別を行うための識別突起を形成する孔部を
形成することを特徴とするものである。
項３記載の半導体装置の製造方法において、前記第１の
エッチング工程において、前記凹部の形成と同時に、前
記金属膜の識別を行うための識別突起を形成する孔部を
形成することを特徴とするものである。
【００１４】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、金属膜の一部に樹脂パッ
ケージ内に食い込むアンカー部を形成したことにより、
金属膜と樹脂パッケージとの接合力は増大し、よって金
属膜が樹脂突起から剥離することを防止することができ
る。
請求項１記載の発明によれば、金属膜の一部に樹脂パッ
ケージ内に食い込むアンカー部を形成したことにより、
金属膜と樹脂パッケージとの接合力は増大し、よって金
属膜が樹脂突起から剥離することを防止することができ
る。
【００１５】また、樹脂パッケージの金属膜が配設され
る面に金属膜の識別を行う識別突起を形成したことによ
り、この識別突起をインデックスマークとして用いるこ
とができ、金属膜（端子）の認識を行うことができる。
また、識別突起の高さは樹脂突起の高さより低くなるよ
う形成されているため、この識別突起を形成することに
より半導体装置の高さが増大することはなく、かつ内部
構成が露出してしまうようなこともない。
る面に金属膜の識別を行う識別突起を形成したことによ
り、この識別突起をインデックスマークとして用いるこ
とができ、金属膜（端子）の認識を行うことができる。
また、識別突起の高さは樹脂突起の高さより低くなるよ
う形成されているため、この識別突起を形成することに
より半導体装置の高さが増大することはなく、かつ内部
構成が露出してしまうようなこともない。
【００１６】また、請求項２記載の発明によれば、識別
突起に金属膜を被膜形成したことにより、金属膜は金属
光沢があるため、樹脂のみの構成に比べて識別突起の認
識を容易に行うことができる。また、識別突起に被膜形
成される金属膜は樹脂突起に配設されるのと同一材質で
あるため、識別突起及び樹脂突起に一括的に金属膜を形
成する事が可能となる。
突起に金属膜を被膜形成したことにより、金属膜は金属
光沢があるため、樹脂のみの構成に比べて識別突起の認
識を容易に行うことができる。また、識別突起に被膜形
成される金属膜は樹脂突起に配設されるのと同一材質で
あるため、識別突起及び樹脂突起に一括的に金属膜を形
成する事が可能となる。
【００１７】また、請求項３記載の発明によれば、第１
のエッチング工程において基材の凹部形成位置に凹部を
形成し、続く金属膜形成工程において第１のエッチング
工程で形成された凹部内に金属膜を形成し、更にその後
に実施される第２のエッチング工程において基材面の凹
部形成側の面をエッチングすることにより、金属膜の一
部は基材面から突出した構成となる。よって、この構成
とされたリードフレームに封止工程を実施して樹脂パッ
ケージを形成することにより、金属膜の基材面から突出
した部分は樹脂パッケージに食い込んだ状態となり、よ
って金属膜が樹脂突起から離脱するのを防止することが
できる。
のエッチング工程において基材の凹部形成位置に凹部を
形成し、続く金属膜形成工程において第１のエッチング
工程で形成された凹部内に金属膜を形成し、更にその後
に実施される第２のエッチング工程において基材面の凹
部形成側の面をエッチングすることにより、金属膜の一
部は基材面から突出した構成となる。よって、この構成
とされたリードフレームに封止工程を実施して樹脂パッ
ケージを形成することにより、金属膜の基材面から突出
した部分は樹脂パッケージに食い込んだ状態となり、よ
って金属膜が樹脂突起から離脱するのを防止することが
できる。
【００１８】更に、請求項４記載の発明によれば、第１
のエッチング工程において、凹部の形成と同時に金属膜
の認識を行うための識別突起を形成する孔部を形成する
ことにより、金属膜形成工程において凹部と孔部の双方
に一括的に金属膜を形成することができ、よって製造工
程の簡単化を図ることができる。
のエッチング工程において、凹部の形成と同時に金属膜
の認識を行うための識別突起を形成する孔部を形成する
ことにより、金属膜形成工程において凹部と孔部の双方
に一括的に金属膜を形成することができ、よって製造工
程の簡単化を図ることができる。
【００１９】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は本発明の一実施例
である半導体装置１０を示している。図１は半導体装置
１０の断面を示し、図２は半導体装置１０の底面を示
し、更に図３は後述する樹脂パッケージを透視した状態
の平面図である。
図面と共に説明する。図１乃至図３は本発明の一実施例
である半導体装置１０を示している。図１は半導体装置
１０の断面を示し、図２は半導体装置１０の底面を示
し、更に図３は後述する樹脂パッケージを透視した状態
の平面図である。
【００２０】半導体装置１０は、大略すると半導体素子
１１，樹脂パッケージ１２，及び金属膜１３とからなる
極めて簡単な構成とされている。半導体素子１１は、そ
の上面に複数の電極パッド１４が形成されており、また
素子固定樹脂１５上に搭載された構成とされている。ま
た、樹脂パッケージ１２は、例えばエポキシ樹脂を後述
するようにモールド成形（ポッティングも可能である）
することにより形成されるものであり、その実装面１６
の所定位置には樹脂突起１７及び識別突起１９が一体的
に形成されている。この樹脂突起１７の配設ピッチは、
例えば０．８ｍｍ程度とすることが可能である。
１１，樹脂パッケージ１２，及び金属膜１３とからなる
極めて簡単な構成とされている。半導体素子１１は、そ
の上面に複数の電極パッド１４が形成されており、また
素子固定樹脂１５上に搭載された構成とされている。ま
た、樹脂パッケージ１２は、例えばエポキシ樹脂を後述
するようにモールド成形（ポッティングも可能である）
することにより形成されるものであり、その実装面１６
の所定位置には樹脂突起１７及び識別突起１９が一体的
に形成されている。この樹脂突起１７の配設ピッチは、
例えば０．８ｍｍ程度とすることが可能である。
【００２１】また、金属膜１３は外部接続端子として機
能するものであり、樹脂パッケージ１２に形成された樹
脂突起１７を覆うように形成されている。この金属膜１
３と前記した電極パッド１４との間にはワイヤ１８が配
設されており、これにより金属膜１３と半導体素子１１
は電気的に接続した構成となっている。また、識別突起
１９はインデックスマークとして機能するものであり、
１ピン端子となる金属膜１３の近傍に形成位置が選定さ
れている。よって、この識別突起１９により１ピン端子
の識別や、製造工程中におけるパッケージの方向認識を
行うことができる。
能するものであり、樹脂パッケージ１２に形成された樹
脂突起１７を覆うように形成されている。この金属膜１
３と前記した電極パッド１４との間にはワイヤ１８が配
設されており、これにより金属膜１３と半導体素子１１
は電気的に接続した構成となっている。また、識別突起
１９はインデックスマークとして機能するものであり、
１ピン端子となる金属膜１３の近傍に形成位置が選定さ
れている。よって、この識別突起１９により１ピン端子
の識別や、製造工程中におけるパッケージの方向認識を
行うことができる。
【００２２】また、識別突起１９の突出量（高さ）は樹
脂突起１７の高さより低くなるよう構成されている。従
って、識別突起１９を形成することにより半導体装置１
０の高さが増大することはなく、かつ内部構成（ワイヤ
１８等）が露出してしまうようなこともない。更に、識
別突起１９の表面には、金属膜１３Ａ（以下、識別金属
膜という）が配設されている。このように、識別突起１
９の表面に識別金属膜１３Ａを形成することにより、識
別金属膜１３Ａは金属光沢があるため、単に樹脂のみの
構成に比べて識別突起１９の認識を容易に行うことがで
きる。
脂突起１７の高さより低くなるよう構成されている。従
って、識別突起１９を形成することにより半導体装置１
０の高さが増大することはなく、かつ内部構成（ワイヤ
１８等）が露出してしまうようなこともない。更に、識
別突起１９の表面には、金属膜１３Ａ（以下、識別金属
膜という）が配設されている。このように、識別突起１
９の表面に識別金属膜１３Ａを形成することにより、識
別金属膜１３Ａは金属光沢があるため、単に樹脂のみの
構成に比べて識別突起１９の認識を容易に行うことがで
きる。
【００２３】また、識別金属膜１３Ａは、樹脂突起１７
に配設される金属膜１３のと同一材質とされている。よ
って、後述するように、金属膜１３及び識別金属膜１３
Ａを識別突起１７及び樹脂突起１９に一括的に形成する
事が可能となり、樹脂突起１７に識別金属膜１３Ａを形
成する構成としても、半導体装置１０の製造工程が徒に
複雑化するようなことはない。
に配設される金属膜１３のと同一材質とされている。よ
って、後述するように、金属膜１３及び識別金属膜１３
Ａを識別突起１７及び樹脂突起１９に一括的に形成する
事が可能となり、樹脂突起１７に識別金属膜１３Ａを形
成する構成としても、半導体装置１０の製造工程が徒に
複雑化するようなことはない。
【００２４】ここで、金属膜１３の上端部に注目する
と、金属膜１３の上端部の所定範囲は樹脂パッケージ１
２の内部に埋設された状態となっている。具体的には、
金属膜１３の上端部は実装面１６の位置よりも、樹脂パ
ッケージ１２の内部に食い込んだ状態となっている（以
下、金属膜１３において、実装面１６の位置よりも樹脂
パッケージ１２内に食い込んだ部分をアンカー部４１と
いう）。
と、金属膜１３の上端部の所定範囲は樹脂パッケージ１
２の内部に埋設された状態となっている。具体的には、
金属膜１３の上端部は実装面１６の位置よりも、樹脂パ
ッケージ１２の内部に食い込んだ状態となっている（以
下、金属膜１３において、実装面１６の位置よりも樹脂
パッケージ１２内に食い込んだ部分をアンカー部４１と
いう）。
【００２５】尚、上記した金属膜１３及び識別金属膜１
３Ａは、単層の金属層により形成してもまた複数の金属
層を積層して形成した構成としてもよい。上記構成とさ
れた半導体装置１０は、従来のＳＳＯＰのようなインナ
ーリードやアウターリードが不要となり、インナーリー
ドからアウターリードへの引き回しのための面積や、ア
ウターリード自身の面積が不要となり、半導体装置１０
の小型化を図ることができる。
３Ａは、単層の金属層により形成してもまた複数の金属
層を積層して形成した構成としてもよい。上記構成とさ
れた半導体装置１０は、従来のＳＳＯＰのようなインナ
ーリードやアウターリードが不要となり、インナーリー
ドからアウターリードへの引き回しのための面積や、ア
ウターリード自身の面積が不要となり、半導体装置１０
の小型化を図ることができる。
【００２６】また、従来のＢＧＡのような半田ボールを
形成するために搭載基板を用いる必要がなくなるため、
半導体装置１０のコスト低減を図ることができる。ま
た、樹脂突起１７及び金属膜１３は、協働してＢＧＡタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。更に、上記のよう
に金属膜１３の一部に樹脂パッケージ１２内に食い込む
アンカー部４１を形成したことにより、金属膜１３と樹
脂パッケージ１２との接合力は増大する。よって、金属
膜１３が樹脂突起１７から剥離することを防止すること
ができ、これにより半導体装置１０の信頼性を向上させ
ることができる。
形成するために搭載基板を用いる必要がなくなるため、
半導体装置１０のコスト低減を図ることができる。ま
た、樹脂突起１７及び金属膜１３は、協働してＢＧＡタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。更に、上記のよう
に金属膜１３の一部に樹脂パッケージ１２内に食い込む
アンカー部４１を形成したことにより、金属膜１３と樹
脂パッケージ１２との接合力は増大する。よって、金属
膜１３が樹脂突起１７から剥離することを防止すること
ができ、これにより半導体装置１０の信頼性を向上させ
ることができる。
【００２７】続いて、上記した第１実施例に係る半導体
装置１０の製造方法について説明する。半導体装置１０
は、図１２に示されるリードフレーム２０を用いて製造
される。このリードフレーム２０は、導電性金属基材２
１に複数の凹部２２及び有底孔部２３が形成されると共
に、この凹部２２に金属膜１３が、有底孔部２３に識別
金属膜１３Ａが形成された構成とされている。
装置１０の製造方法について説明する。半導体装置１０
は、図１２に示されるリードフレーム２０を用いて製造
される。このリードフレーム２０は、導電性金属基材２
１に複数の凹部２２及び有底孔部２３が形成されると共
に、この凹部２２に金属膜１３が、有底孔部２３に識別
金属膜１３Ａが形成された構成とされている。
【００２８】凹部２２の形成位置は、半導体装置１０に
形成された樹脂突起１７の形成位置と対応するよう構成
されており、また金属膜１３は樹脂突起１７に嵌入しう
るよう形成されている。更に、有底孔部２３は１ピン端
子となる金属膜１３の近傍位置に形成されている。この
有底孔部２３の深さは、凹部２２の深さより浅くなるよ
う設定されている。
形成された樹脂突起１７の形成位置と対応するよう構成
されており、また金属膜１３は樹脂突起１７に嵌入しう
るよう形成されている。更に、有底孔部２３は１ピン端
子となる金属膜１３の近傍位置に形成されている。この
有底孔部２３の深さは、凹部２２の深さより浅くなるよ
う設定されている。
【００２９】また後述するように、リードフレーム２０
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２，金属膜１３，有底孔部２３，及び
識別金属膜１３Ａも１枚の金属基材２１に複数組形成さ
れている（図７参照）。先ず、半導体装置１０の製造工
程の内、リードフレーム２０の製造工程について図４乃
至図１２を用いて説明する。
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２，金属膜１３，有底孔部２３，及び
識別金属膜１３Ａも１枚の金属基材２１に複数組形成さ
れている（図７参照）。先ず、半導体装置１０の製造工
程の内、リードフレーム２０の製造工程について図４乃
至図１２を用いて説明する。
【００３０】リードフレーム２０を製造するには、先ず
図４に示すように、導電材料（例えば銅）よりなる平板
状の金属基材２１を用意し、この金属基材２１の上下両
面にエッチングレジスト２４を塗布する（レジスト塗布
工程）。このエッチングレジスト２４は、例えば感光性
樹脂であり、スピナー等を用いて所定膜厚に塗布され
る。
図４に示すように、導電材料（例えば銅）よりなる平板
状の金属基材２１を用意し、この金属基材２１の上下両
面にエッチングレジスト２４を塗布する（レジスト塗布
工程）。このエッチングレジスト２４は、例えば感光性
樹脂であり、スピナー等を用いて所定膜厚に塗布され
る。
【００３１】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図５に
示すレジストパターン２４ａを形成する（レジストパタ
ーン形成工程）。また、本実施例ではこのレジストパタ
ーン形成工程において、給電部２５の形成位置（給電部
形成位置）に対応する部位に配設されたエッチングレジ
スト２４も除去する構成としている。尚、給電部２５
は、後述する金属膜形成工程においてメッキ電極が配設
される部位である（図７参照）。
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図５に
示すレジストパターン２４ａを形成する（レジストパタ
ーン形成工程）。また、本実施例ではこのレジストパタ
ーン形成工程において、給電部２５の形成位置（給電部
形成位置）に対応する部位に配設されたエッチングレジ
スト２４も除去する構成としている。尚、給電部２５
は、後述する金属膜形成工程においてメッキ電極が配設
される部位である（図７参照）。
【００３２】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
し第１のエッチング処理が実施される（第１のエッチン
グ工程）。この第１のエッチング工程では、凹部２２の
形成位置，有底孔部２３の形成位置及び給電部形成位置
において、金属基材２１の上面からのみのハーフエッチ
ングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。
レジストパターン２４ａが形成された金属基材２１に対
し第１のエッチング処理が実施される（第１のエッチン
グ工程）。この第１のエッチング工程では、凹部２２の
形成位置，有底孔部２３の形成位置及び給電部形成位置
において、金属基材２１の上面からのみのハーフエッチ
ングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。
【００３３】これにより、図６に示されるように、金属
基材２１の凹部形成位置には凹部２２が形成されると共
に、識別突起１９の形成位置には有底孔部２３が形成さ
れる。また、図７に示されるように、金属基材２１の給
電部形成位置には凹部状の給電部２５が形成される。こ
の際、第１のエッチング工程により形成される凹部２２
の深さは、金属基材２１の板厚に対し６０％程度の深さ
とすることが可能である。
基材２１の凹部形成位置には凹部２２が形成されると共
に、識別突起１９の形成位置には有底孔部２３が形成さ
れる。また、図７に示されるように、金属基材２１の給
電部形成位置には凹部状の給電部２５が形成される。こ
の際、第１のエッチング工程により形成される凹部２２
の深さは、金属基材２１の板厚に対し６０％程度の深さ
とすることが可能である。
【００３４】また、凹部２２の開口面積に比べて有底孔
部２３の開口面積は小さいため、エッチング時における
エッチングレートは小さく、よって第１のエッチング工
程の終了時点で、上記のように有底孔部２３の深さは、
凹部２２の深さより浅くなる。このように、有底孔部２
３の深さと凹部２２の深さとの関係は、第１のエッチン
グ工程において特に手段を設けなくても、自動的に異な
る深さとなる。
部２３の開口面積は小さいため、エッチング時における
エッチングレートは小さく、よって第１のエッチング工
程の終了時点で、上記のように有底孔部２３の深さは、
凹部２２の深さより浅くなる。このように、有底孔部２
３の深さと凹部２２の深さとの関係は、第１のエッチン
グ工程において特に手段を設けなくても、自動的に異な
る深さとなる。
【００３５】一方、上記の給電部２５は金属基材２１の
長手方向両端部に夫々形成されており、この給電部２５
では導電性金属よりなる金属基材２１が露出した状態と
なっている。このため、給電部２５にメッキ用電極を配
設することにより、金属基材２１に所定の電位を印加す
ることが可能となる。尚、図７（Ｂ）は図７（Ａ）にお
けるＡ−Ａ線に沿う断面図である。
長手方向両端部に夫々形成されており、この給電部２５
では導電性金属よりなる金属基材２１が露出した状態と
なっている。このため、給電部２５にメッキ用電極を配
設することにより、金属基材２１に所定の電位を印加す
ることが可能となる。尚、図７（Ｂ）は図７（Ａ）にお
けるＡ−Ａ線に沿う断面図である。
【００３６】また、図７に矢印Ｂで示す矩形状の破線は
１個の半導体装置１０の形成領域を示しているが、同図
に示されるように１枚の金属基材２１には複数個（図７
に示す例では３４個）の半導体装置１０が一括的に形成
されるよう（多数個取りができるよう）構成されてい
る。これに従い、１個の半導体装置１０に対応する複数
個の凹部２２の組を１組とすると、１枚の金属基材２１
には複数組の凹部２２が形成されている。
１個の半導体装置１０の形成領域を示しているが、同図
に示されるように１枚の金属基材２１には複数個（図７
に示す例では３４個）の半導体装置１０が一括的に形成
されるよう（多数個取りができるよう）構成されてい
る。これに従い、１個の半導体装置１０に対応する複数
個の凹部２２の組を１組とすると、１枚の金属基材２１
には複数組の凹部２２が形成されている。
【００３７】上記のように第１のエッチング工程が実施
されると、続いて金属膜形成工程が実施され金属膜１３
及び識別金属膜１３Ａが形成される。本実施例において
は、金属膜１３及び識別金属膜１３Ａの形成にメッキ法
を用いており、前記した給電部２５にメッキ用電極を配
設すると共に、金属基材２１をメッキ槽に浸漬して電界
メッキを行う。尚、この金属膜１３の厚さは、メッキ時
間を制御することにより任意に設定することができる。
図８は金属膜１３及び識別金属膜１３Ａが形成された金
属基材２１を示している。
されると、続いて金属膜形成工程が実施され金属膜１３
及び識別金属膜１３Ａが形成される。本実施例において
は、金属膜１３及び識別金属膜１３Ａの形成にメッキ法
を用いており、前記した給電部２５にメッキ用電極を配
設すると共に、金属基材２１をメッキ槽に浸漬して電界
メッキを行う。尚、この金属膜１３の厚さは、メッキ時
間を制御することにより任意に設定することができる。
図８は金属膜１３及び識別金属膜１３Ａが形成された金
属基材２１を示している。
【００３８】上記の処理を実施することにより金属膜１
３及び識別金属膜１３Ａは金属基材２１に形成される
が、後に説明するように分離工程において、金属基材２
１に形成された金属膜１３及び識別金属膜１３Ａは樹脂
パッケージ１２をリードフレーム２０から分離する際に
樹脂パッケージ１２と共にリードフレーム２０から離脱
する必要がある。このため、金属膜１３及び識別金属膜
１３Ａは金属基材２１に対しある程度の分離性も要求さ
れる。
３及び識別金属膜１３Ａは金属基材２１に形成される
が、後に説明するように分離工程において、金属基材２
１に形成された金属膜１３及び識別金属膜１３Ａは樹脂
パッケージ１２をリードフレーム２０から分離する際に
樹脂パッケージ１２と共にリードフレーム２０から離脱
する必要がある。このため、金属膜１３及び識別金属膜
１３Ａは金属基材２１に対しある程度の分離性も要求さ
れる。
【００３９】従って、金属膜１３を凹部２２に、また識
別金属膜１３Ａを有底孔部２３に形成するに先立ち、上
記分離性を確保するために、凹部２２内及び有底孔部２
３内に導電性のペースト等の分離性を向上させる部材を
塗布しておき、その上部に金属膜１３，識別金属膜１３
Ａを形成する構成としてもよい。尚、上記した金属膜形
成工程では、メッキ法を用いて金属膜１３及び識別金属
膜１３Ａを形成する方法を説明したが、金属膜１３，１
３Ａの形成はメッキ法に限定されるものではなく、例え
ば蒸着法，スパッタリング法等の他の膜形成技術を用い
て形成する構成としてもよい。
別金属膜１３Ａを有底孔部２３に形成するに先立ち、上
記分離性を確保するために、凹部２２内及び有底孔部２
３内に導電性のペースト等の分離性を向上させる部材を
塗布しておき、その上部に金属膜１３，識別金属膜１３
Ａを形成する構成としてもよい。尚、上記した金属膜形
成工程では、メッキ法を用いて金属膜１３及び識別金属
膜１３Ａを形成する方法を説明したが、金属膜１３，１
３Ａの形成はメッキ法に限定されるものではなく、例え
ば蒸着法，スパッタリング法等の他の膜形成技術を用い
て形成する構成としてもよい。
【００４０】上記のように金属膜形成工程において金属
膜１３及び識別金属膜１３Ａが形成されると、続いて図
中上部に位置する（即ち、凹部２２内及び有底孔部２３
の形成側に位置する）レジストパターン２４ａのみを除
去するレジスト除去工程（第１のレジスト除去工程）が
実施され、図９に示されるリードフレーム２０が形成さ
れる。
膜１３及び識別金属膜１３Ａが形成されると、続いて図
中上部に位置する（即ち、凹部２２内及び有底孔部２３
の形成側に位置する）レジストパターン２４ａのみを除
去するレジスト除去工程（第１のレジスト除去工程）が
実施され、図９に示されるリードフレーム２０が形成さ
れる。
【００４１】続いて、レジストパターン２４ａが除去さ
れることにより、金属基材２１が露出した面に対し、図
１０に示されるように、第２のエッチング工程が実施さ
れる。この第２のエッチング工程では、金属基材２１に
対してハーフエッチングが実施される。また、第２のエ
ッチング工程で用いるエッチング液は、金属基材２１の
みがエッチングされ、金属膜１３及び識別金属膜１３Ａ
に対してはエッチングが行われないものが選定されてい
る。従って、第２のエッチング工程が終了した時点で、
図１１に示されるように、金属膜１３及び識別金属膜１
３Ａは、金属基材２１の上面に突出した状態となる。こ
の際、金属膜１３及び識別金属膜１３Ａの金属基材２１
の上面からの突出量は、エッチング時間等を制御するこ
とにより任意に設定することが可能である。
れることにより、金属基材２１が露出した面に対し、図
１０に示されるように、第２のエッチング工程が実施さ
れる。この第２のエッチング工程では、金属基材２１に
対してハーフエッチングが実施される。また、第２のエ
ッチング工程で用いるエッチング液は、金属基材２１の
みがエッチングされ、金属膜１３及び識別金属膜１３Ａ
に対してはエッチングが行われないものが選定されてい
る。従って、第２のエッチング工程が終了した時点で、
図１１に示されるように、金属膜１３及び識別金属膜１
３Ａは、金属基材２１の上面に突出した状態となる。こ
の際、金属膜１３及び識別金属膜１３Ａの金属基材２１
の上面からの突出量は、エッチング時間等を制御するこ
とにより任意に設定することが可能である。
【００４２】上記のように第２のエッチング工程におい
て金属膜１３及び識別金属膜１３Ａが金属基材２１の上
面から突出形成されると、続いて図中下部に位置するレ
ジストパターン２４ａを除去するレジスト除去工程（第
２のレジスト除去工程）が実施され、図１２に示される
リードフレーム２０が形成される。上記のようにリード
フレーム２０が形成されると、続いて図１３に示すよう
に、リードフレーム２０の所定素子搭載位置に素子固定
樹脂１５を塗布すると共に、素子固定樹脂１５の上部に
半導体素子１１を搭載する（素子搭載工程）。素子固定
樹脂１５は絶縁性を有すると共に接着剤として機能し、
よって半導体素子１１はリードフレーム２０上に素子固
定樹脂１５の接着力により搭載された状態となる。
て金属膜１３及び識別金属膜１３Ａが金属基材２１の上
面から突出形成されると、続いて図中下部に位置するレ
ジストパターン２４ａを除去するレジスト除去工程（第
２のレジスト除去工程）が実施され、図１２に示される
リードフレーム２０が形成される。上記のようにリード
フレーム２０が形成されると、続いて図１３に示すよう
に、リードフレーム２０の所定素子搭載位置に素子固定
樹脂１５を塗布すると共に、素子固定樹脂１５の上部に
半導体素子１１を搭載する（素子搭載工程）。素子固定
樹脂１５は絶縁性を有すると共に接着剤として機能し、
よって半導体素子１１はリードフレーム２０上に素子固
定樹脂１５の接着力により搭載された状態となる。
【００４３】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１４に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３との間にワイヤ１８を配設し、半導体素子１１と金
属膜１３とを電気的に接続する（接続工程）。このワイ
ヤ１８を電極パッド１４と金属膜１３との間でワイヤボ
ンディングする際、図１４に示す例では、先ず電極パッ
ド１４にワイヤ１８の一端をボンディングし（ファース
トボンディング）し、続いてワイヤ１８の他端を金属膜
１３にボンディング（セカンドボンディング）する方法
を採用した。
ム２０はワイヤボンディング装置に装着され、図１４に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３との間にワイヤ１８を配設し、半導体素子１１と金
属膜１３とを電気的に接続する（接続工程）。このワイ
ヤ１８を電極パッド１４と金属膜１３との間でワイヤボ
ンディングする際、図１４に示す例では、先ず電極パッ
ド１４にワイヤ１８の一端をボンディングし（ファース
トボンディング）し、続いてワイヤ１８の他端を金属膜
１３にボンディング（セカンドボンディング）する方法
を採用した。
【００４４】しかるに、図１５に示すように、先ず金属
膜１３にワイヤ１８の一端を接続し、続いて金属膜１３
から電極パッド１４にワイヤ１８を引き出した上で、ワ
イヤ１８の他端部を電極パッド１４に接続する方法を採
用してもよい。このように、先ず金属膜１３にワイヤ１
８の一端を接続し、その後にワイヤ１８の他端部を電極
パッド１４に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いることにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置１０の低背化を
図ることができる。
膜１３にワイヤ１８の一端を接続し、続いて金属膜１３
から電極パッド１４にワイヤ１８を引き出した上で、ワ
イヤ１８の他端部を電極パッド１４に接続する方法を採
用してもよい。このように、先ず金属膜１３にワイヤ１
８の一端を接続し、その後にワイヤ１８の他端部を電極
パッド１４に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いることにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置１０の低背化を
図ることができる。
【００４５】また、一般に電極パッド１４の配設ピッチ
は金属膜１３の配設ピッチに比べて狭く、またワイヤボ
ンディング処理においてファーストボンディングのボン
ディング領域はセカンドボンディングのボンディング領
域よりも広い。よって、配設ピッチの広い金属膜１３に
ファーストボンディングを行い、配設ピッチの狭い電極
パッド１４にセカンドボンディングを行う構成とするこ
とにより、高密度にワイヤ１８の配設を行うことが可能
となる。
は金属膜１３の配設ピッチに比べて狭く、またワイヤボ
ンディング処理においてファーストボンディングのボン
ディング領域はセカンドボンディングのボンディング領
域よりも広い。よって、配設ピッチの広い金属膜１３に
ファーストボンディングを行い、配設ピッチの狭い電極
パッド１４にセカンドボンディングを行う構成とするこ
とにより、高密度にワイヤ１８の配設を行うことが可能
となる。
【００４６】上記の接続工程が終了すると、続いてリー
ドフレーム２０上に半導体素子１１を封止するよう樹脂
２９を形成し樹脂パッケージ１２を形成する封止工程を
実施する。本実施例では、樹脂パッケージ１２をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。図１６は、接続工程が終
了したリードフレーム２０をモールド金型に装着して樹
脂２９（梨地で示す）をモールドした直後の状態を示す
概略構成図であり、３０はカル，３１はランナー，３２
はゲートを夫々示している。同図に示されるように、樹
脂パッケージ１２はリードフレーム２０に一括的に複数
個形成される。尚、モールド直後の状態では、複数個形
成された各樹脂パッケージ１２はゲート３２に存在する
樹脂２９（以下、ゲート内樹脂という）により連結した
状態となっている。
ドフレーム２０上に半導体素子１１を封止するよう樹脂
２９を形成し樹脂パッケージ１２を形成する封止工程を
実施する。本実施例では、樹脂パッケージ１２をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。図１６は、接続工程が終
了したリードフレーム２０をモールド金型に装着して樹
脂２９（梨地で示す）をモールドした直後の状態を示す
概略構成図であり、３０はカル，３１はランナー，３２
はゲートを夫々示している。同図に示されるように、樹
脂パッケージ１２はリードフレーム２０に一括的に複数
個形成される。尚、モールド直後の状態では、複数個形
成された各樹脂パッケージ１２はゲート３２に存在する
樹脂２９（以下、ゲート内樹脂という）により連結した
状態となっている。
【００４７】図１７は、１個の半導体装置に対応する樹
脂パッケージ１２を拡大して示す図である。同図に示さ
れるように、樹脂２９はモールド金型（上型）に形成さ
れているキャビティ（図示せず）により所定形状に形成
されると共に、リードフレーム２０が下型の機能を奏
し、凹部２２の内部（具体的には金属膜１３の内部）に
も樹脂２９は充填されて樹脂突起１７を形成する。ま
た、同時に樹脂２９は有底孔部２３の内部（具体的には
識別金属膜１３Ａの内部）にも充填され、識別突起１９
を形成する。この状態において、樹脂パッケージ１２は
リードフレーム２０に添着された状態とされている。
脂パッケージ１２を拡大して示す図である。同図に示さ
れるように、樹脂２９はモールド金型（上型）に形成さ
れているキャビティ（図示せず）により所定形状に形成
されると共に、リードフレーム２０が下型の機能を奏
し、凹部２２の内部（具体的には金属膜１３の内部）に
も樹脂２９は充填されて樹脂突起１７を形成する。ま
た、同時に樹脂２９は有底孔部２３の内部（具体的には
識別金属膜１３Ａの内部）にも充填され、識別突起１９
を形成する。この状態において、樹脂パッケージ１２は
リードフレーム２０に添着された状態とされている。
【００４８】また、前記したように、本実施例では金属
膜１３及び識別金属膜１３Ａはリードフレーム２０の表
面から突出した状態となっており、かつ、樹脂パッケー
ジ１２はリードフレーム２０を下型として形成される。
従って、樹脂パッケージ１２が形成された時点で、金属
膜１３及び識別金属膜１３Ａのリードフレーム表面から
突出した部分（以下、この部分をアンカー部４１，４１
Ａという）は、樹脂パッケージ１２内に食い込んだ状態
となっている。
膜１３及び識別金属膜１３Ａはリードフレーム２０の表
面から突出した状態となっており、かつ、樹脂パッケー
ジ１２はリードフレーム２０を下型として形成される。
従って、樹脂パッケージ１２が形成された時点で、金属
膜１３及び識別金属膜１３Ａのリードフレーム表面から
突出した部分（以下、この部分をアンカー部４１，４１
Ａという）は、樹脂パッケージ１２内に食い込んだ状態
となっている。
【００４９】従って、アンカー部４１，４１Ａは樹脂パ
ッケージ１２に対してアンカー効果を奏し、これにより
樹脂パッケージ１２と金属膜１３及び識別金属膜１３Ａ
との接合力を増大させることができる。上記のように樹
脂パッケージ１２が形成されると、各樹脂パッケージ１
２間に形成されていたゲート内樹脂，ランナー３１内に
残存した樹脂，及び刈る３０は除去され、図１８に示さ
れるように各樹脂パッケージ１２は個々独立した構成と
なる。しかるに、前記したように各樹脂パッケージ１２
はリードフレーム２０に添着された状態となっているた
め、個々独立した状態となっても各樹脂パッケージ１２
がリードフレーム２０から離脱することはない。
ッケージ１２に対してアンカー効果を奏し、これにより
樹脂パッケージ１２と金属膜１３及び識別金属膜１３Ａ
との接合力を増大させることができる。上記のように樹
脂パッケージ１２が形成されると、各樹脂パッケージ１
２間に形成されていたゲート内樹脂，ランナー３１内に
残存した樹脂，及び刈る３０は除去され、図１８に示さ
れるように各樹脂パッケージ１２は個々独立した構成と
なる。しかるに、前記したように各樹脂パッケージ１２
はリードフレーム２０に添着された状態となっているた
め、個々独立した状態となっても各樹脂パッケージ１２
がリードフレーム２０から離脱することはない。
【００５０】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図１
９に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。このテ
ープ部材３３は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ１２の上部をテープ部材３３で連結する
ことにより、リードフレーム２０から各樹脂パッケージ
１２を分離しても、個々の樹脂パッケージ１２をテープ
部材３３により位置規制することができる。
ープ配設工程が実施される。テープ配設工程では、図１
９に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。このテ
ープ部材３３は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ１２の上部をテープ部材３３で連結する
ことにより、リードフレーム２０から各樹脂パッケージ
１２を分離しても、個々の樹脂パッケージ１２をテープ
部材３３により位置規制することができる。
【００５１】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ１２をリードフレーム２０か
ら分離し半導体装置１０を形成する分離工程が実施され
る。図２０は分離工程を示しており、同図に示す例では
リードフレーム２０をエッチング液に浸漬させて溶解す
ることにより樹脂パッケージ１２をリードフレーム２０
から分離させる方法が示されている。
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ１２をリードフレーム２０か
ら分離し半導体装置１０を形成する分離工程が実施され
る。図２０は分離工程を示しており、同図に示す例では
リードフレーム２０をエッチング液に浸漬させて溶解す
ることにより樹脂パッケージ１２をリードフレーム２０
から分離させる方法が示されている。
【００５２】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１３及び
識別金属膜１３Ａは溶解しない性質を有するエッチング
液を選定している。従って、リードフレーム２０が完全
に溶解されることにより樹脂パッケージ１２はリードフ
レーム２０から分離される。この際、金属膜１３及び識
別金属膜１３Ａはアンカー部４１，４１Ａが樹脂パッケ
ージ１２に埋設された状態となっているため、樹脂突起
１７側に配設された状態となる。これにより、図１に示
す半導体装置１０が形成される。
は、リードフレーム２０のみを溶解し、金属膜１３及び
識別金属膜１３Ａは溶解しない性質を有するエッチング
液を選定している。従って、リードフレーム２０が完全
に溶解されることにより樹脂パッケージ１２はリードフ
レーム２０から分離される。この際、金属膜１３及び識
別金属膜１３Ａはアンカー部４１，４１Ａが樹脂パッケ
ージ１２に埋設された状態となっているため、樹脂突起
１７側に配設された状態となる。これにより、図１に示
す半導体装置１０が形成される。
【００５３】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。また、金属膜１３及び識別金属膜１３Ａに形成され
たアンカー部４１，４１Ａにより、金属膜１３及び識別
金属膜１３Ａと樹脂パッケージ１２との接合力が増大し
ているため、金属膜１３を樹脂突起１７に、また識別金
属膜１３Ａを識別突起１９に確実に配設することができ
る。
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。また、金属膜１３及び識別金属膜１３Ａに形成され
たアンカー部４１，４１Ａにより、金属膜１３及び識別
金属膜１３Ａと樹脂パッケージ１２との接合力が増大し
ているため、金属膜１３を樹脂突起１７に、また識別金
属膜１３Ａを識別突起１９に確実に配設することができ
る。
【００５４】図２１は、分離工程が終了した状態の半導
体装置１０を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置１０はテープ部
材３３に接着された状態を維持している。従って、分離
工程が終了後における半導体装置１０の扱いを容易とす
ることができる。更に、図２１に示される状態でテープ
部材３３を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置１０を実装基板に自動装
填を行うことも可能となる。
体装置１０を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置１０はテープ部
材３３に接着された状態を維持している。従って、分離
工程が終了後における半導体装置１０の扱いを容易とす
ることができる。更に、図２１に示される状態でテープ
部材３３を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置１０を実装基板に自動装
填を行うことも可能となる。
【００５５】また、上記の製造方法では、従来必要とさ
れたリードの切断処理、及びリードを所定形状（例えば
ガルウィング形状）に成形する工程は不要となり、半導
体装置１０の製造工程を簡単化することができる。
れたリードの切断処理、及びリードを所定形状（例えば
ガルウィング形状）に成形する工程は不要となり、半導
体装置１０の製造工程を簡単化することができる。
【００５６】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１及び請求項３
記載の発明によれば、金属膜と樹脂パッケージとの接合
力は増大し、よって金属膜が樹脂突起から剥離すること
を確実に防止することができる。
の効果を実現することができる。請求項１及び請求項３
記載の発明によれば、金属膜と樹脂パッケージとの接合
力は増大し、よって金属膜が樹脂突起から剥離すること
を確実に防止することができる。
【００５７】更に、請求項１記載の発明によれば、識別
突起をインデックスマークとして用いることができるた
め金属膜（端子）の認識を行うことが可能となり、また
識別突起の高さは樹脂突起の高さより低くなるよう形成
されているため、この識別突起を形成することによる半
導体装置の高さ増大を防止することができる。また、請
求項２記載の発明によれば、識別突起に金属膜を被膜形
成したことにより、金属膜は金属光沢があるため識別突
起の認識を容易に行うことができる。また、識別突起に
被膜形成される金属膜は樹脂突起に配設されるのと同一
材質であるため、識別突起及び樹脂突起に一括的に金属
膜を形成する事が可能となる。
突起をインデックスマークとして用いることができるた
め金属膜（端子）の認識を行うことが可能となり、また
識別突起の高さは樹脂突起の高さより低くなるよう形成
されているため、この識別突起を形成することによる半
導体装置の高さ増大を防止することができる。また、請
求項２記載の発明によれば、識別突起に金属膜を被膜形
成したことにより、金属膜は金属光沢があるため識別突
起の認識を容易に行うことができる。また、識別突起に
被膜形成される金属膜は樹脂突起に配設されるのと同一
材質であるため、識別突起及び樹脂突起に一括的に金属
膜を形成する事が可能となる。
【００５８】更に、請求項４記載の発明によれば、金属
膜形成工程において凹部と孔部の双方に一括的に金属膜
を形成することができ、よって製造工程の簡単化を図る
ことができる。
膜形成工程において凹部と孔部の双方に一括的に金属膜
を形成することができ、よって製造工程の簡単化を図る
ことができる。
【図１】本発明の一実施例である半導体装置の断面図で
ある。
ある。
【図２】本発明の一実施例である半導体装置の底面図で
ある。
ある。
【図３】本発明の一実施例である半導体装置の透視図で
ある。
ある。
【図４】本発明の一実施例である半導体装置の製造方法
の内、リードフレーム形成工程を説明するための図であ
る（レジスト塗布工程）。
の内、リードフレーム形成工程を説明するための図であ
る（レジスト塗布工程）。
【図５】リードフレーム形成工程を説明するための図で
ある（レジストパターン形成工程）。
ある（レジストパターン形成工程）。
【図６】リードフレーム形成工程を説明するための図で
ある（エッチング工程）。
ある（エッチング工程）。
【図７】リードフレームに形成される給電部を説明する
ための図である。
ための図である。
【図８】リードフレーム形成工程を説明するための図で
ある（金属膜形成工程）。
ある（金属膜形成工程）。
【図９】リードフレーム形成工程を説明するための図で
ある（第１のレジスト剥離工程）。
ある（第１のレジスト剥離工程）。
【図１０】リードフレーム形成工程を説明するための図
である（第１のエッチング工程）。
である（第１のエッチング工程）。
【図１１】第１のエッチング工程が終了した状態のリー
ドフレームを示す図である。
ドフレームを示す図である。
【図１２】リードフレーム形成工程を説明するための図
である（第２のレジスト剥離工程）。
である（第２のレジスト剥離工程）。
【図１３】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。
ための図である（素子搭載工程）。
【図１４】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。
ための図である（接続工程）。
【図１５】半導体装置の製造方法における接続工程の変
形例を説明するための図である。
形例を説明するための図である。
【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。
ための図である（封止工程）。
【図１７】封止工程が終了したリードフレームを示す断
面図である。
面図である。
【図１８】封止工程が終了したリードフレームを示す平
面図及び側面図である。
面図及び側面図である。
【図１９】半導体装置の製造方法の一実施例を説明する
ための図である（テープ配設工程）。
ための図である（テープ配設工程）。
【図２０】半導体装置の製造方法の一実施例を説明する
ための図である（第２のエッチング工程）。
ための図である（第２のエッチング工程）。
【図２１】封止工程が終了した半導体装置を示す平面図
及び側面図である。
及び側面図である。
【図２２】従来の半導体装置の一例を説明するための図
である。
である。
【図２３】従来の半導体装置の一例を説明するための図
である。
である。
【図２４】従来の半導体装置の一例を説明するための図
である。
である。
１０ 半導体装置 １１ 半導体素子 １２ 樹脂パッケージ １３ 金属膜 １３Ａ 識別金属膜 １４ 電極パッド １７ 樹脂突起 １８ ワイヤ １９ 識別突起 ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２３ 有底孔部 ２４ エッチングレジスト ２４ａ レジストパターン ２５ 給電部 ２６ 枠状部 ２７ 連結部 ２８ リードフレームユニット ３３ テープ部材 ３４ ランナーフレーム ４１，４１Ａ アンカー部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平７−226475（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (4)
- 【請求項１】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
と、 該樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備しており、 前記金属膜の一部に、前記樹脂パッケージ内に食い込む
アンカー部を形成し、 かつ、前記樹脂パッケージの前記金属膜が配設される面
に、前記樹脂突起の高さより低く形成され、前記金属膜
の識別を行う識別突起を形成したことを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、前記識別突起に前記樹脂突起に配設されるのと同一材質
よりなる金属膜を被膜形成したことを特徴とする半導体
装置。 - 【請求項３】 凹部内に金属膜が形成されたリードフレ
ームを形成するリードフレーム形成工程と、 前記リードフレームに半導体素子を搭載する素子搭載工
程と、 前記半導体素子に形成された電極パッドと、前記リード
フレームに形成されている前記金属膜とを電気的に接続
する接続工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
膜と共に分離する分離工程とを具備する半導体装置の製
造方法であって、 前記リードフレーム形成工程が、 基材両面にエッチングレジストを塗布するレジスト塗布
工程と、 前記エッチングレジストの凹部形成位置に対応する部位
を除去して所定のレジストパターンを形成するレジスト
パターン形成工程と、 前記基材の凹部形成位置に凹部を形成する第１のエッチ
ング工程と、 前記第１のエッチング工程で形成された凹部内に、金属
膜を形成する金属膜形 成工程と、 前記基材面の凹部形成側の面をエッチングし、前記金属
膜の一部が基材面から突出するよう形成する第２のエッ
チング工程と前記エッチングレジストを除去するレジス
ト除去工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記第１のエッチング工程において、 前記凹部の形成と同時に、前記金属膜の識別を行うため
の識別突起を形成する孔部を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09048744A JP3137323B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09048744A JP3137323B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247715A JPH10247715A (ja) | 1998-09-14 |
| JP3137323B2 true JP3137323B2 (ja) | 2001-02-19 |
Family
ID=12811801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09048744A Expired - Lifetime JP3137323B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137323B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169919B2 (ja) | 1998-12-21 | 2001-05-28 | 九州日本電気株式会社 | ボールグリッドアレイ型半導体装置及びその製造方法 |
| DE19905055A1 (de) | 1999-02-08 | 2000-08-17 | Siemens Ag | Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung |
| TW471145B (en) * | 1999-06-21 | 2002-01-01 | Noge Electric Ind Co Ltd | Package for resin packaging and substrate for terminal formation |
| JP3560869B2 (ja) * | 1999-09-24 | 2004-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2001230345A (ja) * | 2000-02-17 | 2001-08-24 | Sumitomo Metal Mining Co Ltd | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム |
| JP4395986B2 (ja) * | 2000-04-24 | 2010-01-13 | 住友金属鉱山株式会社 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
| JP3510841B2 (ja) * | 2000-05-09 | 2004-03-29 | 三洋電機株式会社 | 板状体、リードフレームおよび半導体装置の製造方法 |
| JP4761662B2 (ja) * | 2001-07-17 | 2011-08-31 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP4225794B2 (ja) * | 2003-01-20 | 2009-02-18 | 三洋電機株式会社 | 半導体装置 |
| JP5533350B2 (ja) * | 2010-06-30 | 2014-06-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
1997
- 1997-03-04 JP JP09048744A patent/JP3137323B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10247715A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US7932599B2 (en) | Semiconductor component of semiconductor chip size with flip-chip-like external contacts | |
| US6861295B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| KR101668141B1 (ko) | Ｉｃ 패키지 및 이의 제조방법 | |
| JP3007833B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| US9177837B2 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US8772089B2 (en) | Chip package structure and manufacturing method thereof | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP4362163B2 (ja) | 半導体装置の製造方法 | |
| KR100630581B1 (ko) | 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 | |
| US20040042185A1 (en) | Tab package and method for fabricating the same | |
| US11764130B2 (en) | Semiconductor device | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| US6717822B1 (en) | Lead-frame method and circuit module assembly including edge stiffener | |
| JP4283240B2 (ja) | 半導体装置の製造方法 | |
| JP2013084858A (ja) | リードフレームおよびその製造方法 | |
| KR100558269B1 (ko) | 금속 칩 스케일 반도체패키지 및 그 제조방법 | |
| KR100800135B1 (ko) | 칩 사이즈 패키지 제조방법 | |
| JP3077649B2 (ja) | Ｔｃｐ用テープを用いた半導体装置 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JP2006324270A (ja) | 半導体装置およびその製造方法 | |
| JP2000260897A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |