CN1241244C - 半导体元件的安装方法 - Google Patents

半导体元件的安装方法 Download PDF

Info

Publication number
CN1241244C
CN1241244C CNB021433704A CN02143370A CN1241244C CN 1241244 C CN1241244 C CN 1241244C CN B021433704 A CNB021433704 A CN B021433704A CN 02143370 A CN02143370 A CN 02143370A CN 1241244 C CN1241244 C CN 1241244C
Authority
CN
China
Prior art keywords
wafer
semiconductor element
salient point
connector
insulative resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021433704A
Other languages
English (en)
Other versions
CN1411043A (zh
Inventor
西川英信
西田一人
清水一路
大谷博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1411043A publication Critical patent/CN1411043A/zh
Application granted granted Critical
Publication of CN1241244C publication Critical patent/CN1241244C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种提高生产效率的半导体元件的安装方法。在形成有多个半导体装置(1A)的晶圆(1)的电极上形成凸点(3)，在晶圆与接插件(5)之间介入绝缘性树脂(6)，对该晶圆和接插件进行临时压接，然后通过加热加压使树脂固化，对晶圆和接插件进行正式压接，从而使晶圆的电极和接插件的电极构成连接，同时通过使在晶圆与接插件的压接时被挤出的树脂流入与晶圆的切割线一致配置的槽(2)中，使树脂流动均匀化，然后分割成各个单片的半导体元件。

Description

半导体元件的安装方法
技术领域
本发明涉及一种将晶圆本身或者从晶圆切割的半导体元件安装在电路板上的接插件上的安装半导体元件安装方法。
背景技术
时至今日，在所有产品上都使用到电路板，并且，随着便携式机器的增加，希望对IC芯片不需封装，而直接在裸露的状态下安装在电路板上的芯片安装方法。
以下说明现有的将IC芯片贴装在电子机器的电路板上的方法。
如图20～21所示，提出了使用绝缘性树脂片作为半导体元件安装中的封接材料的半导体元件的安装方法。
在图20(a)中，将晶圆吸在设备的第1平台108上，进行平坦化，由第1平台108加热到250℃，然后，如图20(b)所示，通过引线连接装置附属的毛细管104利用25μm直径(三菱材料制造)的Au线形成双头凸点103。又，有时也可以通过在晶圆101的焊盘上进行电镀形成凸点。
在图20(c)中，在接插件105上，在半导体元件安装区域放置包含导电粒子的绝缘性树脂片106，如图21(a)所示，利用内置筒形加热器108的粘贴工具107进行加热、加压，将绝缘性树脂片106粘贴在接插件105上。这时的加热，需要采用不会引起绝缘性树脂片106发生固化反应、反而使绝缘性树脂片106软化、容易粘贴在接插件105上的温度，通常为60～100℃。
在图21(a)、(b)中，将绝缘性树脂片106上的称为隔膜的薄片剥开，使接插件105上的电极与晶圆上的凸点104相接触地进行定位，通过内置筒形加热器108a的压接工具110，通过加热、加压，使绝缘性树脂片106发生固化反应。这时的压接条件通常是180～240℃，8～30sec。
在图22中，将压接在接插件105上的晶圆101通过用切割装置分割成各个半导体装置126，从而形成单片化。
每个单片半导体元件的安装，通常采用在绝缘性树脂片中混入导电粒子的各向异性导电薄片(ACF)，ACF方法已被广泛使用。
又，通过进行以上工艺，可以在短时间内容易地成批制造半导体装置。
这样，为了实现电子产品的小型化，虽然提出了现有技术所示的倒装芯片安装，并已经实用化，但存在以下那样的问题。
第1，由于是对每单片半导体元件进行压接，通过加热和加压进行安装，不能提高生产效率。为此，作为提高生产效率的方案，虽然提出了在晶圆层面上的晶圆的电极上形成凸点，在上述晶圆和接插件之间通过ACF粘接，用加热、加压使ACF固化，压接晶圆和接插件，使晶圆上的电极和接插件的电极连接，然后，切割每个半导体元件的工艺过程，但在现有的ACF工艺等压接工艺中，存在着ACF树脂向晶圆周边逸出量大，在中央部位ACF树脂不能逸出的问题，难以在晶圆层面上进行均匀连接。
第2，在晶圆层面上双头凸点是随着对晶圆的加热而形成，在第1个半导体元件上的凸点形成与最终半导体元件上的凸点形成，其被加热的过程大不相同，特别是对于初期序号的半导体元件上的凸点形成，加热时间长，在半导体元件和Au凸点之间促进形成合金层，降低了半导体元件的电极上的凸点的接合强度。
第3，在半导体元件上的双头凸点的形成中，半导体元件的电极，例如A1等被露出，由于半导体装置组装后的吸湿，有时会出现半导体元件的电极腐蚀的情况。
第4，在当前由于是对每个单片半导体装置，在半导体元件的与半导体元件面相反的面上进行1号脚等的标注，因而不能提高生产效率。
第5，在晶圆上的标注中，不知道半导体元件面和半导体元件相反面之间的位置关系。这时，虽然在对半导体元件进行蚀刻等过程中可通过设置贯通孔，以表示出表背面的位置关系，但这将成为成本增加的主要原因。
第6，由于是像ACF那样，将ACF粘贴在接插件中，然后安装半导体元件地，对每片半导体元件供给绝缘性封接树脂，所以生产效率低。并且，如果在接插件的给定部位任意粘贴ACF，将使得生产设备复杂。又，将多个半导体元件安装在1个接插件上时，在工艺上需要准备多种尺寸的ACF，不仅成为成本增加的主要原因，而且在批量生产管理上变得复杂。
第7，在积层多个半导体元件构成半导体装置中，在积层工序中，采用ACF等的加压加热的压接工艺时，在加压时下层的晶圆弯曲，使得下层和上层的晶圆之间电连接不充分。
第8，在积层多个半导体元件构成半导体装置中，如果在晶圆积层后进行单片分割，由于上层和下层的半导体结晶面的方向有差异，有时会出现半导体元件缺陷。
虽然存在着上述的各种问题，但总而言之，由于是通过对每个单片半导体元件的压接、加热和加压进行安装，所以不能提高生产效率是最大的问题。
因此，本发明的目的在于提供一种生产效率高的半导体元件的安装方法。
专利文献：特开平11-260851号公报。
发明内容
为了达到上述目的，本发明具有以下的构成。
依据本发明之1，提供一种，在形成了多个半导体元件的晶圆的电极上通过引线连接形成双头凸点，在上述晶圆的上述多个半导体元件和接插件之间介入绝缘性树脂后使其接触进行临时压接，通过以比上述临时压接要高的温度加热、并且以比上述临时压接要大的压力加压、使上述绝缘性树脂固化后使上述晶圆和上述接插件正式压接形成连接上述晶圆上的上述多个半导体元件的各电极和上述接插件的各电极的连接体，然后，对应上述晶圆的每个上述半导体元件通过切割连接体进行切割分离制造出单片的半导体装置，的半导体元件的安装方法。
依据本发明之2实施方式，是在本发明之1中，提供一种，在上述正式压接时，通过在和上述晶圆的切割线一致配置的槽内流入压接上述晶圆和上述接插件时挤出的上述绝缘性树脂，使上述绝缘性树脂的流动均匀化，的半导体元件的安装方法。
依据本发明之3，是在本发明之1中，提供一种，在上述正式压接时，通过在和上述晶圆的切割线一致配置的、具有比上述接插件和上述晶圆正式压接后挤出的晶圆周边的单位长度的绝缘性树脂的体积V2(cm3/mm)要大的体积V1(cm3/mm)的槽内，流入压接上述晶圆和上述接插件时挤出的上述绝缘性树脂，使上述绝缘性树脂的流动均匀化，的半导体元件的安装方法。
依据本发明之4，是在本发明之1～3中，提供一种，为形成上述双头凸点的加热时，只对上述晶圆上的每个半导体元件形成区域加热，的半导体元件的安装方法。
依据本发明之5，是在本发明之1～3中，提供一种，在上述正式压接的加热时，只对上述晶圆上的每个半导体元件形成区域加热，的半导体元件的安装方法。
依据本发明之6，是在本发明之1～3中，提供一种，在上述晶圆的电极上形成上述双头凸点后，在上述晶圆上形成上述绝缘性树脂层，的半导体元件的安装方法。
依据本发明之7，是在本发明之6中，提供一种，在上述晶圆的电极上形成上述双头凸点后，用旋转喷涂方式形成绝缘性树脂浆料，通过使上述浆料固化，在上述晶圆上形成上述绝缘性树脂层，的半导体元件的安装方法。
依据本发明之8，是在本发明之6中，提供一种，在上述晶圆的电极上形成上述双头凸点后，用旋转喷涂方式形成绝缘性树脂浆料，通过使上述浆料半固化，在上述晶圆上形成上述绝缘性树脂层，的半导体元件的安装方法。
依据本发明之9，是在本发明之6中，提供一种，在上述晶圆的电极上形成上述双头凸点后，在上述晶圆上粘贴绝缘性树脂薄片，然后通过加热、加压，在上述晶圆上形成上述绝缘性树脂层，的半导体元件的安装方法。
依据本发明之10，是在本发明之1～9中，提供一种，上述凸点形成前，在上述晶圆的半导体元件形成面的相反面上预先进行每个半导体元件的一次标注，的半导体元件的安装方法。
依据本发明之11，是在本发明之10中，提供一种，在上述晶圆的半导体元件形成面的相反面上预先进行每个半导体元件的一次标注，是采用设置在上述晶圆上的折边作为基准进行定位，的半导体元件的安装方法。
依据本发明之12，是在本发明之5，提供一种，为形成上述双头凸点的加热时，通过由与吸引支撑上述晶圆的第1平台不同的第2平台，吸引支撑与形成了上述双头凸点的半导体元件形成区域的双头凸点形成面相反的面，并同时加热，的半导体元件的安装方法。
依据本发明之13，是在本发明之14中，提供一种，为形成上述双头凸点的加热时，上述第2平台与形成了上述双头凸点的半导体元件形成区域的移动同步移动，一直保持吸引支撑与形成了上述双头凸点的半导体元件形成区域的双头凸点形成面相反的面，并同时加热，的半导体元件的安装方法。
依据本发明之14，是在本发明之1中，提供一种，在形成了上述连接体之后，在上述连接体的上述晶圆上在介入第2绝缘性树脂后进一步积层另一晶圆使其压接，并且使上下积层的晶圆的凸点的位置对齐，并且使上述上下积层的晶圆的电极穿通上述第2绝缘性树脂连接，通过对应上述晶圆的每个上述半导体元件切割分离连接体，而制造出单片的半导体装置，的半导体元件的安装方法。
依据本发明之15，是在本发明之14中，提供一种，上述上下积层的晶圆在2张晶圆的结晶构造面一致的情况下进行积层，的半导体元件的安装方法。
附图说明
本发明的其他目的和特征，通过参照附图对以下的优选实施方式的记述中进行说明。在附图中，
图1(a)～(c)分别是有关本发明第1实施方式的半导体元件的安装方法的说明图。
图2(a)、(b)分别是图1的继续，是有关本发明第1实施方式的半导体元件的安装方法的说明图。
图3(a)、(b)分别是现有的半导体元件的安装方法的说明图，以及是图1的继续，是有关本发明第1实施方式的半导体元件的安装方法的说明图。
图4(a)～(c)分别是有关本发明第2实施方式的半导体元件的安装方法的说明图。
图5是有关本发明第3实施方式的半导体元件的安装方法的说明图。
图6(a)～(c)分别是有关本发明第4实施方式的半导体元件的安装方法的说明图。
图7(a)～(c)分别是图6(c)的继续，是有关本发明第4实施方式的半导体元件的安装方法的说明图。
图8(a)、(b)分别是图7(c)的继续，是有关本发明第4实施方式的半导体元件的安装方法的说明图。
图9(a)～(c)分别是有关本发明第5实施方式的半导体元件的安装方法的说明图。
图10(a)、(b)分别是有关本发明第5实施方式的半导体元件的安装方法的说明图。
图11(a)～(c)分别是有关本发明第6实施方式的半导体元件的安装方法的说明图。
图12(a)、(b)分别是图11(c)的继续，是有关本发明第6实施方式的半导体元件的安装方法的说明图。
图13(a)～(c)分别是有关本发明第7实施方式的半导体元件的安装方法的说明图。
图14(a)、(b)分别是有关本发明第8实施方式的半导体元件的安装方法的说明图。
图15(a)～(c)分别是图14(b)的继续，是有关本发明第8实施方式的半导体元件的安装方法的说明图。
图16是有关本发明第9实施方式的半导体元件的安装方法的流程图。
图17(a)～(e)分别是有关本发明第9实施方式的半导体元件的安装方法中所使用的晶圆的说明图。
图18是将本发明第9实施方式适用于第6实施方式中时的半导体元件的安装方法的说明图。
图19是有关本发明第10实施方式的半导体元件的安装方法的说明图。
图20(a)～(c)分别是现有的向接插件上安装半导体元件的方法的说明图。
图21(a)～(c)分别是图20的继续，是现有的向接插件上安装半导体元件的方法的说明图。
图22是图21的继续，是现有的向接插件上安装半导体元件的方法的说明图。
具体实施方式
在本发明的说明中，在附图中相同的部件采用相同的符号。
以下参照附图详细说明本发明的实施方式。
(第1实施方式)
如图1所示，本发明第1实施方式的半导体元件的安装方法，包括在形成多个半导体元件1A的晶圆1的各电极上分别形成凸点3的凸点形成工序、然后在上述晶圆1和接插件5之间通过介入第1绝缘性树脂层6(在第1实施方式中，作为一例，为绝缘性树脂片)进行粘接，将上述晶圆1临时压接在半导体装置形成用中间电路板、换言之，接插件5上的临时压接工序；然后通过加热、加压使第1绝缘性树脂层6的热固化性或者热可塑性的绝缘性树脂固化，将晶圆1和接插件5正式压接，使晶圆1上的各电极和接插件5的各电极连接形成连接体30的正式压接工序；然后对于包含上述半导体元件1A的每个半导体装置，通过切割上述连接体30而制造出半导体装置26的切割工序。所制造的半导体装置26可以单独、也可以和其他电子元件一起安装在形成规定电路的电路板上。此外，在图1(a)中的实线1z为表示每个半导体元件的边界的假想线。
详细讲，在上述凸点形成工序中，将晶圆1吸引在晶圆支撑用平台上使其平坦化，在由平台加热到例如250℃后，由引线连接装置附属的毛细管，采用例如25m直径(三菱材料制造)的Au线，在晶圆1的各焊盘电极上形成双头凸点3。在晶圆1的电极上形成由Au线构成的双头凸点3时，对晶圆1的加热是加热晶圆1上的每个半导体元件形成区域。或者，有时也可以对晶圆1的各焊盘进行电镀形成凸点。
在上述临时压接工序中，在晶圆1的各电极上由Au线形成双头凸点3后，在晶圆1的整个面上供给绝缘性树脂浆料后，以旋转喷涂方式广泛形成第1绝缘性树脂层6，然后使第1绝缘性树脂层6固化或者半固化。又，在晶圆1上第1绝缘性树脂层6的形成，也可以采用将绝缘性树脂薄片粘贴在晶圆1的整个面上，然后通过加热加压形成第1绝缘性树脂层6，使该第1绝缘性树脂层6固化或者半固化的方法。当第1绝缘性树脂层6为热固化性的绝缘性树脂时，采用不固化或者半固化。上述晶圆1上的第1绝缘性树脂层6，可以完全固化也可以半固化，完全固化时，可以强化对半导体元件1A的电极露出部的保护，半固化时，可以提高与后续工序中半导体元件安装时的绝缘性封接树脂之间的密接性，可以提高半导体装置自身的可靠性。
另一方面，与其不同，在接插件5中采用切割装置，对每个半导体元件，形成与切割线一致的、相互平行成格子状的、深度例如为0.15mm的V型槽2。该槽2预先设置在晶圆1上面的每个半导体元件1A的外周、或者对接插件5侧的半导体元件1A压接的外周部上。作为一例，在图1(b)、(c)中表示在对接插件5侧的半导体元件1A压接的外周部上预先设置了槽2的状态。又，晶圆1上的每个半导体元件1A的外周、或者压接插件5侧的半导体元件1A的外周部上设置的槽2的体积V1(cm3/mm)，和压接接插件5和晶圆1之后挤压出来的晶圆1周边单位长度的第1绝缘性树脂层6的绝缘性树脂的体积V2(cm3/mm)之间的关系为V2≤V1。
在形成这样的体积的槽2后，在上述临时压接工序中，如图2(a)所示，利用内置筒形加热器8的粘贴工具7，以例如80℃的加热、例如约14.7MPa(150kgf/cm2)的加压使第1绝缘性树脂层6的绝缘性树脂若干固化，使晶圆1和接插件5形成临时压接。这样由粘贴工具7的按压，将晶圆粘贴在接插件5上时，第1绝缘性树脂层6的绝缘性树脂的逸出场所可以由上述槽2充分确保，可以使晶圆1均匀压接在接插件5上。此外，最好是由粘贴工具7吸附保持支撑晶圆1，在平台11上对接插件5通过吸附而构成定位保持。
此外，上述内置筒形加热器8的粘贴工具7也可以在其他实施方式中作为在临时压接或者树脂片的粘贴等中使用的临时压接用安装头或者粘贴工具使用。
在之后的上述正式压接工序中，如图2(b)所示，在将晶圆1通过第1绝缘性树脂层6临时压接在平台11上的接插件5上的状态下，由内置筒形加热器8的压接工具10，在晶圆1的背面(图中为上面)进行例如压接压力约为44.1MPa(450kgf/cm2)的加压，例如200℃的加热，使第1绝缘性树脂层6的绝缘性树脂完全固化，将晶圆1和接插件5正式压接。在正式压接之后，在晶圆1上的各凸点3与接插件5的各电极之间，通过穿通第1绝缘性树脂层6使其直接接触，以形成电连接的状态。
此外，上述内置筒形加热器8的压接工具10在其他实施方式中也可以作为正式压接中使用的正式压接用安装头。
在此，如以往的那样，当在接插件5上未设置槽2时，其正式压接时的绝缘性树脂层106的流动状态如图3(a)所示。晶圆101中央部位的绝缘性树脂不能流出，而周边部的绝缘性树脂容易流出。其结果，晶圆101的中央部位的凸点103与接插件105的电极109的接触电阻值比晶圆101的周边部的要高，甚至成为断开连接。另一方面，在相当于本第1实施方式的图3(b)中，在晶圆1的中央部位和周边部中，由于在接插件5上设置了槽2，晶圆1的中央部位和周边部的第1绝缘性树脂层6的绝缘性树脂的流动变得均匀，无论是晶圆1的中央部位还是周边部，都能获得稳定的电连接。
在之后的上述切割工序中，通过对应每个包含上述半导体元件1A的半导体装置进行上述连接体30的切割，分离每个半导体元件1A，获得多个半导体装置。
依据上述第1实施方式，由于可以同时将多个半导体元件1A的各凸点3压接在接插件5的各电极上，相对于将每片半导体元件1A安装在接插件5上时需要考虑每片半导体元件1A的厚度的情况而言，不需要考虑每片半导体元件1A的厚度的差异。又，由于是在接插件5上通过树脂层6粘贴多个半导体元件1A，不需要抗蚀膜涂敷工序、固化工序、曝光工序、显影工序、或者电镀工序。换言之，不需要只能在半导体工厂才能实施的电镀工序，就可以将由绝缘性树脂层封接的状态下的半导体元件1A被安装在接插件5上的半导体装置26安装在给定的电路板上，即使在不具有半导体生产环境的工厂内也可以容易处理。
又，由于不需要平整，就可以同时将多个半导体元件1A的各凸点3压接在接插件5的各电极上，不需要平整就可以校正晶圆1的弯曲，并且在每次装载时也不需要考虑晶圆厚度之间的差异，可以同时成批高生产效率地制造多个半导体装置。即，在以往的晶圆面上，在晶圆的电极上形成凸点、使上述晶圆和接插件之间通过绝缘性树脂连接后临时压接、在加热加压下使绝缘性树脂固化将晶圆和接插件正式压接、使晶圆上的电极和接插件的电极连接、然后切割每个半导体装置的工艺中，采用ACF等压接工艺将晶圆和接插件连接时，会出现绝缘性树脂向晶圆周边的逸出量大、在中央部位绝缘性树脂无法逸出的问题，难以在晶圆层面上形成均匀连接。而在上述第1实施方式中，由于通过在晶圆1上的每个半导体元件1A的外周、或者对接插件5侧的半导体元件1A压接的外周部上设置了槽2，从而形成了在晶圆1和接插件5压接时的第1绝缘性树脂层6的绝缘性树脂的逸出场所，在晶圆1的中央部位和周边部两方可以使绝缘性树脂均匀逸出到槽2内，可以在晶圆层面上使晶圆1和接插件5均匀连接。又，如果使在晶圆1上的每个半导体元件1A的外周或者压接接插件5侧的半导体元件1A的外周部上设置的槽2的体积V1(cm3/mm)，和压接接插件5和晶圆1之后挤压出来的晶圆周边单位长度的绝缘性树脂的体积V2(cm3/mm)之间的关系为V2≤V1，则可以充分确保绝缘性树脂的逸出体积，可以更加确切地在晶圆层面上使晶圆1和接插件5均匀压接连接。
(第2实施方式)
有关本发明第2实施方式的半导体元件的安装方法采用图4(a)～(c)进行说明。在上述第1实施方式中，虽然在接插件5侧设置了槽2，但在晶圆1侧、或者在接插件5和晶圆1两方都设置槽2A均可以获得相同的效果。在晶圆1侧设置槽2A时的情况作为第2实施方式进行说明。
图4(a)表示在晶圆1的与接插件连接侧的面上在每个半导体元件1A的外周上设置了相互平行并且成格子状的槽2A时，压接晶圆1和接插件5时的绝缘性树脂的流动状态。
在图4(a)中，即使在晶圆1侧设置槽2A也可以获得相同的效果，使压接时的绝缘性树脂的流动均匀。其结果，无论是晶圆1的中央部位还是周边部，都可以获得稳定的电连接。
第2实施方式的进一步的效果如图4(b)、(c)所示。
如图4(b)以及(c)所示，在将晶圆1载置在设备的平台11上的平坦载置面之后，由贯通平台11形成的多个贯通孔13吸引，将晶圆1吸在平台11上并使其平坦化，然后在由内藏在平台11中的加热器加热到250℃之后，由引线连接装置附属的毛细管4采用例如25μm直径(三菱材料制造)的Au线在晶圆1的各电极上形成双头凸点3。
依据上述第2实施方式，可以达到以下的效果。即，由于一般只在晶圆1的单面上形成半导体元件1A，容易产生弯曲。由于这样的弯曲，在形成双头凸点时，有可能在晶圆1内不能形成均匀稳定形状的双头凸点。对此，如该第2实施方式那样，在晶圆1上形成槽2A，可以由槽2A释放由于只在晶圆1的单面上形成半导体元件1A所产生的应力，使晶圆1在平台11上平坦化，可以形成稳定形状的双头凸点3。
(第3实施方式)
有关本发明第3实施方式的半导体元件的安装方法采用图5进行说明。该第3实施方式，是在上述或者后述的各实施方式中，在双头凸点形成时，对每一个形成双头凸点3的半导体元件形成区域加热。
图5表示双头凸点的形成方法。
在晶圆1上的各电极上双头凸点3的形成，是通过第1平台11A吸住晶圆1的周边部并固定，并且由内藏在第2平台12中的筒形加热器8B对晶圆1加热。这时第2平台12的温度作为一例为250℃。
并且，在形成双头凸点3的晶圆1内的第1半导体元件形成区域直下方的与第2平台12正交的2个方向上，与凸点形成区域同步移动，在第2半导体元件形成区域上形成凸点时，使第2平台12移动到第2半导体元件形成区域。此外，在第2平台12上也形成贯通的贯通孔13B，从下方吸引与晶圆1的对向的半导体元件形成区域，而形成吸引保持。
即，由第2平台12，从下方只吸引保持晶圆的多个半导体元件形成区域中的凸点形成区域，由筒形加热器8B只对该区域进行局部加热。
依据该第3实施方式，由于只对形成凸点的半导体元件形成区域进行选择性并且局部性加热，可以减少第1个半导体元件形成区域的凸点形成和最终的半导体元件形成区域的凸点形成之间的加热过程差，可保持稳定强度进行凸点连接。即，为形成凸点而对晶圆加热时，对每个形成凸点3的半导体元件形成区域进行加热，在所加热的半导体元件形成区域上的凸点形成结束后，对下一个要形成凸点的半导体元件形成区域加热，凸点形成动作和加热动作针对同一半导体元件形成区域进行，使其同步，至少只加热凸点形成区域。其结果，加热时间为一定并且是短时间，从而可以减少合金层的形成，减少质量的不一致，提高质量的稳定性，可以获得稳定可靠的连接。
(第4实施方式)
有关本发明第4实施方式的半导体元件的安装方法采用图6～图8进行说明。该第4实施方式，是在上述或者后述的各实施方式中，对双头凸点形成后的凸点3采用第2绝缘性树脂层16进行保护。
图6(a)～(c)表示双头凸点的形成方法。
将晶圆1吸在设备的平台上并平坦化，由平台加热到例如250℃之后，由引线连接装置附属的毛细管4采用例如25μm直径(三菱材料制造)的Au线在晶圆1的各焊盘14上形成双头凸点3。或者有时也可以在晶圆1的焊盘14上通过电镀形成凸点。
图7(a)表示从分料器31将热固化性绝缘性树脂浆料15滴在形成凸点3的晶圆1上，由旋转喷涂装置，如图7(b)、(c)所示将绝缘性树脂浆料15在晶圆1上扩散后在晶圆1上形成第2绝缘性树脂层16，然后通过例如150℃、30分钟加热，使第2绝缘性树脂层16固化。
在图8(a)中，在通过定位，使接插件5上的电极和晶圆1上形成的凸点3接触后，由粘贴工具7进行临时压接。在临时压接时，由粘贴工具7加热，使晶圆1的温度达到例如80℃，临时压接压力为例如14.7MPa(150kgf/cm2)。在该条件下临时压接晶圆1时，第2绝缘性树脂层16的反应率(固化率)例如为10％。
然后，在临时压接有晶圆1的接插件5中，在晶圆1的背面以正式压接压力例如约为44.1MPa(450kgf/cm2)的加压，进行例如200℃的加热，进行正式压接。这时，晶圆1上的各凸点3和接插件5的各电极，穿通第2绝缘性树脂层16直接接触形成电连接的状态。
在图8(b)中，由切割装置分割成每片半导体装置。
这样，依据第4实施方式，在半导体元件1A的双头凸点形成中，半导体元件1A的电极，例如A1等被露出，由于半导体装置组装后的吸湿有时会出现半导体元件电极腐蚀的情况，通过在晶圆1的电极上由Au线形成双头凸点之后，在晶圆1上形成第2绝缘性树脂层16，可以防止半导体元件1A上的电极的露出。
这时，晶圆1上的第2绝缘性树脂层16，既可以完全固化也可以半固化，完全固化时，可以强化对半导体元件1A的电极露出部的保护，半固化时，可以提高与后续工序中半导体元件安装时的绝缘性封接树脂之间的密接性，可以提高半导体装置自身的可靠性。
相对于第1绝缘性树脂层6通过粘贴片状的树脂而形成，第2绝缘性树脂层16通过由分料器涂敷绝缘性树脂浆料15而形成。
(第5实施方式)
有关本发明第5实施方式的半导体元件的安装方法采用图9和图10进行说明。该第5实施方式，是在上述或者后述的各实施方式中，在晶圆1的与半导体元件1A相反的面上一起进行标注。
图9(a)所示，在平台19上，载置形成晶圆1的半导体元件1A的半导体元件形成面，通过平台19的吸引孔19a吸引半导体元件形成面并吸住保持，然后，在晶圆1的和半导体元件1A相反的面上载置丝网版17，在丝网版17上使涂刷器18与墨水28同时移动，通过丝网版17的贯通孔向和半导体元件1A相反的面供给墨水28进行丝网印刷，在膜水8形成标记27之后，进行热处理固定标记27。
然后，如图9(c)所示，采用和上述的实施方式相同的方法进行切割，制造出通过标注形成了标记27的半导体装置26。该标注用于将半导体装置26安装在电路板上时对电极定位，例如标注在半导体元件1A的1号脚的上面。又，也可以采用条形码的二元码或者三元码等替代标记27。又，除了作为定位用以外，也可以利用丝网印刷形成废品标记、产品编号、商标、批量编号等。
图10(a)、(b)表示墨水印刷时晶圆的定位方法。在晶圆层面上的标注中，一般不知道形成半导体元件1A的半导体元件面和与半导体元件面相反侧的面即相反面之间的位置关系。这时，虽然可以在半导体元件1A上通过蚀刻等设置贯通孔，可以表示出半导体元件面和相反面之间的位置关系，但会成为增加成本的主要原因。对此，在第5实施方式中，在晶圆1上形成凸点之前，如图10(a)、(b)所示，利用设置在晶圆1上的折边20，该折边20与平台19的至少2个定位脚21对接。然后，以该折边20为基准，对晶圆1和丝网版17进行定位，在晶圆1的半导体元件形成面的相反面上，在各半导体元件1A的所希望的位置上的标注可以通过对晶圆1的所有半导体元件1A进行一并的丝网印刷进行，从而可以实现便宜并且效率高的一次标注。此外，在图9(b)中的实线1z是表示每个半导体元件的边界的假想线。
(第6实施方式)
有关本发明第6实施方式的半导体元件的安装方法采用图11和图12进行说明。该第6实施方式，是在将绝缘性树脂片6B粘贴在晶圆1上之后，分割每个半导体元件，然后安装在接插件5上的方案。
在图11(b)中，在形成了双头凸点的图11(a)的晶圆1的半导体元件形成区域上，放置例如厚度为60μm的环氧树脂为主要成分的绝缘性树脂片(索尼化学制造，MJ-932NP)6B，将图2(a)所示的内置筒形加热器8的粘贴工具7，作为一例，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件通过绝缘性树脂片6B按压在晶圆1上，如图11(c)所示，将绝缘性树脂片6B粘贴在晶圆1上。
然后，形成双头凸点3，将粘贴了绝缘性树脂片6B的晶圆1用划线装置将每个半导体元件1A切开，形成图12(a)所示的单片半导体元件1A。
然后，在图12(b)中，使接插件5上的电极10与单片半导体元件的凸点3连接进行定位，由临时压接用安装头(作为一例，是为了适应单片半导体元件而将图2(a)的临时压接用安装头的粘贴工具7小型化的工具)压接接插件5。在临时压接时，由临时压接用安装头进行加热，将晶圆1的半导体元件1A的温度升到例如80℃，临时压接压力例如约0.637MPa(6.5kgf/cm2)。如果以该临时压接条件临时压接晶圆1的半导体元件1A，绝缘性树脂片的反应率(固化率)例如为10％。
然后，在临时压接了晶圆1的半导体元件1A的接插件5中，在晶圆1的半导体元件1A的背面由正式压接用安装头(作为一例，是为了适应单片半导体元件而将图2(a)的正式压接用安装头的粘贴工具7小型化的工具)，以正式压接压力例如约为2.45MPa(25kgf/cm2)的加压，例如200℃的加热，进行正式压接。这时，在晶圆1的半导体元件1A上的各凸点3和接插件5的各电极之间，穿通绝缘性树脂片6B而形成直接接触的电连接状态。
依据第6实施方式可以获得以下效果。即，以往的是，在接插件上粘贴ACF后安装半导体元件时，对半导体元件的绝缘性封接树脂的供给是按单片半导体元件进行，生产效率低的技术。又，如果在接插件的给定地方任意粘贴ACF，则将使得生产设备复杂。又，将多个半导体元件安装在1个接插件上时，在工艺上需要准备多种尺寸的ACF，因此不仅增加成本，而且在批量生产管理上变得复杂。对此，在第6实施方式中，通过在形成了多个半导体元件1A的晶圆1的电极上一起形成凸点3的凸点形成工序、在上述晶圆1上粘贴薄片状的绝缘性树脂片6通过加压加热形成绝缘性树脂层的工序、切割成单片半导体元件1A的工序、然后使半导体元件1A的凸点3和接插件5的电极对准位置进行加热加压后压接半导体元件1A的方式，在由绝缘性树脂片6B树脂封接的同时容易将半导体元件1A压接在1个接插件5上。即，不向每片半导体元件1A供给绝缘性封接树脂，而是在晶圆状态下对多个半导体元件1A可以一次供给绝缘性封接树脂，可以在提高生产效率的同时，在安装前在半导体元件1A上形成绝缘性树脂层，不需要在接插件的给定地方任意粘贴ACF，也不需要准备多种尺寸的ACF。因此，容易制造多芯片模块。
(第7实施方式)
有关本发明第7实施方式的半导体元件的安装方法采用图13(a)～(c)进行说明。该第7实施方式，是在接插件5叠层多个晶圆1-1、1-2。
在图13(a)中，作为一例，在环氧树脂玻璃制成的接插件5(NEC制造、FR-5)上，在半导体元件形成区域放置例如厚度为60μm的环氧树脂为主要成分的绝缘性树脂片6-1(索尼化学制造，MJ-932NP)，采用图2(a)所示的内置筒形加热器8的粘贴工具7，作为一例，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件将绝缘性树脂片6-1粘贴在第1张晶圆1-1上。
在图13(b)中，使接插件5上的电极和在第1张晶圆1-1的焊盘电极1a上形成的凸点3通过介入绝缘性树脂片6-1对向定位，用图2(a)所示的临时压接用安装头8进行临时压接。在临时压接时，采用临时压接用安装头8加热，作为一例，使第1张晶圆1-1上的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)。如果以该临时压接条件临时压接第1张晶圆1-1，绝缘性树脂片6-1的反应率(固化率)例如为10％。
然后，在临时压接了第1张晶圆1-1的接插件5中，将第1张晶圆1-1的背面，以正式压接压力例如约为44.1MPa(450kgf/cm2)的加压，例如200℃的加热，正式压接在接插件5上。其结果，接插件5的各电极和第1张晶圆1-1的各焊盘电极1a上形成的各凸点3，穿通绝缘性树脂片6-1直接接触形成电连接的状态。
然后，在图13(c)中，使在第1张晶圆1-1的和第1半导体元件1A的接插件5相反侧的面上预先形成的电极和第2张晶圆1-2的第2半导体元件1A上形成的凸点3通过介入绝缘性树脂片6-2对向定位，用图2(a)所示的临时压接用安装头8进行临时压接。此外，第1张晶圆1-1的第1半导体元件1A和第2张晶圆1-2的第2半导体元件1A的凸点位置为相同位置配置。在临时压接时，采用临时压接用安装头8加热，作为一例，使第2张晶圆1-2上的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)。如果以该临时压接条件将第2张晶圆1-2临时压接在第1张晶圆1-1上，绝缘性树脂片6-2的反应率(固化率)例如为10％。
然后，在将第2张晶圆1-2临时压接在第1张晶圆1-1上的接插件5中，作为一例，将第2张晶圆1-2的背面，以正式压接压力例如约为44.1MPa(450kgf/cm2)的加压，例如200℃的加热，进行正式压接。这时，第2张晶圆1-2上的各凸点3和第1张晶圆1-1的各电极，穿通绝缘性树脂片6-2直接接触形成电连接的状态。
在此，即使通过对第1张晶圆1-1的第1半导体元件1A和第2张晶圆1-2的第2半导体元件1A同时加热、加压进行粘接也可以获得相同的连接电阻。
依据该第7实施方式，在晶圆层面上，在制造将多个晶圆1-1、1-2上的多个半导体元件1A积层在1个接插件5上构成的半导体装置时，分别使第1张晶圆1-1和接插件5、第1张晶圆1-1和第2张晶圆1-2的电极和凸点直接连接，在将第1张晶圆1-1和接插件5连接后，将第1张晶圆1-1和第2张晶圆1-2连接时，即使第1张晶圆1-1弯曲，也可以使第1张晶圆1-1和第2张晶圆1-2充分连接。因此，如果采用现有的、在积层工艺上通过ACF等的加压加热的压接工艺，在加压时下层侧的晶圆弯曲，会出现下层和上层的晶圆的电连接不充分的问题，而在上述第7实施方式中可以确切消除这样的问题。
(第8实施方式)
有关本发明第8实施方式的半导体元件的安装方法采用图14和图15进行说明。该第8实施方式，是在第7实施方式中使2张晶圆1-1、1-2的结晶构造面相互一致，使折边20相互对齐进行连接。
在图14(a)中，在环氧树脂玻璃制成的接插件5(NEC制造、FR-5)上，在安装第1张晶圆1-1的半导体元件形成区域的区域上放置例如厚度为60μm的环氧树脂为主要成分的绝缘性树脂片6C(索尼化学制造，MJ-932NP)，采用内置筒形加热器的粘贴工具，例如，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件将绝缘性树脂片6C粘贴在接插件5上。
然后，在图14(b)中，使接插件5上的各电极和在第1张晶圆1-1的焊盘电极1a上形成的各凸点3通过介入绝缘性树脂片6C对向定位，用临时压接用安装头8在接插件5上通过介入绝缘性树脂片6C临时压接第1张晶圆1-1。在临时压接时，采用临时压接用安装头8加热，使第1张晶圆1-1上的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)。如果以该临时压接条件将第1张晶圆1-1通过介入绝缘性树脂片6C临时压接在接插件5上，绝缘性树脂片6C的反应率(固化率)例如为10％。
然后，在临时压接了第1张晶圆1-1的接插件5中，将第1张晶圆1-1的背面，以正式压接压力例如约为44.1MPa(450kgf/cm2)的加压，例如200℃的加热，进行正式压接，第1张晶圆1-1的各半导体元件1A的各凸点3和接插件5的各电极，穿通绝缘性树脂片6C直接接触形成电连接的状态。
然后，在图15(a)中，使在第1张晶圆1-1的与第1半导体元件1A的接插件5相反侧的面上预先形成的电极和第2张晶圆1-2的第2半导体元件1A上形成的凸点3通过介入绝缘性树脂片6D对向定位，用安装头进行临时压接。这时，使第1张晶圆1-1和第2张晶圆1-2的结晶面相互一致，使折边20相互对齐进行连接。在临时压接时，采用临时压接用安装头加热，作为一例，使第2张晶圆1-2上的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)。如果以该临时压接条件将第2张晶圆1-2通过介入绝缘性树脂片6D临时压接在第1张晶圆1-1上，绝缘性树脂片6D的反应率(固化率)例如为10％。
然后，在具有临时压接有第2张晶圆1-2的第1张晶圆1-1的接插件5中，作为一例，将第2张晶圆1-2的背面，以正式压接压力例如约为44.1MPa(450kgf/cm2)加压，例如200℃加热，进行正式压接。这时，第2张晶圆1-2上的各凸点3和接插件5的各电极，通过穿通绝缘性树脂片6D而形成直接接触的电连接状态。
在此，即使通过对第1张晶圆1-1的第1半导体元件1A和第2张晶圆1-2的第2半导体元件1A同时加热、加压，进行粘接，也可以获得相同的连接电阻。
依据该第8实施方式可以获得以下效果。即，在将多个半导体元件1A积层的半导体装置中，在现有的方法中，如果在晶圆积层后进行单片分割，由于上层和下层的半导体结晶面的方向有差异，有时会出现半导体元件缺陷，而在第8实施方式中，通过使折边20相互对齐，使得第1张晶圆1-1和第2张晶圆1-2的结晶面相互一致，可以防止单片分割时所产生缺陷。
(第9实施方式)
有关本发明第9实施方式的半导体元件的安装方法，如图16所示，是实施依据上述各实施方式的半导体元件的安装方法时的更具体的工序，在此进行说明。
在图16中，在第S1步的晶圆切割工序中，根据需要在1张晶圆1的有效面上，和作为每片半导体元件1A的分割线的切割线一致形成挤出绝缘性树脂用的槽2、2A。这时，根据需要，并不只限定于使用整张晶圆1，也可以在二分之一、四分之一、八分之一等任意分割后，针对各分割后的晶圆实施以下的工序。分割晶圆1的例如图17所示。图17(a)是将晶圆1四分之一分割的例，图17(b)是将晶圆1按图中的纵3列、横3行分割的例，图17(c)是将晶圆1按图中的纵3列、横4行分割的例，图17(d)是将晶圆1按图中的纵3列、横2行分割的例，图17(e)是将晶圆1按图中的纵4列、横4行分割的例。此外，图17中的纵横线也可以不作为上述晶圆的分割线，而作为第1实施方式中的槽2的配置部位。即，并不是在沿所有切割线形成槽2，而是沿多个切割线中的任意切割线形成槽2，也可以如图17(a)所示形成按图中的纵1条、横1条的槽2，如图17(b)所示形成按图中的纵2条、横2条的槽2，如图17(c)所示形成按图中的纵2条、横3条的槽2，如图17(d)所示形成按图中的纵2条、横1条的槽2，如图17(e)所示形成按图中的纵3条、横3条的槽2。因此，不是针对每个半导体元件1A形成槽2，而是对多个半导体元件1A形成槽2。
此外，根据情况也可以省略第S1步的晶圆切割工序。
然后，在第S2步的凸点形成工序中，在各半导体元件1A的电极的各焊盘1a(参见图13)上通过引线连接形成凸点3。这时，例如，可以采用第3实施方式的对每个半导体元件形成区域加热。
然后，在第S3步的标注工序中，在晶圆1的和凸点形成面相反的面上进行确定向电路板安装时的定位的标注。这时，例如，可以采用第5实施方式的一次标注方法。
然后，在第S4步的粘接剂配置工序中，在晶圆1侧，或者在接插件5侧配置作为粘接剂功能的绝缘性树脂形成第1绝缘性树脂层6。作为第1绝缘性树脂层6的形成方法，可以采用涂敷绝缘性树脂或者喷涂、粘贴绝缘性树脂片等方法。
另一方面，对于接插件5，还实施第S11和S12步。
在第S11步的槽形成工序中，根据需要在接插件5上，和作为每片半导体元件1A的分割线的切割线一致形成槽2、2A。此外，如果没有在接插件5上形成槽的必要时，也可以省略第S11步的槽形成工序。
在第S12步的封接剂配置工序中，根据需要，通过旋转喷涂聚酰亚胺等绝缘性树脂，覆盖接插件5的电极露出面。此外，如果没有必要覆盖接插件5的电极露出面时也可以省略第S12步的封接剂配置工序。
然后，在第S5步的定位工序中，进行吸引支撑在平台11、11A上接插件5和吸引支撑在临时压接用安装头(作为一例，采用图2(a)的粘贴工具7)上晶圆1的多个半导体元件1A之间的位置对准。
然后，在第S6步的热压接工序中，在吸引支撑在平台11、11A上接插件5上，对吸引支撑在临时压接用工具上的晶圆1的多个半导体元件1A通过介入第1绝缘性树脂层6加热加压，进行临时压接。然后，采用比临时压接高的温度和大的压力，将临时压接的晶圆1的多个半导体元件1A采用正式压接用安装头(作为一例，采用图2(b)的压接工具10)正式压接在接插件5上。即，使上述第1绝缘性树脂层6固化，将上述晶3正式压接在上述接插件5上，使上述晶圆1的上述多个半导体元件1A的各凸点3与上述接插件5的各电极连接。通过这样的临时压接和正式压接，可不需要对各凸点3进行平整，而进行晶圆1以及接插件5的弯曲校正，使两者压接。
在第S7步的检查工序中，检查热压接形成的连接体30的各半导体元件1A的动作，例如电特性等。
在该检查工序的前后的任意一个工序中，通过对上述连接体30的背研磨，可以使连接体整体更薄。与其对每片半导体装置进行背研磨的薄型化，不如对多个半导体装置一起进行背研磨更容易薄型化。又，对每片半导体装置进行薄型化时，由于单片本身的弯曲，进行背研磨是很困难的，这样一起整体进行背研磨，就不会存在这样的问题。
然后，在第S8步的切割工序中，对每个半导体元件1A切割上述连接体30，形成对应每个半导体元件1A的半导体装置26。
然后，在第S9步的托盘收容工序中，将各个半导体装置26分别收容在托盘内。
在第S10步的出货工序中，在将多个上述半导体装置26收容在托盘中的状态下，按照每个托盘出货。
这样，可以在晶圆层面的状态下，成批进行与接插件5的压接和用绝缘性树脂的封接后所制造的半导体装置26被收容在托盘内进行出货。
又，如上所述，在上述各实施方式中，并不只限定于使用整张晶圆1，也可以如图17所示，在二分之一、四分之一、八分之一等任意分割后，针对各分割后的晶圆适用上述各实施方式。例如，使用第6实施方式时，如图18所示，使用2张将1张晶圆1四分之一分割后的分割体1H(参见图17(a))，对第1张分割体1H，通过介入和分割体1H大致相同形状或者三角形状的绝缘性树脂片6H进行临时压接和正式压接，粘接在接插件5上后，在第1张分割体1H上，通过介入和分割体1H大致相同形状或者三角形状的绝缘性树脂片6H，将第2张分割体1H进行临时压接和正式压接。这样，不是整张晶圆，而是在分割后的分割体上进行安装，与整张晶圆的情况相比，可以减少加压力，根据情况，也可以不需要上述槽2，并且容易背研磨进行薄型化。又，将从同一晶圆上分割的分割体按照第6以及第7实施方式那样积层时(例如参见图18)，由于厚度相同，容易安装。
(第10实施方式)
有关本发明第10实施方式的半导体元件的安装方法，如图19所示，也可以在真空室40的内部43中配置接插件5、树脂片等树脂层、晶圆1，在真空状态或者减压状态下，在由真空室40底部的加热器41持续加热的同时，用兼作为临时压接和正式压接用的安装头42进行临时压接动作和正式压接动作。这样，可以减少加压力，同时可以在接插件5和树脂片等树脂层和晶圆1上作用均匀加压力，并且容易除去树脂片等的树脂层的气泡。
【实施例】
以下采用图1～图15说明有关本发明上述各种实施方式的半导体元件的安装方法的实施例。
(第1实施例)
以下采用图1(a)～图3(b)说明有关本发明第1实施方式的半导体元件的安装方法的第1实施例。
在图1(a)中，晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。
将晶圆1吸在设备平台上使其平坦化，由平台加热到250℃后，由引线连接装置附属的毛细管采用25μm直径(三菱材料制造)的Au线在晶圆1的各焊点电极上形成双头凸点3。或者，有时也可以对晶圆1的各焊盘进行电镀形成凸点。
另一方面，在接插件5上采用切割装置形成深度为0.15mm的V型槽。
在图2(a)中，在环氧树脂玻璃制成的接插件5(NEC制造、FR-5)上，在半导体元件形成区域放置厚度为60μm的环氧树脂为主要成分的绝缘性树脂片6(索尼化学制造，MJ-932NP)，采用内置筒形加热器的粘贴工具，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件进行粘贴。
在图2(a)中，使接插件5上的电极和在半导体元件1上形成的凸点3相接进行定位，用临时压接用安装头7进行临时压接。在临时压接时，采用临时压接用安装头7加热，使晶圆温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)。如果以该临时压接条件临时压接晶圆，绝缘性树脂片6的反应率(固化率)为10％。
然后，在图2(b)中，在临时压接了晶圆1的接插件5中，将晶圆背面，以正式压接压力约为44.1MPa(450kgf/cm2)的加压，200℃的加热，进行正式压接。这时，晶圆1上的凸点3和接插件5的电极之间形成电连接的状态。
图3(a)表示了在接插件105上没有设置槽时，压接时的绝缘性树脂层106的流动状态。晶圆101中央部位的绝缘性树脂106不能流出，而周边部的绝缘性树脂106容易流出。其结果，中央部位的凸点103与接插件105的电极的接触电阻值比晶圆101的周边部的要高，或者成为断开连接。另一方面，在第1实施方式的图3(b)中，在晶圆1的中央部位和周边部中，由于在接插件5上设置了槽2，晶圆中央部位和周边部的绝缘性树脂6的流动变得均匀，无论是晶圆1的中央部位还是周边部，都能获得稳定的电连接。
另一方面，本次虽然在接插件5上设置了槽2A，在晶圆1侧，或者在接插件5和晶圆1的两方上设置槽2、2A也可以获得相同的效果。
(第2实施例)
以下采用图4(a)～(c)说明有关本发明第2实施方式的半导体元件的安装方法的第2实施例。
图4(a)表示了在晶圆侧设置了槽的情况下压接时的绝缘性树脂的流动状态。
在图4(a)中，即使在晶圆1侧设置了槽2A也获得相同的效果，压接时的绝缘性树脂的流动均匀化，无论是晶圆中央部位还是周边部，都能获得稳定的电连接。
实施例的进一步效果如图4(b)、(c)所示。
在图4(b)中，晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。在晶圆内的半导体元件形成区域的周边部上采用切割装置形成深度为0.15mm的V型槽。
在图4(c)中，通过贯通孔13将该晶圆1吸在设备第1平台8上使其平坦化，由平台加热到250℃后，由引线连接装置附属的毛细管4采用25μm直径(三菱材料制造)的Au线在晶圆1的各焊点电极上形成双头凸点3。
一般，由于只在晶圆的单面上形成半导体元件，容易产生弯曲。为此，在形成双头凸点时，不能在晶圆内稳定均匀形成。另一方面，由于在晶圆上形成槽时，只在晶圆单面上形成半导体元件作产生的应力由槽部分释放，使晶圆平坦化，可以稳定形成双头凸点。
(第3实施例)
以下采用图5说明有关本发明第3实施方式的半导体元件的安装方法的第3实施例。
图5表示双头凸点的形成方法。
晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。在晶圆1上双头凸点3的形成，是通过第1平台11吸住晶圆1的周边部并固定，并且由内藏在第2平台12中的筒形加热器8对晶圆1加热。这时第2平台12的温度为250℃。
进一步，在形成双头凸点3的晶圆内的第1半导体元件形成区域直下使第2平台12移动，在第2半导体元件形成区域上形成凸点时使第2平台12移动第2半导体元件形成区域。
依据该方法，可以减少第1个半导体元件形成区域的凸点形成和最终的半导体元件形成区域的凸点形成之间热过程的差，可保持稳定强度进行凸点连接。
(第4实施例)
以下采用图6～图8说明有关本发明第4实施方式的半导体元件的安装方法的第4实施例。
图6表示双头凸点的形成方法。晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。
将晶圆1吸在设备的平台上并平坦化，由平台加热到例如250℃之后，由引线连接装置附属的毛细管4采用25μm直径(三菱材料制造)的Au线形成双头凸点3。
又，或者有时也可以在晶圆的焊盘上通过电镀形成凸点。
图7表示在形成凸点3的晶圆1上滴下热固化性绝缘性树脂浆料15，由旋转喷涂装置，在晶圆上形成绝缘性树脂层，通过加热到150℃、30分钟，使绝缘性树脂层固化。
在图8(a)中，使接插件5上的电极和晶圆1上形成的凸点3接触来对准位置后由临时压接用安装头临时压接。在临时压接时，由临时压接用安装头加热，使晶圆1的温度达到80℃，临时压接压力为14.7MPa(150kgf/cm2)。在该条件下临时压接晶圆1时，绝缘性树脂片的反应率(固化率)例如为10％。
然后，在临时压接了晶圆1的接插件5中，在晶圆1的背面以正式压接压力约为44.1MPa(450kgf/cm2)的加压，200℃的加热，进行正式压接。这时，晶圆1上的凸点3和接插件5的电极之间形成电连接的状态。
在图8(b)中，由切割装置分割成单片半导体装置。
依据该方法，针对在半导体元件的双头凸点形成中，半导体元件的电极，例如A1等露出，由于半导体装置组装后的吸湿有时会出现半导体元件电极腐蚀的情况，通过在晶圆1的电极上由Au线形成双头凸点之后，在晶圆1上形成绝缘性树脂层，可以防止半导体元件上的电极的露出。
这时，晶圆1上的绝缘性树脂层，既可以完全固化也可以半固化，完全固化时，可以强化对半导体元件的电极露出部的保护，半固化时，可以提高与后续工序中半导体元件安装时的绝缘性封接树脂之间的密接性，可以提高半导体装置自身的可靠性。
(第5实施例)
以下采用图9和图10说明有关本发明第5实施方式的半导体元件的安装方法的第5实施例。
图9(a)表示双头凸点的形成方法。晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。通过对该晶圆的与半导体元件相反的面上进行丝网印刷，使墨水28印上并进行热处理。
然后，以和上述相同的方法制造出图9(c)所示的半导体装置26。
图10表示墨水印刷时晶圆的定位方法。在晶圆层面上的标注中，一般不知道半导体元件面和与半导体元件相反面之间的位置关系。这时，虽然可以在半导体元件上通过蚀刻等设置贯通孔，可以表示表背面之间的位置关系，但会成为增加成本的主要原因。对此，在该第5实施例中，在晶圆上形成凸点之前，利用设置在晶圆上的折边作为基准进行定位，在晶圆的半导体元件形成面的相反面上对每个半导体元件进行一次丝网印刷，可以实现便宜并且效率高的一次标注。
(第6实施例)
以下采用图11～图12说明有关本发明第6实施方式的半导体元件的安装方法的第6实施例。
图11(a)表示双头凸点的形成方法。晶圆尺寸为5英寸，晶圆厚度为0.4mm，晶圆内半导体元件数78个，半导体元件内的焊盘电极数为256个，最小间距为100μm，总焊盘数为19,968个。
将晶圆1吸在设备平台8上使其平坦化，由平台加热到250℃后，由引线连接装置附属的毛细管4采用25μm直径(三菱材料制造)的Au线形成双头凸点3。或者，有时也可以对晶圆的焊盘进行电镀形成凸点。
在图11(b)、(c)中，在形成了双头凸点的晶圆上，在半导体元件形成区域放置厚度为60μm的环氧树脂为主要成分的绝缘性树脂片(索尼化学制造，MJ-932NP)，采用内置筒形加热器的粘贴工具，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件进行粘贴。
图12(a)形成双头凸点3，将粘贴了绝缘性树脂片6的晶圆1用划线装置将每个半导体元件1A切开，形成单片半导体元件。
在图12(b)中，使接插件5上的电极与单片半导体元件的凸点3连接进行定位，由临时压接用安装头临时压接。在临时压接时，由临时压接用安装头进行加热，将晶圆1的温度升到80℃，以临时压接压力约0.637MPa(6.5kgf/cm2)进行临时压接。如果以该临时压接条件临时压接晶圆，绝缘性树脂片的反应率(固化率)为10％。
然后，在临时压接了晶圆1的接插件5中，以正式压接压力约为2.45MPa(25kgf/cm2)加压，200℃的加热正式压接晶圆背面。这时，晶圆1的凸点3和接插件5的各电极之间形成电连接的状态。
如ACF那样，在接插件上粘贴ACF后安装半导体元件时，对半导体元件的绝缘性封接树脂的供给是按单片半导体元件进行，生产效率低。又，如果在接插件的给定地方任意粘贴ACF，将使得生产设备复杂。又，将多个半导体元件安装在1个接插件上时，在工艺上需要准备多种尺寸的ACF，不仅增加成本，而且在批量生产管理上变得复杂。
在该第6实施例中，通过在形成了半导体元件的晶圆的电极上形成凸点的凸点形成工序、在上述晶圆上粘贴薄片状的绝缘性树脂片通过加压加热形成的工序、切割成单片半导体元件的工序、然后使半导体元件的凸点和接插件的电极对准位置进行加热加压后安装半导体元件的方式，可以容易将多个半导体元件安装在1个接插件上。
(第7实施例)
以下采用图13～图14说明有关本发明第7实施方式的半导体元件的安装方法的第7实施例。
在图13(a)中，在环氧树脂玻璃制成的接插件5(NEC制造、FR-5)上，在半导体元件形成区域放置厚度为60μm的环氧树脂为主要成分的绝缘性树脂片6-1(索尼化学制造，MJ-932NP)，采用内置筒形加热器的粘贴工具，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件进行粘贴。
在图13(b)中，使接插件5上的电极和在晶圆1形成的凸点3接触进行定位，用临时压接用安装头进行临时压接。在临时压接时，采用临时压接用安装头加热，使晶圆1上的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)进行临时压接。如果以该临时压接条件临时压接晶圆，绝缘性树脂片的反应率(固化率)为10％。
然后，在临时压接了晶圆的接插件5中，以正式压接压力约为44.1MPa(450kgf/cm2)加压，200℃的加热正式压接晶圆背面。
在图13(c)中，使在第1半导体元件上预先形成的电极和第2半导体元件上形成的凸点3接触进行定位，用临时压接用安装头进行临时压接。此外，第1半导体元件和第2半导体元件的凸点位置为相同位置配置。在临时压接时，采用临时压接用安装头加热，使晶圆温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)进行临时压接。如果以该临时压接条件临时压接晶圆，绝缘性树脂片的反应率(固化率)为10％。
然后，在临时压接了晶圆的接插件5中，以正式压接压力约为44.1MPa(450kgf/cm2)加压，200℃加热正式压接晶圆背面。这时，晶圆1上的凸点3和接插件的电极之间形成电连接的状态。
在此，即使通过对第1半导体元件和第2半导体元件同时加热、加压进行粘接也可以获得相同的连接电阻。
在晶圆层面上，在将多个半导体元件积层的半导体装置中，可以解决如果采用在积层工艺上通过ACF等的加压加热的压接工艺，在加压时下层侧的晶圆弯曲，会出现下层和上层的晶圆的电连接不充分的问题。
(第8实施例)
以下采用图14～图15说明有关本发明第4实施方式的半导体元件的安装方法的第4实施例。
在图14(a)中，在环氧树脂玻璃制成的接插件5(NEC制造、FR-5)上，在半导体元件形成区域放置厚度为60μm的环氧树脂为主要成分的绝缘性树脂片6(索尼化学制造，MJ-932NP)，采用内置筒形加热器的粘贴工具，以温度80℃、压力约14.7MPa(150kgf/cm2)的条件进行粘贴。
在图14(b)中，使接插件上的电极和在晶圆形成的凸点3接触进行定位，用临时压接用安装头进行临时压接。在临时压接时，采用临时压接用安装头加热，使晶圆1的温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)进行临时压接。如果以该临时压接条件临时压接晶圆，绝缘性树脂片的反应率(固化率)为10％。
然后，在临时压接了晶圆的接插件5中，以正式压接压力约为44.1MPa(450kgf/cm2)加压，200℃的加热正式压接晶圆背面。
在图15(a)、(b)中，使在第1半导体元件上预先形成的电极和第2半导体元件上形成的凸点3接触进行定位，用临时压接用安装头进行临时压接。这时，使第1张晶圆和第2张晶圆的结晶面相互一致，使折边相互对齐进行连接。在临时压接时，采用临时压接用安装头加热，使晶圆温度达到80℃，并且临时压接压力约为14.7MPa(150kgf/cm2)进行临时压接。如果以该临时压接条件临时压接晶圆，绝缘性树脂片的反应率(固化率)为10％。
然后，在临时压接了晶圆的接插件5中，以正式压接压力约为44.1MPa(450kgf/cm2)加压，200℃加热正式压接晶圆背面。这时，晶圆1上的凸点3和接插件5的电极之间形成电连接的状态。然后，进行切割制造出图15(c)所示的半导体装置26。
在此，即使通过对第1半导体元件和第2半导体元件同时加热、加压进行粘接也可以获得相同的连接电阻。
在将多个半导体元件1A积层的半导体装置中，如果在晶圆积层后进行单片分割，由于上层和下层的半导体结晶面的方向有差异，有时会出现半导体元件缺陷，而在第8实施例中，通过使第1张晶圆和第2张晶圆的结晶面相互一致进行积层，可以防止单片分割时所产生缺陷。
此外，通过对上述各实施例中的任意实施例进行适当组合，可以起到分别所具有的效果。
依据本发明，由于是在晶圆层面上在晶圆的电极上形成凸点，在上述晶圆和接插件之间通过介入绝缘性树脂进行接触并临时压接，通过加热加压将绝缘性树脂固化同时将晶圆和接插件压接，直接将晶圆上的电极和接插件的电极连接，然后切割每个半导体元件制造出半导体装置，可以在晶圆层面上，成批制造多个半导体元件，可以提高生产效率。
即，由于可以同时将多个半导体元件的各凸点压接在接插件的各电极上，相对于将每片半导体元件安装在接插件上时需要考虑每片半导体元件的厚度的情况而言，不需要考虑每片半导体元件的厚度的差异。又，由于是在接插件上通过树脂层粘贴多个半导体元件，不需要抗蚀膜涂敷工序、固化工序、曝光工序、显影工序、或者电镀工序。换言之，不需要只能在半导体工厂才能实施的电镀工序，就可以在半导体元件在由绝缘性树脂层封接的状态下安装在接插件上的半导体装置的状态下安装在给定的电路板上，即使在不具有半导体生产环境的工厂内也可以容易处理。
又，由于不需要平整，就可以同时将多个半导体元件的各凸点压接在接插件的各电极上，不需要平整就可以校正晶圆的弯曲，进一步在每次装载时也不需要考虑晶圆厚度之间的差异，可以同时成批以高生产效率制造多个半导体装置。即，在现有的、晶圆层面下在晶圆的电极上形成凸点、使上述晶圆和接插件之间通过绝缘性树脂连接后临时压接、在加热加压下使绝缘性树脂固化将晶圆和接插件正式压接、使晶圆上的电极和接插件的电极连接、然后切割每个半导体装置的工艺中，采用ACF等压接工艺将晶圆和接插件连接时，会出现绝缘性树脂向晶圆周边的逸出量大、在中央部位绝缘性树脂无法逸出的问题，难以在晶圆层面上的均匀连接。
而在本发明中，由于通过在晶圆上的每个半导体元件的外周、或者压接接插件侧的半导体元件的外周部上设置了槽2，从而设置了在晶圆和接插件压接时的绝缘性树脂层的绝缘性树脂的逸出场所，在晶圆的中央部位和周边部两方可以使绝缘性树脂均匀逸出到槽内，可以在晶圆层面上使晶圆和接插件均匀连接。又，如果使在晶圆上的每个半导体元件的外周或者对接插件侧的半导体元件压接的外周部上设置的槽的体积V1(cm3/mm)，和压接接插件和晶圆之后挤压出来的晶圆周边单位长度的绝缘性树脂的体积V2(cm3/mm)之间的关系为V2≤V1，可以充分确保绝缘性树脂的逸出体积，可以更加确切地在晶圆层面上使晶圆和接插件均匀压接连接。
依据本发明，可以起到以下的效果。即，一般由于只在晶圆的单面上形成半导体元件容易产生弯曲。由于这样的弯曲，在双头凸点形成时，有可能在晶圆内不能形成均匀稳定形状的双头凸点。对此，在本发明中，在晶圆上形成槽时，可以由槽释放由于只在晶圆的单面上形成半导体元件所产生的应力，使晶圆在平台上平坦化，可以形成稳定形状的双头凸点。因此，可以减少形状的分散，进一步提高连接的可靠性。
第2，在晶圆层面上双头凸点的形成伴随着向晶圆的加热，在第1个半导体元件上的凸点形成和在最终半导体元件上的凸点形成之间热过程大不相同，特别是对于初期序号的半导体元件上的凸点形成中，加热时间长，在半导体元件和Au凸点之间促进形成合金层，降低了半导体元件的电极上的凸点的粘接强度，这时现有方法存在的问题。
对此，依据本发明，为形成凸点而向晶圆加热时，对每个形成凸点的半导体元件形成区域进行加热，在所加热的半导体元件形成区域上的凸点形成结束后，对下一个要形成凸点的半导体元件形成区域加热，凸点形成动作和加热动作针对同一半导体元件形成区域进行，使其同步，至少只加热凸点形成区域。其结果，加热时间为一定并且时间短，可以减少合金层的形成，减少质量的不均，提高质量的稳定性，可以获得稳定可靠的连接。
第3，在半导体元件上的双头凸点的形成中，半导体元件的电极，例如A1等露出，由于半导体装置组装后的吸湿，有时会出现半导体元件的电极腐蚀的问题，对此，通过在晶圆的电极上形成双头凸点之后，在晶圆上配置绝缘性树脂层，可以防止半导体元件上的电极的露出。这时，绝缘性树脂层的形成方法采用浆料旋转喷涂、粘贴片等的任一方法均可以获得上述效果。这时，晶圆上的绝缘性树脂层，既可以完全固化也可以半固化，完全固化时，可以强化对半导体元件的电极露出部的保护，半固化时，可以提高与后续工序中半导体元件安装时的绝缘性封接树脂之间的密接性，可以提高半导体装置自身的可靠性。
第4，在当前由于是针对每个单片半导体装置，在半导体元件的与半导体元件面相反的面上进行1号针等的标注，因而不能提高生产效率。又，第5，在晶圆上的标注中，不知道半导体元件面和半导体元件反面之间的位置关系。这时，虽然在对半导体元件进行蚀刻等过程中，通过设置贯通孔，可以表示出表背面的位置关系，但会成为成本增加的主要原因。
在本发明中，在晶圆上形成凸点之前，利用设置在晶圆上的折边作为基准进行定位，在晶圆的半导体元件形成面的相反面上对每个半导体元件进行一次丝网印刷，可以实现便宜并且效率高的一次标注。
第6，如ACF那样，将ACF粘贴在接插件中，然后安装半导体元件，向半导体元件供给绝缘性封接树脂是针对每片半导体元件进行，生产效率低。而如果在接插件的给定场所任意粘贴ACF，将使得生产设备复杂。又，将多个半导体元件安装在1个接插件上时，在工艺上需要准备多种尺寸的ACF，不仅会成为成本增加的主要原因，而且在批量生产管理上变得复杂。
在本发明中，在形成了半导体元件的晶圆的电极上形成凸点、在上述晶圆上粘贴薄片状的绝缘性树脂层通过加压加热形成、切割成单片半导体元件1A、然后使半导体元件的凸点和接插件的电极对准位置进行加热加压后压接半导体元件，即，不向每片半导体元件供给绝缘性封接树脂，而是在晶圆状态下对多个半导体元件可以一次供给绝缘性封接树脂，可以提高生产效率的同时，在安装前在半导体元件上形成绝缘性树脂层，不需要在接插件的给定地方任意粘贴ACF，也不需要准备多种尺寸的ACF。因此，容易制造多芯片模块。因此，可以容易制造多芯片模块。又，上述绝缘性树脂可以是热固化性、或者绝缘性热可塑性树脂，特别是绝缘性热固化树脂时，在绝缘性树脂形成中可以使绝缘性热固化树脂是未固化或者半固化。
第7，在晶圆层面上，在积层多个半导体元件构成半导体装置中，在积层工序中，采用ACF等的加压加热的压接工艺时，在加压时下层的晶圆弯曲，使得下层和上层晶圆的电连接不充分。
对此，在本发明中，在晶圆层面上，在制造将多个晶圆上的多个半导体元件积层在1个接插件上构成的半导体装置时，分别使第1张晶圆和接插件、第1张晶圆和第2张晶圆的电极和凸点直接连接，在将第1张晶圆和接插件连接后，将第1张晶圆和第2张晶圆连接时，即使第1张晶圆弯曲，也可以使第1张晶圆和第2张晶圆充分连接。
第8，在积层多个半导体元件构成半导体装置中，如果在晶圆积层后进行单片分割，由于上层和下层的半导体结晶面的方向有差异，有时会出现半导体元件缺陷。
对此，依据本发明，在通过使折边相互对齐，使得第1张晶圆和第2张晶圆的结晶面相互一致进行积层的情况下，可以防止单片在被分割时所产生缺陷。
本发明虽然是参照附图充分说明了有关优选实施方式，但对于熟知该技术的人们而言容易进行各种变形和改进。这些变形和改进，只要不超出由权利要求书限定的本发明的范围，应该理解成包含在本发明中。

Claims (15)

1.一种半导体元件的安装方法，其特征是：在形成有多个半导体元件(1A)的晶圆(1)的电极上通过搭接引线，形成双头凸点(3)；
进行在所述晶圆的所述多个半导体元件与接插件(5)之间通过介入绝缘性树脂而形成接触的临时压接；
通过以比所述临时压接高的温度加热、并且以比所述临时压接大的压力加压、使所述绝缘性树脂固化，对所述晶圆和所述接插件进行正式压接，而形成所述晶圆上的所述多个半导体元件的各电极与所述接插件的各电极连接的连接体(30)；
然后，通过对应所述晶圆的每个所述半导体元件对连接体进行切割分离，而制造出单片半导体装置(26)。
2.根据权利要求1所述的半导体元件的安装方法，其特征是：在所述正式压接时，通过使在压接所述晶圆和所述接插件时被挤出的所述绝缘性树脂流入与所述晶圆的切割线一致配置的槽(2)内，使所述绝缘性树脂的流动均匀化。
3.根据权利要求1所述的半导体元件的安装方法，其特征是：使在压接所述晶圆和所述接插件时被挤出的所述绝缘性树脂，流入在所述正式压接时的在与所述晶圆的切割线一致配置的、具有比所述接插件和所述晶圆被正式压接后被挤出的相当于晶圆周边的单位长度的绝缘性树脂的体积V2要大的体积V1的槽(2)内，使所述绝缘性树脂的流动均匀化。
4.根据权利要求1～3中任一项所述的半导体元件的安装方法，其特征是：在形成所述双头凸点时的加热时，只对所述晶圆上的每个半导体元件形成区域进行加热。
5.根据权利要求1～3中任一项所述的半导体元件的安装方法，其特征是：在所述正式压接的加热时，只对所述晶圆上的每个半导体元件形成区域进行加热。
6.根据权利要求1～3中任一项所述的半导体元件的安装方法，其特征是在所述晶圆的电极上形成所述双头凸点后，在所述晶圆上形成所述绝缘性树脂层。
7.根据权利要求6所述的半导体元件的安装方法，其特征是：在所述晶圆的电极上形成所述双头凸点后，用旋转喷涂方式形成绝缘性树脂浆料(15)层，通过使所述浆料层固化，在所述晶圆上形成所述绝缘性树脂层。
8.根据权利要求6所述的半导体元件的安装方法，其特征是：在所述晶圆的电极上形成所述双头凸点后，用旋转喷涂方式形成绝缘性树脂浆料(15)层，通过使所述浆料层半固化，在所述晶圆上形成所述绝缘性树脂层。
9.根据权利要求6所述的半导体元件的安装方法，其特征是：在所述晶圆的电极上形成所述双头凸点后，在所述晶圆上粘贴绝缘性树脂薄片，然后通过加热、加压，在所述晶圆上形成所述绝缘性树脂层。
10.根据权利要求1～3中任一项所述的半导体元件的安装方法，其特征是：在所述凸点形成前，在所述晶圆的半导体元件形成面的相反面上预先对每个半导体元件进行一次标注。
11.根据权利要求10所述的半导体元件的安装方法，其特征是：在所述晶圆的半导体元件形成面的相反面上预先对每个半导体元件的一次标注，是采用设置在所述晶圆上的折边(20)作为基准进行定位。
12.根据权利要求5所述的半导体元件的安装方法，其特征是：在形成所述双头凸点时的加热时，由与吸引支撑所述晶圆的第1平台(11A)不同的第2平台(12)吸引保持与形成有所述双头凸点的半导体元件形成区域的双头凸点形成面相反的面，并进行加热。
13.根据权利要求12所述的半导体元件的安装方法，其特征是：在形成所述双头凸点时的加热时，所述第2平台(12)与形成有所述双头凸点的半导体元件形成区域的移动同步移动，总是保持着吸引保持与形成有所述双头凸点的半导体元件形成区域的双头凸点形成面相反的面的状态，并进行加热。
14.根据权利要求1所述的半导体元件的安装方法，其特征是：在形成所述连接体之后，在所述连接体的所述晶圆上在介入第2绝缘性树脂后进一步积层另一晶圆(1-2)并进行压接，并且，使上下层叠的晶圆(1-1、1-2)的凸点位置对齐，并且使所述上下层叠的晶圆(1-1、1-2)的电极穿通所述第2绝缘性树脂而构成连接，通过对应所述晶圆的每个所述半导体元切割分离所述连接体，而制造出半导体装置(26)。
15.根据权利要求14所述的半导体元件的安装方法，其特征是：将所述上下层叠的晶圆(1-1、1-2)在2张晶圆(1-1、1-2)的结晶构造面调整一致后进行叠层。
CNB021433704A 2001-09-26 2002-09-26 半导体元件的安装方法 Expired - Fee Related CN1241244C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001293686A JP4663184B2 (ja) 2001-09-26 2001-09-26 半導体装置の製造方法
JP2001293686 2001-09-26

Publications (2)

Publication Number Publication Date
CN1411043A CN1411043A (zh) 2003-04-16
CN1241244C true CN1241244C (zh) 2006-02-08

Family

ID=19115429

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021433704A Expired - Fee Related CN1241244C (zh) 2001-09-26 2002-09-26 半导体元件的安装方法

Country Status (3)

Country Link
US (1) US7060528B2 (zh)
JP (1) JP4663184B2 (zh)
CN (1) CN1241244C (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
KR101137064B1 (ko) 2004-01-07 2012-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
JP4372605B2 (ja) * 2004-04-15 2009-11-25 パナソニック株式会社 電子部品搭載装置および電子部品搭載方法
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
US20060019468A1 (en) * 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
CN101405752B (zh) * 2006-04-21 2012-05-09 松下电器产业株式会社 存储卡
JP5091600B2 (ja) 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100941656B1 (ko) 2008-05-20 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
JP5214347B2 (ja) * 2008-06-24 2013-06-19 株式会社東芝 半導体装置の製造方法および半導体装置の製造装置
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
EP2306517B1 (en) 2009-09-30 2016-11-02 STMicroelectronics Srl Indexing of electronic devices using marks distributed on two coupled chips
CN102870209B (zh) * 2010-04-28 2016-04-20 松下知识产权经营株式会社 电路装置的制造方法
US8652935B2 (en) * 2010-12-16 2014-02-18 Tessera, Inc. Void-free wafer bonding using channels
US8796075B2 (en) 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
WO2013179764A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
CN104364894B (zh) * 2012-05-30 2019-04-23 奥林巴斯株式会社 摄像装置、半导体装置及摄像单元
WO2013179767A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP6395600B2 (ja) 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US9799625B2 (en) 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10962571B2 (en) * 2017-12-30 2021-03-30 Texas Instruments Incorporated Interposers having cuts through an insulating substrate
CN117737686B (zh) * 2024-01-31 2024-07-12 湖南德智新材料有限公司 石墨产品的膜层制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767425B2 (ja) * 1988-05-14 1998-06-18 株式会社リコー 交換素子チップの実装方法
JP3422613B2 (ja) * 1996-01-31 2003-06-30 松下電器産業株式会社 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH09219421A (ja) * 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JPH10178048A (ja) * 1996-12-16 1998-06-30 Ricoh Co Ltd 配線基板
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH10256306A (ja) * 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置

Also Published As

Publication number Publication date
JP4663184B2 (ja) 2011-03-30
JP2003100943A (ja) 2003-04-04
US7060528B2 (en) 2006-06-13
CN1411043A (zh) 2003-04-16
US20030166313A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
CN1241244C (zh) 半导体元件的安装方法
CN1264207C (zh) 半导体器件及其制造方法
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1244139C (zh) 半导体器件和半导体组件
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1320964A (zh) 半导体器件及其制造方法
CN1599047A (zh) 半导体集成电路器件的制造方法
CN1694248A (zh) 半导体器件及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN101055857A (zh) 半导体器件及其制造方法
CN1237610C (zh) 板状体及半导体装置的制造方法
CN1495893A (zh) 半导体器件及其制造方法
CN1855479A (zh) 多层结构半导体模块及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1339176A (zh) 半导体装置及其制造方法,制造装置,电路基板和电子装置
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1893051A (zh) 半导体器件
CN1838391A (zh) 制造半导体器件的方法
CN1343086A (zh) 电路装置及其制造方法
CN1532900A (zh) 半导体制造设备和半导体器件的制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20130926