CN219534513U - 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 - Google Patents
一种芯片封装子结构、双芯片封装结构及多芯片封装结构 Download PDFInfo
- Publication number
- CN219534513U CN219534513U CN202223498403.2U CN202223498403U CN219534513U CN 219534513 U CN219534513 U CN 219534513U CN 202223498403 U CN202223498403 U CN 202223498403U CN 219534513 U CN219534513 U CN 219534513U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- wiring metal
- metal layer
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种芯片封装子结构、双芯片封装结构及多芯片封装结构，属于半导体封装技术领域，由下至上依次包括第二塑封层、第一塑封层、第一介质层和焊盘；第一塑封层内封装有第一芯片；第二塑封层内设有第一布线金属层，与第一芯片第一面电极连接；第一布线金属层与贯穿第一塑封层的第二布线金属层连接；第二布线金属层与第一介质层中的第三布线金属层连接，第三布线金属层与焊盘连接；第一芯片的第二面电极连接有第四布线金属层，第四布线金属层与焊盘连接。整个封装结构不包含引线框架，降低了封装体积，实现了封装结构的薄型化；芯片电极引出通过布线金属层实现，降低了寄生电阻，并提高了连接的可靠性与稳定性，适合批量生产。
Description
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种芯片封装子结构、双芯片封装结构及多芯片封装结构。
背景技术
芯片封装技术是将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害的一种工艺技术。空气中的杂质和不良气体，乃至水蒸气都会腐蚀芯片上的精密电路，进而造成电学性能下降。不同的封装技术在制造工序和工艺方面差异很大，封装后对内存芯片自身性能的发挥也起到至关重要的作用。
基于引线框的芯片封装技术长期以来都是行业标准，其主要是将芯片固定于引线框架，然后通过打线的方式引出芯片电极，然而封装结构包含引线框架将导致整个封装结构较厚，体积大；同时，打线方式提高了整个封装结构的寄生电阻，且连接可靠性低。
实用新型内容
本实用新型的目的在于克服现有技术的问题，提供了一种芯片封装子结构、双芯片封装结构及多芯片封装结构。
本实用新型的目的是通过以下技术方案来实现的：一种芯片封装子结构，该封装子结构由下至上依次包括第二塑封层、第一塑封层、第一介质层和焊盘；第一塑封层内封装有第一芯片；第二塑封层内设有第一布线金属层，与第一芯片的正面电极或背面电极连接；第一布线金属层与贯穿第一塑封层的第二布线金属层连接；第二布线金属层与第一介质层中的第三布线金属层连接，第三布线金属层与焊盘连接；第一芯片的背面电极或正面电极连接有第四布线金属层，第四布线金属层与焊盘连接。
在一示例中，所述封装子结构还包括设于第一介质层上的第二介质层，第三布线金属层贯穿第一介质层并凸出第一介质层设置，凸出第一介质层的第三布线金属层经第二介质层包裹；第二介质层内设有第五布线金属层，与第三布线金属层、焊盘连接。
在一示例中，所述第三布线金属层为弯折的布线层。
在一示例中，所述第一介质层、第二介质层为Al2O3、SiO2、SiNx、环氧树脂、PI、PBO中任意一种。
在一示例中，所述第二布线金属层为金属柱。
在一示例中，所述金属柱包括上层金属子柱与下层金属子柱，上层金属子柱为Cu材质金属柱，下层金属子柱为Ti材质金属柱。
需要进一步说明的是，上述封装子结构各示例对应的技术特征可以相互组合或替换构成新的技术方案。
在一示例中，一种芯片封装子结构，包括两个如上述任一示例或者多个示例组成形成的所述封装子结构，各封装子结构水平拼接得到双芯片封装子结构。
在一示例中，双芯片封装子结构中的两颗芯片的正面电极均朝下；
或两颗芯片的正面电极均朝上；
或其中一颗芯片的正面电极朝下，另一颗芯片的背面电极朝上。
本实用新型还包括一种多芯片封装结构，包括两个如上述任一示例或者多个示例组成形成的所述封装子结构，各封装子结构水平拼接得到封装结构。
在一示例中，双封装结构中各芯片的正面电极均朝下；
或各芯片的正面电极均朝上；
或部分芯片的正面电极朝下，另一部分芯片的背面电极朝上。
与现有技术相比，本实用新型有益效果是：
1.整个封装结构不包含引线框架，大大降低了封装体积，实现了封装结构的薄型化；同时，芯片电极的引出通过布线金属层实现，相较于打线方式引线，降低了寄生电阻，并提高了连接的可靠性与稳定性，适合批量生产。
2.通过第一介质层、第二介质层进行两层金属布线，提高了连接稳定性。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本实用新型一示例中的封装子结构示意图；
图2为本实用新型另一示例中的封装子结构示意图；
图3为双芯片封装子结构制备方法步骤S1制备得到的封装子结构示意图；
图4为双芯片封装子结构制备方法步骤S2制备得到的封装子结构示意图；
图5为双芯片封装子结构制备方法步骤S3制备得到的封装子结构示意图；
图6为双芯片封装子结构制备方法步骤S4制备得到的封装子结构示意图；
图7为双芯片封装子结构制备方法步骤S5制备得到的封装子结构示意图；
图8为双芯片封装子结构制备方法步骤S6制备得到的封装子结构示意图；
图9为双芯片封装子结构制备方法步骤S7制备得到的封装子结构示意图。
图中：第一芯片1；第二芯片2；第一塑封层3a；第二塑封层3b；第一布线金属层4a；第二布线金属层4b；第三布线金属层4c；第四布线金属层4d；第五布线金属层4e；第一介质层5a；第二介质层5b；焊盘6；正面电极7；载板8。
具体实施方式
下面结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，使用序数词(例如，“第一和第二”、“第一至第四”等)是为了对物体进行区分，并不限于该顺序，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，一种芯片封装子结构，如图1所示，该封装子结构由下至上依次包括第二塑封层3b、第一塑封层3a、第一介质层5a和焊盘6。优选地，第一塑封层3a、第二塑封层3b均为环氧树脂材质的塑封层，具有质量轻、强度高、耐腐蚀性好、电性能优异、减震等特点，能够较好满足芯片封装要求。焊盘6为锡层或铜层，优选为锡层。
进一步地，第一塑封层3a内封装有第一芯片1，通过第一塑封层3a对第一芯片1进行包裹，进而实现对第一芯片1的保护。优选地，第一芯片1的正面电极7和/或背面电极与第一塑封层3a表面齐平，以使正面电极7和/或背面电极露出。
进一步地，第二塑封层3b内设有第一布线金属层4a，与第一芯片1的正面电极7或背面电极连接。其中，芯片的正面即电路图形面，另一面为背面；本示例中，第一芯片1的正面电极7朝下，此时第一芯片1的正面电极7与第一布线金属层4a连接。
进一步地，第一布线金属层4a与贯穿第一塑封层3a的第二布线金属层4b连接，优选第一布线金属层4a高度与第一塑封层3a厚度相等。
进一步地，第二布线金属层4b与第一介质层5a中的第三布线金属层4c连接，第三布线金属层4c与焊盘6连接，此时第一芯片1的正面电极7依次经第一布线金属层4a、第二布线金属层4b、第三布线金属层4c与焊盘6连接，通过重布线层实现了芯片正面电极7的引出。更为具体地，此时第三布线金属层4c贯穿第一介质侧设置，优选第三布线金属层4c高度与第一介质层5a厚度相等。
进一步地，第一芯片1的背面电极或正面电极7连接有第四布线金属层4d，第四布线金属层4d与焊盘6连接。本示例中，第一芯片1的背面电极与第四布线金属层4d连接，此时第四布线金属层4d贯穿第一介质层5a设置，优选第四布线金属层4d高度与第一介质层5a厚度相等。本示例中，第一芯片1的背面电极经第四布线金属层4d与焊盘6连接，通过重布线层实现了芯片背面电极的引出。
本示例中，整个封装结构不包含引线框架，大大降低了封装体积，实现了封装结构的薄型化；同时，芯片电极的引出通过布线金属层实现，相较于打线方式引线，降低了寄生电阻，并提高了连接的可靠性与稳定性，适合批量生产。
在一示例中，封装子结构还包括设于第一介质层5a上的第二介质层5b，第三布线金属层4c贯穿第一介质层5a并凸出第一介质层5a设置，凸出第一介质层5a的第三布线金属层4c经第二介质层5b包裹。优选地，如图2所示，第三布线金属层4c为弯折的布线层，此时第三布线金属层4c凸出第一介质层5a的部分向左侧或右侧水平延伸。
进一步地，第二介质层5b内设有第五布线金属层4e，且第五布线金属层4e设于第三布线金属层4c上，以实现第五布线金属层4e与第三布线金属层4c的连接，优选第五布线金属层4e上表面与第二介质层5b上表面齐平，以降低整个封装子结构的封装高度。本示例中，第五布线金属层4e与焊盘6连接，此时第一芯片1的正面电极7依次经第一布线金属层4a、第二布线金属层4b、第三布线金属层4c、第五布线金属层4e与焊盘6连接，通过第一介质层5a、第二介质层5b进行两层金属布线，配合弯折的第五布线金属层4e，提高了布线层之间的连接稳定性。
在一示例中，两层介质层用于实现对封装结构的保护与覆盖，第一介质层5a、第二介质层5b的材质为Al2O3、SiO2、SiNx、环氧树脂、PI、PBO中任意一种。
在一示例中，第二布线金属层4b为金属柱，为Au、Ti、Al、Ni、Cu中任意一种材质的金属柱，当然也可以为现有已知合金材质金属柱。
在一示例中，金属柱包括上层金属子柱与下层金属子柱，上层金属子柱为Cu材质金属柱，下层金属子柱为Ti材质金属柱。当然，上层金属子柱、下层金属子柱材质可进行任意替换，如上层金属子柱、下层金属子柱可均为Cu材质金属柱。
本实用新型还包括一种双芯片封装子结构，包括上述任一示例或者多个示例组成形成的所述封装子结构，各封装子结构水平拼接得到双芯片封装子结构。本示例中，双芯片封装子结构可在制备得到单颗芯片形成的一封装子结构后进行水平拼接得到，也可在封装子结构制备过程中得到，具体封装结构如图9所示，此时在第一塑封层内封装两颗第一芯片，同时第二塑封层、第一介质层、第二介质层为两颗芯片共用，其他重布线方式与单颗芯片中封装子结构中布线方式相同，以此同时制备得到双芯片封装子结构，简化了制备工艺，并节约了封装时间，大大以提升了封装效率。
在一示例中，双芯片封装子结构中的两颗芯片的正面电极均朝下，如图9所示。当然，作为一选项，两颗芯片的正面电极均可朝上，也可以选择使其中一颗芯片的正面电极朝下，另一颗芯片的背面电极朝上，以满足多样化封装需求。
本实用新型还包括一种多芯片封装子结构，包括上述任一示例或者多个示例组成形成的所述封装子结构，各封装子结构水平拼接得到多芯片封装结构。本示例中，封装结构可在制备得到单颗芯片或双芯片形成的一封装子结构后进行水平拼接得到，也可在封装子结构制备过程中得到，此时在第一塑封层内封装多颗第一芯片，同时第二塑封层、第一介质层、第二介质层为多颗芯片共用，其他重布线方式与单颗芯片或双芯片中封装子结构中布线方式相同，以此同时制备得到多芯片封装结构，简化了制备工艺，并节约了封装时间，大大以提升了封装效率。
在一示例中，多芯片封装结构中的多颗芯片的正面电极均朝下。当然，作为一选项，多颗芯片的正面电极均可朝上，也可以选择使其中一部分芯片的正面电极朝下，另一部分芯片的背面电极朝上，以满足多样化封装需求。
为更好说明本实用新型的技术构思，现对上述双芯片封装子结构的具体制备方法进行说明，该方法包括以下步骤：
S1：如图3所示，将第一芯片1、第二芯片2均正面朝上粘贴在载板8上，然后进行第一次塑封，得到第一塑封层3a；优选地，磨平第一塑封层3a，露出第一芯片1、第二芯片2的正面电极7(正面焊盘6)；其中，载板8包括不限于钢板、玻璃板等。进一步地，可通过临时键合胶临时固定两颗芯片，后续步骤中进一步去除载板8，以此减薄整个封装结构的体积。
S2：如图4所示，制作第一布线金属层4a，第一布线金属层4a与第一芯片1、第二芯片2的正面电极7连接；优选地，采用电镀工艺实现第一布线金属层4a的制作，包括以下步骤：
S21：在当前封装结构(第一塑封层3a)表面溅射第一种子层，优选为Ti/Cu材质的第一种子层；
S22：采用第一光刻胶对第一种子层进行掩膜处理，露出需制作第一布线金属层4a位置(第一位置)对应的第一种子层；
S23：在第一位置对应的第一种子层上进行电镀处理，优选电镀Cu；
S24：去除第一光刻胶以及第一位置外多余的第一种子层，得到第一布线金属层4a；其中，优选采用湿法刻蚀去除第一光刻胶。
S3：如图5所示，对第一布线金属层4a进行塑封，得到第二塑封层3b；然后去除载板8，对第一塑封层3a开通孔，四个第一通孔位置与第一布线金属层4a位置对应，即第一通孔位置停留于第一布线金属层4a表面；其中，具体可通过去除临时键合胶进而去除载板8。
S4：如图6所示，在四个第一通孔中制作第二布线金属层4b即铜柱；优选采用电镀工艺制作第二布线金属层4b，具体工艺参考第一布线金属层4a的制备方式，在此不再赘述；优选地，对四个铜柱进行磨平处理，使四个铜柱与第一塑封层3a表面(第一芯片1、第二芯片2的背面电极)齐平，且四个铜柱与第一布线金属层4a连接。
S5：如图7所示，制作第一介质层5a并开孔得到多个第二通孔，以分别露出四个铜柱以及第一芯片1、第二芯片2的背面电极；
S6：如图8所示，在第二通孔中分别制作与第二布线金属层4b连接的第三布线金属层4c，以及与第一芯片1、第二芯片2的背面电极连接的第四布线金属层4d；然后制作第二介质层5b并开孔，得到第三通孔；
S7：如图9所示，在第三通孔内制作第五布线金属层4e，并在第五布线金属层4e上制作焊盘6。
上述制备方法得到的双芯片封装子结构，通过四个铜柱连接封装子结构底部的第一布线金属层，引出两颗芯片的正面电极；同时，通过第四布线金属层引出两颗芯片的背面电极后最终形成双芯片的封装子结构，具有封装薄型化、寄生电阻小、适合批量生产的优点。需要进一步说明的是，单芯片的封装子结构的制备方法以及多芯片封装结构制备方法均与双芯片封装子结构的制备方法相同，本实用新型不再进一步赘述。
以上具体实施方式是对本实用新型的详细说明，不能认定本实用新型的具体实施方式只局限于这些说明，对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本实用新型的保护范围。
Claims (10)
1.一种芯片封装子结构，其特征在于：其由下至上依次包括第二塑封层、第一塑封层、第一介质层和焊盘；
第一塑封层内封装有第一芯片；
第二塑封层内设有第一布线金属层，与第一芯片的正面电极或背面电极连接；第一布线金属层与贯穿第一塑封层的第二布线金属层连接；
第二布线金属层与第一介质层中的第三布线金属层连接，第三布线金属层与焊盘连接；
第一芯片的背面电极或正面电极连接有第四布线金属层，第四布线金属层与焊盘连接。
2.根据权利要求1所述的一种芯片封装子结构，其特征在于：所述封装子结构还包括设于第一介质层上的第二介质层，第三布线金属层贯穿第一介质层并凸出第一介质层设置，凸出第一介质层的第三布线金属层经第二介质层包裹；
第二介质层内设有第五布线金属层，与第三布线金属层、焊盘连接。
3.根据权利要求2所述的一种芯片封装子结构，其特征在于：所述第三布线金属层为弯折的布线层。
4.根据权利要求2所述的一种芯片封装子结构，其特征在于：所述第一介质层、第二介质层为Al2O3、SiO2、SiNx、环氧树脂、PI、PBO中任意一种。
5.根据权利要求1所述的一种芯片封装子结构，其特征在于：所述第二布线金属层为金属柱。
6.根据权利要求5所述的一种芯片封装子结构，其特征在于：所述金属柱包括上层金属子柱与下层金属子柱，上层金属子柱为Cu材质金属柱，下层金属子柱为Ti材质金属柱。
7.一种双芯片封装结构，其特征在于：包括两个如权利要求1-6任一项所述封装子结构，各封装子结构水平拼接得到双芯片封装结构。
8.根据权利要求7所述的一种双芯片封装结构，其特征在于：所述双芯片封装结构中的两颗芯片的正面电极均朝下；
或两颗芯片的正面电极均朝上；
或其中一颗芯片的正面电极朝下，另一颗芯片的背面电极朝上。
9.一种多芯片封装结构，其特征在于：包括若干如权利要求1-6任一项所述封装子结构，各封装子结构水平拼接得到封装结构。
10.根据权利要求9所述的一种多芯片封装结构，其特征在于：所述封装结构中各芯片的正面电极均朝下；
或各芯片的正面电极均朝上；
或部分芯片的正面电极朝下，另一部分芯片的背面电极朝上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223498403.2U CN219534513U (zh) | 2022-12-27 | 2022-12-27 | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223498403.2U CN219534513U (zh) | 2022-12-27 | 2022-12-27 | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219534513U true CN219534513U (zh) | 2023-08-15 |
Family
ID=87588306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223498403.2U Active CN219534513U (zh) | 2022-12-27 | 2022-12-27 | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219534513U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117410264A (zh) * | 2023-12-15 | 2024-01-16 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
-
2022
- 2022-12-27 CN CN202223498403.2U patent/CN219534513U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117410264A (zh) * | 2023-12-15 | 2024-01-16 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
| CN117410264B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种倒装芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128211B2 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| JP5447904B2 (ja) | マルチチップパッケージシステムおよびその製造方法 | |
| KR100886100B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6777788B1 (en) | Method and structure for applying thick solder layer onto die attach pad | |
| CN102842531B (zh) | 在种子层之上形成互连结构的半导体器件和方法 | |
| KR100415279B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20090032928A1 (en) | Multi-chip stack structure having through silicon via and method for fabrication the same | |
| KR101026488B1 (ko) | 반도체 패키지 | |
| KR101676620B1 (ko) | 적층 반도체 패키지 | |
| US9871019B2 (en) | Flipped die stack assemblies with leadframe interconnects | |
| US20070249153A1 (en) | Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same | |
| CN219534513U (zh) | 一种芯片封装子结构、双芯片封装结构及多芯片封装结构 | |
| US7095096B1 (en) | Microarray lead frame | |
| US20120299199A1 (en) | Stacked wafer level package having a reduced size | |
| US20120083096A1 (en) | Semiconductor device having a simplified stack and method for manufacturing tehreof | |
| US20130181333A1 (en) | Semiconductor package structure and manufacturing method thereof | |
| CN102280440A (zh) | 一种叠层封装结构及制造方法 | |
| US20140315353A1 (en) | Fabrication method of packaging substrate, and fabrication method of semiconductor package | |
| CN116031168A (zh) | 一种芯片封装结构及其制备方法 | |
| KR100321159B1 (ko) | 스택형 메모리 모듈 및 그의 제조 방법 | |
| US20120299169A1 (en) | Stacked wafer level package having a reduced size | |
| CN218975446U (zh) | 一种叠层双芯片封装子结构及多芯片封装结构 | |
| US20200135693A1 (en) | Semiconductor package structure and method of making the same | |
| CN219419023U (zh) | 一种双功率芯片封装子结构及多芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |