JP2734381B2 - 半導体装置の実装構造およびその製造方法 - Google Patents
半導体装置の実装構造およびその製造方法Info
- Publication number
- JP2734381B2 JP2734381B2 JP6242653A JP24265394A JP2734381B2 JP 2734381 B2 JP2734381 B2 JP 2734381B2 JP 6242653 A JP6242653 A JP 6242653A JP 24265394 A JP24265394 A JP 24265394A JP 2734381 B2 JP2734381 B2 JP 2734381B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- seal
- solder
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体チップのパッドと
マザーボードのパッドとをフリップチップ方式で接続す
る半導体装置に関し、特に放熱キャップを必要とする半
導体装置に関する。
マザーボードのパッドとをフリップチップ方式で接続す
る半導体装置に関し、特に放熱キャップを必要とする半
導体装置に関する。
【0002】
【従来の技術】近年コンピュータの性能はますます高速
度のものが要求されており、それに伴い半導体装置は、
大電力、かつ超多ピンの半導体チップをフェースダウン
構造に実装したものが出現するようになって来ている。
このフェースダウン構造における半導体チップの外部配
線接続方式としては、フリップ・チップ方式が一般的に
知られている。このフリップ・チップ方式を採用した半
導体装置の実装例が特公平3−47585号公報に示さ
れている。この公報には図2に基板上にフリップチップ
1個を実装した例が示されている。この図2と同じ図を
図5として以下この構成について説明する。
度のものが要求されており、それに伴い半導体装置は、
大電力、かつ超多ピンの半導体チップをフェースダウン
構造に実装したものが出現するようになって来ている。
このフェースダウン構造における半導体チップの外部配
線接続方式としては、フリップ・チップ方式が一般的に
知られている。このフリップ・チップ方式を採用した半
導体装置の実装例が特公平3−47585号公報に示さ
れている。この公報には図2に基板上にフリップチップ
1個を実装した例が示されている。この図2と同じ図を
図5として以下この構成について説明する。
【0003】図5を参照すると、1は半導体チップ等か
らなるフリップチップ,2は伝熱性の良い接着剤であ
り、半導体チップ1を放熱用金属板3に接合するための
構成である。この放熱用金属板3は、たとえば銅等の熱
伝導性の良い金属からなり、その形状はフリップチップ
1の平面形状とほぼ等しく、通常はほぼ矩形に形成され
る。蓋体6の内側項面には、モジュール基板9の上に取
付けられたフリップチップ1の位置に対応してそのほぼ
真正面に向かい合う位置に放熱用金属板3の位置決め凹
部12が形成されている。位置決め凹部12の形状は放
熱用金属板3とほぼ同様の矩形に形成され、その大きさ
は放熱用金属板3の取付位置の許容誤差だけ当該放熱用
金属板3の大きさよりも大きく設定されている。4はヒ
ートシンク、5は伝熱性の良い接着剤であり、ヒートシ
ンク4を蓋体6に接合するための構成である。また、蓋
体6は伝熱性の良い接着剤7によってモジュール基板9
に接合されている。なお、モジュール基板9はその下端
面に入出力ピン8を備えている。また、放熱用金属板3
と蓋体6との間には微細な間隔10が設けられている。
そしてこの間隔10にはヘリウムのような伝熱性の良い
気体11が満たされている。フリップチップボンディン
グ技術は、1994年2月10日(株)工業調査会から
発行され(社)ハイブリッドマイクロエレクトロニクス
協会により編集された刊行物「エレクトロニクス実装技
術基礎講座」第1巻第267−270頁に記載されてい
る。それによれば「チップの素子形成面と回路基板とを
対向させ、それぞれの電極を位置合わせし、Sn/Pb
はんだバンプを介して電気的・機械的に接続するのが通
常の概念」であった。
らなるフリップチップ,2は伝熱性の良い接着剤であ
り、半導体チップ1を放熱用金属板3に接合するための
構成である。この放熱用金属板3は、たとえば銅等の熱
伝導性の良い金属からなり、その形状はフリップチップ
1の平面形状とほぼ等しく、通常はほぼ矩形に形成され
る。蓋体6の内側項面には、モジュール基板9の上に取
付けられたフリップチップ1の位置に対応してそのほぼ
真正面に向かい合う位置に放熱用金属板3の位置決め凹
部12が形成されている。位置決め凹部12の形状は放
熱用金属板3とほぼ同様の矩形に形成され、その大きさ
は放熱用金属板3の取付位置の許容誤差だけ当該放熱用
金属板3の大きさよりも大きく設定されている。4はヒ
ートシンク、5は伝熱性の良い接着剤であり、ヒートシ
ンク4を蓋体6に接合するための構成である。また、蓋
体6は伝熱性の良い接着剤7によってモジュール基板9
に接合されている。なお、モジュール基板9はその下端
面に入出力ピン8を備えている。また、放熱用金属板3
と蓋体6との間には微細な間隔10が設けられている。
そしてこの間隔10にはヘリウムのような伝熱性の良い
気体11が満たされている。フリップチップボンディン
グ技術は、1994年2月10日(株)工業調査会から
発行され(社)ハイブリッドマイクロエレクトロニクス
協会により編集された刊行物「エレクトロニクス実装技
術基礎講座」第1巻第267−270頁に記載されてい
る。それによれば「チップの素子形成面と回路基板とを
対向させ、それぞれの電極を位置合わせし、Sn/Pb
はんだバンプを介して電気的・機械的に接続するのが通
常の概念」であった。
【0004】
【発明が解決しようとする課題】このような従来の技術
では気体11で熱伝導しなければならず、冷却効率は向
上しないという問題がある。また、蓋体6の上に接着剤
5で強制空冷のためのヒートシンク4を形成するため、
実装空間が大きくなるという問題もある。さらに、蓋体
6とモジュール基板9との間を接着剤7のみで接着する
ため組立ての際、高さの調整が困難である。半導体チッ
プと実装基板との間に介在するものがはんだバンプとす
れば、熱ストレスによりクラックが発生するという問題
もあった。
では気体11で熱伝導しなければならず、冷却効率は向
上しないという問題がある。また、蓋体6の上に接着剤
5で強制空冷のためのヒートシンク4を形成するため、
実装空間が大きくなるという問題もある。さらに、蓋体
6とモジュール基板9との間を接着剤7のみで接着する
ため組立ての際、高さの調整が困難である。半導体チッ
プと実装基板との間に介在するものがはんだバンプとす
れば、熱ストレスによりクラックが発生するという問題
もあった。
【0005】本発明の目的は、冷却効率を向上させかつ
実装空間を少なくするようにした半導体装置を提供する
ことにある。
実装空間を少なくするようにした半導体装置を提供する
ことにある。
【0006】本発明の他の目的は、組立の際、高さの調
整を容易にするようにした半導体装置およびその製造方
法を提供することにある。
整を容易にするようにした半導体装置およびその製造方
法を提供することにある。
【0007】本発明の他の目的は、熱ストレスによるク
ラックの発生を少なくするようにした半導体装置を提供
することにある。
ラックの発生を少なくするようにした半導体装置を提供
することにある。
【0008】
【課題を解決するための手段】本発明の第1の半導体装
置の実装構造は、基板と、この基板にフリップチップ実
装される半導体装置と、この半導体装置が収納されると
ともに接着剤で接着される凹部を有するキャップとを含
む。
置の実装構造は、基板と、この基板にフリップチップ実
装される半導体装置と、この半導体装置が収納されると
ともに接着剤で接着される凹部を有するキャップとを含
む。
【0009】本発明の第2の半導体装置の実装構造は、
基板と、この基板にフリップチップ実装される半導体装
置と、凹状を呈し前記半導体装置を収納するとともに該
半導体装置と同時に前記基板に実装されるキャップとを
含む。
基板と、この基板にフリップチップ実装される半導体装
置と、凹状を呈し前記半導体装置を収納するとともに該
半導体装置と同時に前記基板に実装されるキャップとを
含む。
【0010】本発明の第3の半導体装置の実装構造は、
前記半導体装置と前記基板とはハンダにより実装される
ことを特徴とする。
前記半導体装置と前記基板とはハンダにより実装される
ことを特徴とする。
【0011】本発明の第4の半導体装置の実装構造は、
前記キャップの端部に設けられたシール部と、前記基板
上の前記シール部と対応する位置に設けられたシールパ
ッドと、このシールパッドと前記シール部の間の該シー
ルパッド上の中央部に設けられた突起リングと、この突
起リングを覆うように鼓状に形成されたハンダとを含
む。
前記キャップの端部に設けられたシール部と、前記基板
上の前記シール部と対応する位置に設けられたシールパ
ッドと、このシールパッドと前記シール部の間の該シー
ルパッド上の中央部に設けられた突起リングと、この突
起リングを覆うように鼓状に形成されたハンダとを含
む。
【0012】本発明の半導体装置の実装構造の製造方法
は、半導体装置とこの半導体装置を収納する凹部を有す
るキャップとを含む半導体装置の実装構造の製造方法で
あって、前記半導体装置を前記キャップの前記凹部に収
納し接着する第1の工程と、前記キャップと該キャップ
に収納された前記半導体装置とを前記基板上に実装する
第2の工程とを含む。
は、半導体装置とこの半導体装置を収納する凹部を有す
るキャップとを含む半導体装置の実装構造の製造方法で
あって、前記半導体装置を前記キャップの前記凹部に収
納し接着する第1の工程と、前記キャップと該キャップ
に収納された前記半導体装置とを前記基板上に実装する
第2の工程とを含む。
【0013】
【0014】
【0015】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【0016】図1を参照すると、本発明の第1の実施例
は、半導体チップ1,この半導体チップ1の表面に複
数,メッキ法で銅を材料として2〜3ミクロン(μm)
の厚さで形成され、さらに2〜3ミクロン(μm)の厚
さのニッケルが形成され、内部配線(図示せず)と電気
的に接続されるチップ電極2,このチップ電極2の上に
厚さ40〜80ミクロン(μm)の錫(Sn)−鉛(P
b)共晶ハンダで形成されたハンダ6,チップ電極2の
それぞれに対応した位置に銅(Cu)で形成された基板
電極8,この基板電極8を搭載した配線基板7,半導体
チップ1のチップ電極2搭載面の裏側の面に塗布された
熱伝導性のよい、例えば銀エポキシ樹脂からなる接着剤
4,この接着剤4で接続され半導体チップ1を覆う熱伝
導率の高い金属、例えば銅で形成された放熱キャップ
3,この放熱キャップ3の端部に形成されたシール部
5,このシール部5に接続されるハンダ6,および配線
基板7上で基板電極8の外側でこのハンダ6に対応した
位置に形成されたシールパッド9を含む。
は、半導体チップ1,この半導体チップ1の表面に複
数,メッキ法で銅を材料として2〜3ミクロン(μm)
の厚さで形成され、さらに2〜3ミクロン(μm)の厚
さのニッケルが形成され、内部配線(図示せず)と電気
的に接続されるチップ電極2,このチップ電極2の上に
厚さ40〜80ミクロン(μm)の錫(Sn)−鉛(P
b)共晶ハンダで形成されたハンダ6,チップ電極2の
それぞれに対応した位置に銅(Cu)で形成された基板
電極8,この基板電極8を搭載した配線基板7,半導体
チップ1のチップ電極2搭載面の裏側の面に塗布された
熱伝導性のよい、例えば銀エポキシ樹脂からなる接着剤
4,この接着剤4で接続され半導体チップ1を覆う熱伝
導率の高い金属、例えば銅で形成された放熱キャップ
3,この放熱キャップ3の端部に形成されたシール部
5,このシール部5に接続されるハンダ6,および配線
基板7上で基板電極8の外側でこのハンダ6に対応した
位置に形成されたシールパッド9を含む。
【0017】チップ電極2は、ピッチ200〜400ミ
クロン(μm),パッド径150〜300ミクロン(μ
m),および厚さ2〜3ミクロン(μm)の銅(Cu)
およびこの銅(Cu)の上に2〜3ミクロン(μm)の
ニッケル(Ni)が形成される。
クロン(μm),パッド径150〜300ミクロン(μ
m),および厚さ2〜3ミクロン(μm)の銅(Cu)
およびこの銅(Cu)の上に2〜3ミクロン(μm)の
ニッケル(Ni)が形成される。
【0018】次に本発明の第1の実施例の製造方法につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【0019】図2(A)を参照すると、配線基板7上
の、半導体チップ1のチップ電極2のそれぞれに対応し
た位置に、銅(Cu)からなる基板電極8が形成されて
いる。この基板電極8の上には径150〜300ミクロ
ン(μm)の範囲でチップ電極2の大きさにほぼ合わさ
れたハンダ6が形成される。
の、半導体チップ1のチップ電極2のそれぞれに対応し
た位置に、銅(Cu)からなる基板電極8が形成されて
いる。この基板電極8の上には径150〜300ミクロ
ン(μm)の範囲でチップ電極2の大きさにほぼ合わさ
れたハンダ6が形成される。
【0020】配線基板7上の基板電極8の外側で放熱キ
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。シールパッド
9の上には基板電極8の上に形成されたハンダ6と同様
のハンダ6が形成される。このハンダの形成は、マスク
などを作り、マスクにより基板に像を転写することを主
要な手段として、写真の縮小,パターンの繰返し,CA
D,最新の電子ビーム手法など一連の手法によりつく
る、いわゆるフォトリソグラフィ法や電解または無電解
メッキ法の組合せにより行われる。
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。シールパッド
9の上には基板電極8の上に形成されたハンダ6と同様
のハンダ6が形成される。このハンダの形成は、マスク
などを作り、マスクにより基板に像を転写することを主
要な手段として、写真の縮小,パターンの繰返し,CA
D,最新の電子ビーム手法など一連の手法によりつく
る、いわゆるフォトリソグラフィ法や電解または無電解
メッキ法の組合せにより行われる。
【0021】図2(B)を参照すると、フリップチップ
構造の半導体装置6が示されている。ハンダ6は、例え
ば錫(Sn)−鉛(Pb)共晶ハンダからなる。ハンダ
のメッキ後、メッキ用レジスト膜が剥離され、続いてハ
ンダが溶解整形(ウェットバック)されて球状のハンダ
6が形成される。
構造の半導体装置6が示されている。ハンダ6は、例え
ば錫(Sn)−鉛(Pb)共晶ハンダからなる。ハンダ
のメッキ後、メッキ用レジスト膜が剥離され、続いてハ
ンダが溶解整形(ウェットバック)されて球状のハンダ
6が形成される。
【0022】図2(C)を参照すると、銅(Cu)から
なる放熱キャップ3は、半導体チップ1の収納可能な凹
部形状に形成される。この放熱キャップ3の両端部には
配線基板7のシールパッド9に対応した形状のシール部
5が形成される。このシール部5の上にはハンダ6が形
成される。放熱キャップ3の凹部内側には、半導体チッ
プ1の裏面を固着するための接着剤4がディスペンサー
のノズルから滴下される。
なる放熱キャップ3は、半導体チップ1の収納可能な凹
部形状に形成される。この放熱キャップ3の両端部には
配線基板7のシールパッド9に対応した形状のシール部
5が形成される。このシール部5の上にはハンダ6が形
成される。放熱キャップ3の凹部内側には、半導体チッ
プ1の裏面を固着するための接着剤4がディスペンサー
のノズルから滴下される。
【0023】図2(D)を参照して、半導体チップ1と
放熱キャップ3との接続工程について説明する。
放熱キャップ3との接続工程について説明する。
【0024】図2(C)に示されるように、放熱キャッ
プ3の凹部が上向きにされてディスペンサーのノズルか
ら接着剤4が適量滴下されたあと、図2(D)に示され
るように、半導体チップ1のハンダ6の上向きになるよ
うに真空吸着により固定され、凹部に下降される。
プ3の凹部が上向きにされてディスペンサーのノズルか
ら接着剤4が適量滴下されたあと、図2(D)に示され
るように、半導体チップ1のハンダ6の上向きになるよ
うに真空吸着により固定され、凹部に下降される。
【0025】次に、接着剤4で接触加圧されたあと、1
70〜200℃の温度で1〜2時間加熱されて接着剤4
を介して放熱キャップ3および半導体チップ1が接続さ
れる。
70〜200℃の温度で1〜2時間加熱されて接着剤4
を介して放熱キャップ3および半導体チップ1が接続さ
れる。
【0026】この接続の際、位置合わせは光学的に行わ
れる。
れる。
【0027】この接続工程は、酸素または窒素雰囲気内
のいずれでも実施できるが、窒素雰囲気で行う方がハン
ダの酸化防止が図れるので接続としては適している。
のいずれでも実施できるが、窒素雰囲気で行う方がハン
ダの酸化防止が図れるので接続としては適している。
【0028】シール部5と半導体チップ1の下面とは平
行で高さもほぼ同一に保たれている。
行で高さもほぼ同一に保たれている。
【0029】図2(E)を参照すると、半導体チップ1
は放熱キャップ3に固着された状態が示されている。
は放熱キャップ3に固着された状態が示されている。
【0030】図2(F)を参照すると、図2(E)に示
される固定状態のままで、放熱キャップ3の裏面が真空
吸着により固定される。配線基板7の基板電極8および
シールパッド9とハンダ6との位置合わせは、光学的に
行われる。次に半導体チップ1を固定した放熱キャップ
3が下降されて、チップ電極2のハンダ6およびシール
パッド9のハンダ6が接触され、窒素雰囲気内で加熱さ
れる。
される固定状態のままで、放熱キャップ3の裏面が真空
吸着により固定される。配線基板7の基板電極8および
シールパッド9とハンダ6との位置合わせは、光学的に
行われる。次に半導体チップ1を固定した放熱キャップ
3が下降されて、チップ電極2のハンダ6およびシール
パッド9のハンダ6が接触され、窒素雰囲気内で加熱さ
れる。
【0031】この製造方法によりチップ電極2と基板電
極8との間並びにシール部5とシールパッド9との間が
同時に接続されるという効果がある。
極8との間並びにシール部5とシールパッド9との間が
同時に接続されるという効果がある。
【0032】次に、本発明の第2の実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【0033】図3を参照すると、本発明の第2の実施例
の特徴の1つは、配線基板7の基板電極8上に突起電極
10が接続されたことにある。突起電極10は、径50
〜100ミクロン(μm),高さ50〜70ミクロン
(μm)の円柱状の銅(Cu),この銅(Cu)の表面
に2〜3ミクロン(μm)の厚さで形成されたニッケル
(Ni),このニッケル(Ni)の表面に2〜3ミクロ
ン(μm)の厚さで形成された金メッキ(Au),およ
びこの金メッキ(Au)の上に10〜15ミクロン(μ
m)の厚さで形成された錫(Sn)−鉛(Pb)共晶ハ
ンダメッキで形成される。
の特徴の1つは、配線基板7の基板電極8上に突起電極
10が接続されたことにある。突起電極10は、径50
〜100ミクロン(μm),高さ50〜70ミクロン
(μm)の円柱状の銅(Cu),この銅(Cu)の表面
に2〜3ミクロン(μm)の厚さで形成されたニッケル
(Ni),このニッケル(Ni)の表面に2〜3ミクロ
ン(μm)の厚さで形成された金メッキ(Au),およ
びこの金メッキ(Au)の上に10〜15ミクロン(μ
m)の厚さで形成された錫(Sn)−鉛(Pb)共晶ハ
ンダメッキで形成される。
【0034】本発明の第2の実施例の特徴の他の1つ
は、シルバーパッド9上に形成された突起リング11に
ある。この突起リング11は、幅500〜700ミクロ
ン(μm)で、それ以外の径,高さおよび材料の構成等
は突起電極10と同じである。この第2の実施例におけ
るチップ電極2上のハンダ6は、第1の実施例の厚さ4
0〜80ミクロン(μm)に対し、10〜15ミクロン
(μm)で十分である。
は、シルバーパッド9上に形成された突起リング11に
ある。この突起リング11は、幅500〜700ミクロ
ン(μm)で、それ以外の径,高さおよび材料の構成等
は突起電極10と同じである。この第2の実施例におけ
るチップ電極2上のハンダ6は、第1の実施例の厚さ4
0〜80ミクロン(μm)に対し、10〜15ミクロン
(μm)で十分である。
【0035】その他の構成は、第1の実施例の対応する
構成と同じである。
構成と同じである。
【0036】この第2の実施例における突起電極10
は、基板電極8側に接続されているが、第2の実施例の
変形例は、この突起電極10をチップ電極2に接続する
構成が特徴である。変形例における他の構成要素は、第
2の実施例における他の構成要素と同じである。
は、基板電極8側に接続されているが、第2の実施例の
変形例は、この突起電極10をチップ電極2に接続する
構成が特徴である。変形例における他の構成要素は、第
2の実施例における他の構成要素と同じである。
【0037】次に本発明の第2の実施例の製造方法につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【0038】図4(A)を参照すると、配線基板7上の
半導体チップ1のチップ電極2のそれぞれに対応した位
置に、銅(Cu)からなる基板電極8が形成されてい
る。
半導体チップ1のチップ電極2のそれぞれに対応した位
置に、銅(Cu)からなる基板電極8が形成されてい
る。
【0039】この基板電極8の上に銅(Cu)からなる
突起電極10が形成される。
突起電極10が形成される。
【0040】配線基板7上の基板電極8の外側で放熱キ
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。
ャップ3のシール部5に対応した位置に、銅(Cu)か
らなるシールパッド9が形成されている。
【0041】このシールパッド9の上にも、銅(Cu)
からなる突起リング11が形成される。
からなる突起リング11が形成される。
【0042】これら突起電極10や突起リング11の形
成は、第1の実施例におけるハンダの形成と同様に、フ
ォトリソグラフィ法やメッキ法により行われる。
成は、第1の実施例におけるハンダの形成と同様に、フ
ォトリソグラフィ法やメッキ法により行われる。
【0043】図4(B)を参照すると、図4(A)に示
されたシールパッド9,突起リング1,基板電極8およ
び突起電極10の上に、例えば錫(Sn)−鉛(Pb)
共晶ハンダのようなハンダ6がメッキされる。
されたシールパッド9,突起リング1,基板電極8およ
び突起電極10の上に、例えば錫(Sn)−鉛(Pb)
共晶ハンダのようなハンダ6がメッキされる。
【0044】図4(C)を参照すると、図4(B)に示
されるハンダ6のメッキ後の配線基板7上に、図2
(E)で示される半導体チップ1および放熱キャップ3
の固着状態のままで、放熱キャップ3の裏面が真空吸着
により固定される。突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6との位置合わせは光学的に行われる。
されるハンダ6のメッキ後の配線基板7上に、図2
(E)で示される半導体チップ1および放熱キャップ3
の固着状態のままで、放熱キャップ3の裏面が真空吸着
により固定される。突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6との位置合わせは光学的に行われる。
【0045】次に、半導体チップ1を固定した放熱キャ
ップ3が下降されて突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6とが接触され、窒素雰囲気内で加熱される。
ップ3が下降されて突起リング11および突起電極10
上のハンダ6とチップ電極2およびシール部5上のハン
ダ6とが接触され、窒素雰囲気内で加熱される。
【0046】この製造方法によりチップ電極2と突起電
極10の間並びにシール部5と突起リング11との間が
同時に接続されるという効果がある。
極10の間並びにシール部5と突起リング11との間が
同時に接続されるという効果がある。
【0047】本発明の第2の実施例は、シールパッド
9,突起リング11,ハンダ6,およびシール部5の組
合せ、および基板電極8,突起電極10,ハンダ6およ
びチップ電極2の組合せにより組立の際、高さの調整を
容易にできるという効果がある。
9,突起リング11,ハンダ6,およびシール部5の組
合せ、および基板電極8,突起電極10,ハンダ6およ
びチップ電極2の組合せにより組立の際、高さの調整を
容易にできるという効果がある。
【0048】また、この第2の実施例は突起リング11
および突起電極10を中核にしてハンダ6を鼓状に形成
することにより、熱ストレスによるクラックの発生を少
なくできるとう効果がある。
および突起電極10を中核にしてハンダ6を鼓状に形成
することにより、熱ストレスによるクラックの発生を少
なくできるとう効果がある。
【0049】
【発明の効果】本発明は、放熱キャップを熱伝導率のよ
い金属で半導体チップを覆うような凹形形状にすること
により、放熱キャップ1の上にヒートシンクを搭載する
必要はなく、冷却効率を向上させ実装空間を少なくする
ことができるという効果がある。
い金属で半導体チップを覆うような凹形形状にすること
により、放熱キャップ1の上にヒートシンクを搭載する
必要はなく、冷却効率を向上させ実装空間を少なくする
ことができるという効果がある。
【0050】また、本発明は放熱キャップと配線基板7
との間に少なくともシール部,ハンダおよびシールパッ
ドの組合せ、およびチップ電極ハンダおよび基板電極の
組合せを介することにより、本発明である半導体装置の
組立ての際、高さの調整が容易になるという効果があ
る。
との間に少なくともシール部,ハンダおよびシールパッ
ドの組合せ、およびチップ電極ハンダおよび基板電極の
組合せを介することにより、本発明である半導体装置の
組立ての際、高さの調整が容易になるという効果があ
る。
【0051】さらに、本発明は中核に突起リングまたは
突起電極を中核に鼓状にハンダを形成することにより熱
ストレスによるクラックの発生を極めて減少させること
ができるという効果がある。
突起電極を中核に鼓状にハンダを形成することにより熱
ストレスによるクラックの発生を極めて減少させること
ができるという効果がある。
【図1】本発明の第1の実施例を示す図である。
【図2】(A)〜(F)は、本発明の第1の実施例の製
造方法を説明するための図である。
造方法を説明するための図である。
【図3】本発明の第2の実施例を示す図である。
【図4】(A)〜(C)は本発明の第2の実施例の製造
方法を説明するための図である。
方法を説明するための図である。
【図5】従来技術の一例を示す図である。
1 半導体チップ 2 チップ電極 3 放熱キャップ 4 接着剤 5 シール部 6 ハンダ 7 マザーボード 8 基板電極 9 シールパッド 10 突起電極 11 突起リング
Claims (3)
- 【請求項1】 半導体チップと、 凹形形状の窪みに前記半導体チップを収納するように前
記接着剤で接着した熱伝導率の高い金属で形成された放
熱キャップと、この 放熱キャップの端部に設けられたシール部と、 配線基板と、 この配線基板上で前記シール部に対応する位置に設けら
れたシールパッドと、 このシールパッドと前記シール部との間に、前記半導体
チップを密閉するように形成されたハンダと、 前記シールパッドの中心部周辺上に形成された突起リン
グとを含み、 前記ハンダがこの突起リングを覆うように鼓状に形成さ
れたことを特徴とする半導体装置。 - 【請求項2】 基板と、 この基板にフリップチップ実装される半導体装置と、 この半導体装置が収納されるとともに接着剤で接着され
る凹部を有するキャップと、この キャップの端部に設けられたシール部と、 前記基板上の前記シール部と対応する位置に設けられた
シールパッドと、 このシールパッドと前記シール部の間の該シールパッド
上の中央部に設けられた突起リングと、 この突起リングを覆うように鼓状に形成されたハンダと
を含むことを特徴とする半導体装置の実装構造。 - 【請求項3】 基板と、 この基板にフリップチップ実装される半導体装置と、 凹状を呈し前記半導体装置を収納するとともに該半導体
装置と同時に前記基板に実装されるキャップと、この キャップの端部に設けられたシール部と、 前記基板上の前記シール部と対応する位置に設けられた
シールパッドと、 このシールパッドと前記シール部の間の該シールパッド
上の中央部に設けられた突起リングと、 この突起リングを覆うように鼓状に形成されたハンダと
を含むことを特徴とする半導体装置の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6242653A JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6242653A JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08107164A JPH08107164A (ja) | 1996-04-23 |
JP2734381B2 true JP2734381B2 (ja) | 1998-03-30 |
Family
ID=17092252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6242653A Expired - Lifetime JP2734381B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の実装構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2734381B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
CN100420004C (zh) * | 2004-01-09 | 2008-09-17 | 日月光半导体制造股份有限公司 | 倒装芯片封装体 |
US7327029B2 (en) * | 2005-09-27 | 2008-02-05 | Agere Systems, Inc. | Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink |
CN109887849A (zh) * | 2019-01-31 | 2019-06-14 | 通富微电子股份有限公司 | 一种散热片贴装芯片的方法及*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
JPH01150343A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | チップキャリア用キャップ |
JPH0582584A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160540U (ja) * | 1986-04-02 | 1987-10-13 |
-
1994
- 1994-10-06 JP JP6242653A patent/JP2734381B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
JPH01150343A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | チップキャリア用キャップ |
JPH0582584A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH08107164A (ja) | 1996-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (ja) | 半導体装置の製造方法 | |
KR960001345B1 (ko) | 글래스 리드 탑재형 반도체 장치 | |
US6548326B2 (en) | Semiconductor device and process of producing same | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
JP2001506057A (ja) | 集積回路パッケージ用チップスケールボールグリッドアレイ | |
US7605020B2 (en) | Semiconductor chip package | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
JPH09293808A (ja) | 半導体装置 | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
US6351389B1 (en) | Device and method for packaging an electronic device | |
JP2734381B2 (ja) | 半導体装置の実装構造およびその製造方法 | |
JP3569585B2 (ja) | 半導体装置 | |
JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP3634048B2 (ja) | 半導体装置 | |
JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JP2806362B2 (ja) | 半導体装置の製造方法 | |
JPH05235091A (ja) | フィルムキャリア半導体装置 | |
JPH0661368A (ja) | フリップチップ型半導体装置 | |
JP3265544B2 (ja) | 半導体チップの実装構造 | |
JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |