CN117396058A - 磁阻式随机存取存储器及其制作方法 - Google Patents

磁阻式随机存取存储器及其制作方法 Download PDF

Info

Publication number
CN117396058A
CN117396058A CN202311103899.5A CN202311103899A CN117396058A CN 117396058 A CN117396058 A CN 117396058A CN 202311103899 A CN202311103899 A CN 202311103899A CN 117396058 A CN117396058 A CN 117396058A
Authority
CN
China
Prior art keywords
layer
electrode layer
upper electrode
titanium nitride
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311103899.5A
Other languages
English (en)
Inventor
王慧琳
翁宸毅
谢晋阳
李怡慧
刘盈成
施易安
张境尹
曾奕铭
王裕平
林建廷
何坤展
邹宜勋
李昌珉
曾译苇
赖育聪
谢军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202311103899.5A priority Critical patent/CN117396058A/zh
Publication of CN117396058A publication Critical patent/CN117396058A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器及其制作方法,其中该磁阻式随机存储器包括下电极层,位于一基底上方、磁隧穿结叠层,位于该下电极层上方、以及上电极层,位于该磁隧穿结叠层上方,其中该上电极层的材料为氮化钛,该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。

Description

磁阻式随机存取存储器及其制作方法
本申请是中国发明专利申请(申请号:201910634906.1,申请日:2019年07月15日,发明名称:磁阻式随机存取存储器及其制作方法)的分案申请。
技术领域
本发明涉及一种磁阻式随机存储器,更具体言之,其涉及一种具有特殊上电极组成的磁阻式随机存储器。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义是,在有无磁场下的电阻差除以原先的电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在硬盘生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁阻式随机存取存储器(magnetoresistive random access memory,MRAM),其优点是在不通电的情况下可以持续保留存储的数据。
上述磁阻效应还被应用在磁场感测领域,例如,移动电话中搭配全球定位***的电子罗盘零组件,用来提供使用者移动方位等资讯。目前,市场上已有多种的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(giantmagnetoresistance,GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而,现今的磁阻式随机存储器仍有许多因制作工艺所导致的问题,例如收尾位(tail bit)的失效问题,其有必要进一步的改进。
发明内容
为了改善磁阻式随机存取存储器中收尾位的失效问题,本发明特此提出了一种具有特殊上电极组成的磁阻式随机存取存储器,可避免制作工艺期间蚀刻液穿过上电极而损伤到下方的磁隧穿结。
本发明的其一面向在于提出一种磁阻式随机存取存储器单元,包括基底、下电极层,位于该基底上方、磁隧穿结叠层,位于该下电极层上方、以及上电极层,位于该磁隧穿结叠层上方,其中该上电极层的材料为氮化钛,该氮化钛中的氮成分比例从该上电极层的顶面往该上电极层的底面递减。
本发明的另一面向在于提出一种制作磁阻式随机存取存储器的方法,包括提供一基底、在该基底上方依序形成下电极层、磁隧穿结叠层、以及上电极层,其中该上电极层的材料为氮化钛,该氮化钛中的氮成分比例从该上电极层的顶面往该上电极层的底面递减、以及将该下电极层、该磁隧穿结叠层、以及该上电极层图案化成多个磁阻式随机存取存储器单元。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分,使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中:
图1至图5为本发明实施例一磁阻式随机存储器的制作方法的截面示意图;以及
图6为本发明另一实施例磁阻式随机存储器单元的截面示意图。
需注意本说明书中的所有图示都为图例性质,为了清楚与方便图示说明之故,图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现,一般而言,图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 基底
102 金属间介电层
104 停止层
106 层间介电层
106a 上表面
108 金属层
110 接触洞插塞
112 下电极层
114 磁隧穿结叠层
116 上电极层
118 磁阻式随机存储器单元
120 衬层
122 介电层
124 停止层
126 金属间介电层
128 双镶嵌凹槽
130 接触洞插塞
132 双镶嵌结构
134 硬掩模层
136 蚀刻停止层
具体实施方式
现在下文将详细谈述本发明的实施范例,其绘示在随附的图示中让阅者得以了解与施作本发明揭露,并知晓其技术功效。需注意下文仅是以范例的方式来进行说明,其并未要限定本发明的揭露内容。本发明中的多种实施例以及该些实施例中的各种特征在不互相冲突抵触的情况下系可以多种不同的方式来加以组合与重设。在不悖离本发明的精神与范畴的原则下,各种对于本发明揭露内容的修改、对应物、或是改良手段等应都能为本技术领域的相关技术人士所理解,且意欲含括在本发明揭露的范畴内。
应该容易理解的是,本文中的「在...上面」、「在...之上」及「在...上方」的含义应该以最宽泛的方式来解释,使得「在...上面」不仅意味着「直接在某物上」,而且还包括在某物上且两者之间具有中间特征或中间层,并且「在...之上」或「在...上方」不仅意味着在某物之上或在某物上方的含义,而且还可以包括两者之间没有中间特征或中间层(即直接在某物上)的含义。
此外,为了便于描述,可以在说明书使用诸如「在...下面」、「在...之下」、「较低」、「在...之上」、「较高」等空间相对术语来描述一个元件或特征与另一个或多个元件或特征的关系,如附图中所表示者。除了附图中描绘的方向之外,这些空间相对术语旨在涵盖使用或操作中的装置的不同方位或方向。该装置可以其他方式定向(例如以旋转90度或以其它方向来定向),并且同样能相应地以说明书中所使用的空间相关描述来解释。
请参照图1至图5,图1至图5为根据本发明实施例一磁阻式随机存储器的制作方法的截面示意图。如图1所示,首先提供一基底100,如以半导体材料所构成的基底100,其中半导体材料可选自由硅、锗、硅锗化合物、硅碳化物、砷化镓等所构成的群组。基底100上较佳界定有磁存储器区以及逻辑区。然而,为了避免模糊本案焦点之故,图示中仅会示出磁存储器区域上磁阻式随机存储器单元的相关结构。
基底100上依序形成有金属间介电层102、停止层104、以及层间介电层106,金属间介电层102的材料较佳为超低介电常数(ULK)材料,如多孔性的碳氧化硅(SiOC)。停止层104的材料较佳为氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅或是氮碳化硅(SiCN)等,而层间介电层106的材料较佳为四乙氧基硅烷(tetraethoxysilane,TEOS),但不局限于此。其中,金属间介电层102与层间介电层106中分别形成有金属层108与接触洞导体110,其可使用单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层102、停止层104、以及层间介电层106中并彼此电连接。金属层108与接触洞导体110的材料可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(CoWP)等所构成的群组,但不局限于此。
复参照图1,层间介电层106上还依序形成有下电极层112、磁隧穿结叠层114、以及上电极层116。下电极层112、磁隧穿结叠层114、以及上电极层116可以使用物理气相沉积(PVD)在同一腔体中临场(in-situ)形成。在本发明实施利中,下电极层112的材料较佳包含导电材料,例如氮化钽(TaN),但不局限于此,依据本发明其他实施例下电极层112又可包含钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)或其组合。磁隧穿结叠层114为一多层结构,其可能包含晶种层、固定层(pinned layer)、参考层、隧穿阻障层、自由层、以及金属隔层等结构。概略言之,固定层可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。隧穿阻障层可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。自由层可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(CoFeB),但不限于此。其中,自由层的磁化方向会受外部磁场而「自由」改变。由于磁隧穿结叠层114的结构并非本发明重点,图中一律以磁隧穿结叠层114来概括上述该些多层结构。
在本实施例中,上电极层116的材料为氮化钛(TiN),且较佳包含一成分比例梯度,亦即整个上电极层116中氮化钛的成分比例并非完全均一。更具体言之,上电极层116中氮成分的比例较佳由上电极层116的顶面(裸露面)朝上电极层116的底面(与磁隧穿结叠层114相接的一面)渐渐递减,上电极层116中的钛成分的比例较佳由上电极层116的顶面朝上电极层116的底面渐渐递增。换句话说,靠近上电极层116底面或是上电极层116与磁隧穿结叠层114交界处较佳具有较高浓度的钛原子或较低浓度的氮原子分布,而靠近上电极层116顶面处则较佳具有较高浓度的氮原子或较低浓度的钛原子分布。其中,上电极层116中氮化钛的氮比例较佳介于大于0%和小于50%之间。上电极层116中氮化钛的成分梯度特征的功用将在后续实施例中详细说明。
接着如图2所示,利用光刻暨蚀刻制作工艺图案化上电极层116、磁隧穿结叠层114以及下电极层112,以界定出个别的磁阻式随机存储器单元118。其中,可先使用反应性离子蚀刻制作工艺(reactive ion etching,RIE)并搭配氧化硅硬掩模层来图案化上电极层116,如此产生的侧壁副产物较少。接着,再使用离子束蚀刻制作工艺(ion beam etching,IBE)图案化磁隧穿结叠层114、下电极层112、以及层间介电层106来界定出磁阻式随机存储器单元118。由于离子束蚀刻制作工艺的特性,蚀刻后剩余的层间介电层106的上表面106a较佳会略低于接触洞导体110的上表面且层间介电层106的上表面106a较佳呈现一弧形或曲面。
之后如图3所示,在磁阻式随机存储器单元118以及层间介电层106的表面形成一共形的衬层120,其中衬层120的材料较佳包含氧化硅,但又可依据制作工艺需求选用其他介电材料,例如又可包含氧化硅、氮氧化硅或氮碳化硅。接着在衬层120上依序形成介电层122、停止层124、以及金属间介电层126等结构。介电层122会填满磁阻式随机存储器单元118之间的空隙,并利用平坦化制作工艺如化学机械研磨(CMP)来平坦化介电层122,使其上表面切齐或略高于磁阻式随机存储器单元118。在本发明实施例中,介电层122与金属间介电层126的材料较佳为超低介电常数(ULK)材料,停止层124的材料较佳为氮掺杂碳化物层(NDC)、氮化硅或是氮碳化硅。
接着如图4所示,在金属间介电层126中形成一双镶嵌凹槽128,其包含一接触洞与一金属层的外型。双镶嵌凹槽128会穿过磁阻式随机存储器单元118上的衬层120而裸露出其上电极层116。在本案实施例中,双镶嵌凹槽128可以通过在金属间介电层126上形成图案化光致抗蚀剂以及图案化硬掩模并进行数次蚀刻制作工艺与湿式清洗制作工艺的方式来形成。由于如何形成此双镶嵌凹槽128并非本发明的重点,其步骤细节将不于说明书与图示中揭露。
在本发明实施例中,磁存储器区上的双镶嵌凹槽128会与逻辑区上的双镶嵌凹槽(未图示)在相同的制作工艺中形成。对于逻辑区的元件而言,其在双镶嵌凹槽形成后还会进行一道湿蚀刻制作工艺来移除高分子副产物以及从凹槽中裸露出的氮化钛材质硬掩模层。此湿蚀刻制作工艺所使用的蚀刻液,如杜邦的蚀刻后残余物清洗液EKC系列加上过氧化氢溶液,其对于氮化钛以及其氧化物有很高的蚀刻力。再加上一般的氮化钛层会生长成多晶柱型态,这样型态的氮化钛层的表面粗糙度很高,且晶柱与晶柱之间常会有细孔缺陷直接通往氮化钛层底部。如此,用来移除逻辑区上硬掩模层的这类湿蚀刻制作工艺也会同时移除磁存储器区上部分的氮化钛上电极层116,且蚀刻液还可能会进一步渗透到上电极层116的底部而损伤到下方的磁隧穿结叠层114,使得磁隧穿结叠层114中的铁磁层丧失其铁磁性,这样特别容易导致收尾位(tail bits)失效的问题。
本发明上电极层116中的氮化钛具有成分梯度特征的优点即在于可以防止此湿蚀刻制作工艺损伤磁隧穿结叠层114,其原理在于,氮化钛中的氮成分越少,其晶型越接近致密的金属型态而非多晶柱型态,氮化钛的管芯尺寸与表面粗糙度都会越小,硅孔缺陷也会越少。通过将上电极层116的氮化钛成分设计成越靠近磁隧穿结叠层114氮比例越少,蚀刻液会变得不容易穿过上电极层114,如此即可避免下方的磁隧穿结叠层114受到蚀刻液损伤。
接下来如图5所示,在双镶嵌凹槽128中填入所需的金属材料,例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺,例如以化学机械研磨制作工艺去除部分金属材料以形成包含接触洞插塞130与金属层的双镶嵌结构132,以电连接下方磁阻式随机存储器单元118的上电极层116。
根据前文实施例所述的制作工艺方法,本发明于此也提出了一种新颖的磁阻式随机存储器单元118,如图5所示,其结构包含下电极层112,位于一基底100上方、一磁性隧穿结叠层114,位于下电极层112上方、以及一上电极层116,位于磁性隧穿结叠层114上方,其中上电极层116的材料为氮化钛,该氮化钛的氮成分从上电极层116的顶面往底面递减,氮比例介于大于0%和小于50%之间。
除了上述的氮化钛成分梯度特征以外,在其他实施例中,还可在磁阻式随机存储器中加入其他特征来加强所欲保护磁隧穿结叠层的效果。请参照图6,其为根据本发明另一实施例磁阻式随机存储器单元的截面示意图。如图6所示,磁阻式随机存储器单元118的上电极层116与接触洞插塞130之间可设置一硬掩模层134。硬掩模层134的材料较佳为钽(Ta)或氮化钽(TaN),其可在上电极层116的顶面处防止蚀刻液穿过上电极层116到磁隧穿结叠层114。此外,也可在上电极层116与磁隧穿结叠层114之间设置一蚀刻停止层136。蚀刻停止层136的材料较佳为多层的钌(Ru)与氧化钌(RuO)的交互叠层结构,其具有良好的耐化学腐蚀特性,可进一步防止磁隧穿结叠层114受到蚀刻损伤。钌与氧化钌的交互叠层设计也可避免磁隧穿结叠层114因为蚀刻剂腐蚀的缘故而产生剥离问题。上述的硬掩模层134与蚀刻停止层136同样可以使用物理气相沉积与下电极层112、磁隧穿结叠层114、以及上电极层116等层结构在同一腔体中临场形成。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属于本发明的涵盖范围。

Claims (10)

1.一种磁阻式随机存取存储器单元,其特征在于,包括:
基底;
下电极层,位于该基底上方;
磁隧穿结叠层,位于该下电极层上方;以及
上电极层,位于该磁隧穿结叠层上方,其中该上电极层的材料为氮化钛,该氮化钛中的氮成分比例从该上电极层的顶面往该上电极层的底面递减;以及
硬掩模层,设置在该上电极上,其中该硬掩模层的材料为钽或氮化钽。
2.根据权利要求1所述的磁阻式随机存取存储器单元,其中该氮化钛中的氮成分比例介于大于0%和小于50%之间。
3.根据权利要求1所述的磁阻式随机存取存储器单元,还包含蚀刻停止层,设置在该上电极层与该磁隧穿结叠层之间,其中该蚀刻停止层的材料包含钌或氧化钌。
4.根据权利要求3所述的磁阻式随机存取存储器单元,其中该蚀刻停止层为多层的氧化钌与钌交互叠层结构。
5.根据权利要求1所述的磁阻式随机存取存储器单元,其中该磁隧穿结叠层包含晶种层、固定层、参考层、隧穿阻障层、自由层、以及金属隔层。
6.一种制作磁阻式随机存取存储器的方法,包括:
提供基底;
在该基底上方依序形成下电极层、磁隧穿结叠层、上电极层以及硬掩模层,其中该上电极层的材料为氮化钛,该硬掩模层的材料为钽或氮化钽该氮化钛中的氮成分比例从该上电极层的顶面往该上电极层的底面递减;以及
将该下电极层、该磁隧穿结叠层、该上电极层以及该硬掩模层图案化成多个磁阻式随机存取存储器单元。
7.根据权利要求6所述的制作磁阻式随机存取存储器的方法,其中该氮化钛中的氮成分比例介于大于0%和小于50%之间。
8.根据权利要求6所述的制作磁阻式随机存取存储器的方法,还包含蚀刻停止层,设置在该上电极层与该磁隧穿结叠层之间,其中该蚀刻停止层的材料包含钌或氧化钌。
9.根据权利要求8所述的制作磁阻式随机存取存储器的方法,其中该蚀刻停止层为多层的氧化钌与钌交互叠层结构。
10.根据权利要求6所述的制作磁阻式随机存取存储器的方法,其中该磁隧穿结叠层包含晶种层、固定层、参考层、隧穿阻障层、自由层、以及金属隔层。
CN202311103899.5A 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法 Pending CN117396058A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311103899.5A CN117396058A (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910634906.1A CN112234139B (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法
CN202311103899.5A CN117396058A (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910634906.1A Division CN112234139B (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN117396058A true CN117396058A (zh) 2024-01-12

Family

ID=74111362

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311103899.5A Pending CN117396058A (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法
CN201910634906.1A Active CN112234139B (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910634906.1A Active CN112234139B (zh) 2019-07-15 2019-07-15 磁阻式随机存取存储器及其制作方法

Country Status (2)

Country Link
US (4) US10910553B1 (zh)
CN (2) CN117396058A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN112310144A (zh) 2019-07-29 2021-02-02 联华电子股份有限公司 半导体结构及其制作方法
US11985906B2 (en) * 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same
US20220310907A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory and manufacturing method thereof
CN115483344A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 磁阻式随机存取存储器元件及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691958B2 (ja) * 1997-09-30 2005-09-07 富士通株式会社 半導体装置の製造方法
US7598555B1 (en) 2003-08-22 2009-10-06 International Business Machines Corporation MgO tunnel barriers and method of formation
US7280389B2 (en) 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
JP4857014B2 (ja) * 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP2010278074A (ja) * 2009-05-26 2010-12-09 Fujitsu Semiconductor Ltd 電子装置およびその製造方法
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP2012104735A (ja) * 2010-11-12 2012-05-31 Panasonic Corp 半導体装置及びその製造方法
US20130001717A1 (en) 2011-07-01 2013-01-03 Yuchen Zhou Perpendicular mram with mtj including laminated magnetic layers
JP2013048210A (ja) * 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
US8878318B2 (en) 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
KR102099879B1 (ko) * 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
US9698338B2 (en) * 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
KR102214507B1 (ko) * 2014-09-15 2021-02-09 삼성전자 주식회사 자기 메모리 장치
US9972775B2 (en) * 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US9865649B2 (en) * 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application

Also Published As

Publication number Publication date
US20240032439A1 (en) 2024-01-25
US20220302374A1 (en) 2022-09-22
CN112234139B (zh) 2023-09-29
US10910553B1 (en) 2021-02-02
US20210020828A1 (en) 2021-01-21
US11387408B2 (en) 2022-07-12
CN112234139A (zh) 2021-01-15
US11812669B2 (en) 2023-11-07
US20210111334A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
CN112234139B (zh) 磁阻式随机存取存储器及其制作方法
CN109994602A (zh) 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN109713006A (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN112310144A (zh) 半导体结构及其制作方法
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN114447023A (zh) 半导体元件及其制作方法
JP2024518876A (ja) 低抵抗率スピンホール効果(she)書き込みラインを有するスピン軌道トルク(sot)磁気抵抗ランダムアクセスメモリ(mram)
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN115440881A (zh) 半导体元件及其制作方法
CN109713120A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN112242483B (zh) 磁阻式随机存取存储器
US20220302369A1 (en) Magnetoresistive random access memory structure and method of manufacturing the same
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN114512597A (zh) 半导体元件及其制作方法
CN111477738A (zh) 一种制作半导体元件的方法
CN112768601B (zh) 磁阻式随机存取存储器
CN109994476B (zh) 一种制备磁性随机存储器阵列单元的方法
TW202339314A (zh) 半導體元件及其製作方法
CN117812991A (zh) 磁阻式随机存取存储器及其制作方法
TW202401865A (zh) 磁阻式隨機存取記憶體
TW202403969A (zh) 一種製作磁阻式隨機存取記憶體的方法
CN115915904A (zh) 半导体元件及其制作方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
CN115811925A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination