CN117812991A - 磁阻式随机存取存储器及其制作方法 - Google Patents

磁阻式随机存取存储器及其制作方法 Download PDF

Info

Publication number
CN117812991A
CN117812991A CN202211162585.8A CN202211162585A CN117812991A CN 117812991 A CN117812991 A CN 117812991A CN 202211162585 A CN202211162585 A CN 202211162585A CN 117812991 A CN117812991 A CN 117812991A
Authority
CN
China
Prior art keywords
layer
free
disposed
shielding
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211162585.8A
Other languages
English (en)
Inventor
王慧琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202211162585.8A priority Critical patent/CN117812991A/zh
Priority to US17/971,651 priority patent/US20240114803A1/en
Publication of CN117812991A publication Critical patent/CN117812991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，其中该MTJ包含一固定层设于该基底上、一阻障层设于该固定层上以及一自由层设于该阻障层上，且该自由层包含一氧化镁化合物。依据本发明一实施例，自由层又细部包含第一遮盖层设于阻障层上、一间隔层设于第一遮盖层上以及一第二遮盖层设于间隔层上，其中第一遮盖层以及第二遮盖层包含氧化镁而间隔层则包含镁。

Description

磁阻式随机存取存储器及其制作方法
技术领域
本发明涉及一种制作半导体元件，尤其是涉及一种制作磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)元件的方法。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位***(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例揭露一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，其中该MTJ包含一固定层设于该基底上、一阻障层设于该固定层上以及一自由层设于该阻障层上，且该自由层包含一氧化镁化合物。依据本发明一实施例，自由层又细部包含第一遮盖层设于阻障层上、一间隔层设于第一遮盖层上以及一第二遮盖层设于间隔层上，其中第一遮盖层以及第二遮盖层包含氧化镁而间隔层则包含镁。
本发明另一实施例揭露一种半导体元件，其主要包含一磁性隧穿结(magnetictunneling junction,MTJ)设于基底上，其中该MTJ包含一固定层设于基底上、一阻障层设于固定层上以及一自由层设于阻障层上，且该自由层包含一氧化镁化合物。依据本发明一实施例，自由层又细部包含第一遮盖层设于阻障层上、一间隔层设于第一遮盖层上以及一第二遮盖层设于间隔层上，其中第一遮盖层以及第二遮盖层包含氧化镁而间隔层则包含镁。
附图说明
图1至图8为本发明一实施例制作MRAM元件的方法示意图。
主要元件符号说明
12:基底
14:MRAM区域
16:逻辑区域
18:层间介电层
20:金属内连线结构
22:金属内连线结构
24:金属间介电层
26:金属内连线
28:停止层
30:金属间介电层
32:金属内连线
34:阻障层
36:金属层
38:MTJ堆叠结构
42:下电极
44:固定层
46:阻障层
48:自由层
50:上电极
52:MTJ
56:遮盖层
62:金属间介电层
70:金属内连线
72:停止层
74:金属间介电层
76:金属内连线
78:停止层
82:遮盖层
88:遮盖层
92:自由层
94:自由层
96:遮盖层
98:第一遮盖层
100:间隔层
102:第二遮盖层
104:遮盖层
106:间隔层
108:第一遮盖层
110:第二遮盖层
具体实施方式
请参照图1至图8，图1至图8为本发明一实施例制作MRAM元件的方法示意图。如图1所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的组，且基底12上较佳定义有一MRAM区域14以及一逻辑区域16。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层18可设于基底12上并覆盖MOS晶体管，且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后于层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trench conductor)，金属内连线结构22中设于MRAM区域14的的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例金属内连线26中的金属层36较佳包含铜、金属内连线32中的金属层36较佳包含钨、金属间介电层24、30较佳包含氧化硅例如四乙氧基硅烷(tetraethylorthosilicate,TEOS)、而停止层28则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，但不局限于此。
接着形成一下电极42、一MTJ堆叠结构38、一遮盖层82、一遮盖层88、一上电极50以及一图案化掩模(图未示)于金属内连线结构22上。在本实施例中，形成MTJ堆叠结构38的方式可先依序形成一固定层(pinned layer)44、一阻障层(barrier layer)46以及一自由层(free layer)48于下电极42上。在本实施例中，下电极42及上电极50较佳包含导电材料，例如但不局限于钽(Ta)、氮化钽(TaN)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、钌(Ru)或其组合，其中本实施例的下电极42较佳包含氮化钽而上电极50则包含钌，但不局限于此。固定层44可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等。此外，固定层44也可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层46可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层48可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层48的磁化方向会受外部磁场而「自由」改变。
请继续参照图2，图2为本发明一实施例的自由层48的放大示意图。如图3所示，本实施例的自由层主要包含两层由上述铁磁性材料所构成的自由层92、94以及一由氧化镁化合物所构成的遮盖层96设于两层自由层92、94之间。从细部来看，两层自由层92、94较佳由钴铁硼(CoFeB)所构成而遮盖层96又包含一第一遮盖层98设于自由层92上、一间隔层100设于第一遮盖层98上以及一第二遮盖层102设于间隔层100上，其中第一遮盖层98与第二遮盖层102较佳包含金属氧化物如氧化镁而间隔层100则包含金属如镁。
在本实施例中，第一遮盖层98与第二遮盖层102较佳采用射频溅镀(RFsputtering)方式来形成而间隔层100则由直流溅镀(DC sputtering)方式来形成，其中第一遮盖层98与第二遮盖层102较佳包含相同厚度且第一遮盖层98与第二遮盖层102的厚度分别小于间隔层100的厚度。例如本实施例中间隔层100与第一遮盖层98之间的厚度比较佳介于3比1至5比1，同样地隔层100与第二遮盖层102之间的厚度比也较佳介于3比1至5比1。换句话说，间隔层100的厚度约略第一遮盖层98厚度或第二遮盖层102厚度的三倍至五倍。
请参照图3，图3为本发明一实施例的自由层48的放大示意图。如图3所示，相较于图2实施例中的遮盖层96包含两层遮盖层98、102，本实施例设于两层自由层92、94之间的遮盖层96仅包含一层遮盖层104设于自由层92上以及一间隔层106设于遮盖层104上，其中遮盖层104较佳包含金属氧化物如氧化镁而间隔层106则包含金属如镁。如同前述实施例，遮盖层104的厚度较佳小于间隔层106的厚度。例如本实施例中间隔层106与遮盖层104之间的厚度比较佳介于3比1至5比1，或是间隔层106的厚度约遮盖层104厚度的三倍至五倍。另外在本实施例中，上层的间隔层106较佳用来降低阻值，而下层的遮盖层104则用来避免自由层48下方阻障层46中的氧气扩散至由镁所构成的间隔层106中。
请参照图4，图4为本发明一实施例的自由层48的放大示意图。如图4所示，本实施例自由层48中的遮盖层96仅包含单层结构，其中遮盖层96较佳由氧化镁所构成同时遮盖层96又包含氧的浓度梯度(gradient)。更具体而言，靠近遮盖层96底部或靠近遮盖层96与下方自由层92交界处的氧浓度以及靠近遮盖层96顶部或靠近遮盖层96与上方自由层94交界处的氧浓度较佳大于靠近遮盖层96正中央的氧浓度，如图中点的分布所示。换句话说，遮盖层96中央部分的氧浓度较佳小于靠近遮盖层96底表面以及靠近遮盖层96顶表面的氧浓度，其中靠近遮盖层96底表面的氧浓度约略等于靠近遮盖层96顶表面的氧浓度。
请参照图5，图5为本发明一实施例的自由层48的放大示意图。如图5所示，本实施例的自由层48或自由层48中的遮盖层96包含第一遮盖层108设于自由层92上以及第二遮盖层110设于第一遮盖层108上，其中第一遮盖层108与第二遮盖层110均较佳包含金属氧化物如氧化镁，且第一遮盖层108不包含氧的浓度梯度(即氧的分布为均匀分布)而上方的第二遮盖层110则较佳包含氧的浓度梯度。
需注意的是，有别于图4实施例中靠近遮盖层96中央部分的氧浓度小于靠近遮盖层96底表面以及靠近遮盖层96顶表面的氧浓度，本实施例中靠近第二遮盖层110底表面或靠近第二遮盖层110与下方第一遮盖层108交界处的氧浓度较佳大于靠近第二遮盖层110顶表面或靠近第二遮盖层110与上方自由层94交界处的氧浓度，如图中点的分布所示。从厚度上来看，第一遮盖层108的厚度较佳小于第二遮盖层110的厚度。例如本实施例中第二遮盖层110与第一遮盖层108之间的厚度比较佳介于3比1至5比1，或是第二遮盖层110的厚度约一遮盖层108厚度的三倍至五倍。在本实施例中，下层的第一遮盖层108较佳用来避免自由层48下方阻障层46中的氧气扩散至上方的材料层中。
随后如图6所示，利用图案化掩模(图未示)为掩模进行一道或一道以上蚀刻制作工艺去除部分上电极50、部分遮盖层88、部分遮盖层82、部分MTJ堆叠结构38、部分下电极42以及部分金属间介电层30以形成多个MTJ 52于MRAM区域14。值得注意的是，本实施例于图案化上述上电极50、遮盖层88、遮盖层82、MTJ堆叠结构38、下电极42及金属间介电层30所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ion etching,RIE)以及/或离子束蚀刻制作工艺(ion beam etching,IBE)，由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30上表面较佳略低于金属内连线32上表面且金属间介电层30上表面较佳呈现一弧形或曲面。另外又需注意的是，本实施例利用离子束蚀刻制作工艺去除部分金属间介电层30的时候较佳一同去除部分金属内连线32，使金属内连线32靠近MTJ 52的交界处形成倾斜侧壁。
然后形成一遮盖层56于MTJ 52上并覆盖MRAM区域14以及逻辑区域16的金属间介电层30表面。在本实施例中，遮盖层56较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料例如但不局限于氧化硅、氮氧化硅或氮碳化硅。
随后如图7所示，先利用例如可流动式化学气相沉积(flowable chemical vapordeposition,FCVD)制作工艺形成一金属间介电层62于遮盖层56上。在本实施例中，金属间介电层62较佳包含一超低介电常数介电层，例如可包含多孔性介电材料例如但不局限于氧碳化硅(SiOC)或氧碳化硅氢(SiOCH)。
接着进行一图案转移制作工艺，例如可利用一图案化掩模(图未示)去除逻辑区域16的部分金属间介电层62、部分遮盖层56、部分金属间介电层30及部分停止层28以形成接触洞(图未示)并暴露出下面的金属内连线26。然后于接触洞中填入所需的导电材料，例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层材料以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞或金属内连线70于接触洞内电连接金属内连线26。
随后如图8所示，先形成一停止层72于MRAM区域14及逻辑区域16并覆盖金属间介电层62及金属内连线70，形成一金属间介电层74于停止层72上，进行一道或一道以上光刻暨蚀刻制作工艺去除MRAM区域14及逻辑区域的部分金属间介电层74、部分停止层72、部分金属间介电层62、以及部分遮盖层56形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以分别于MRAM区域14以及逻辑区域16形成金属内连线76连接下方的MTJ 52及金属内连线70，其中MRAM区域14的金属内连线76较佳直接接触设于下方的上电极50而逻辑区域16的金属内连线76则接触下层的金属内连线70。接着再形成另一停止层78于金属间介电层70上并覆盖金属内连线76。
在本实施例中，停止层72与停止层78可包含相同或不同材料，其中两者均可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(siliconcarbon nitride,SiCN)所构成的组。如同前述所形成的金属内连线，设于金属间介电层74内的金属内连线76可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层74内。例如金属内连线76可更细部包含一阻障层以及一金属层，其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的组，而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
一般而言，现行MTJ中的自由层除了由钴铁硼(CoFeB)所构成的自由层外通常会另设置一层由镁金属所构成的遮盖层两层自由层之间，然而此设计无法有效预防自由层下方阻障层中的氧原子扩散至上方的材料层进而影响元件表现。为了改善此问题本发明主要设置一层由氧化镁化合物所构成的遮盖层96于两层自由层92、94之间，其中遮盖层96可依据前述图2至图5实施例中由氧化镁以及/或氧化镁与镁所构成，例如图2中由第一遮盖层98、间隔层100以及第二遮盖层102所构成的三层结构，图3中由遮盖层104以及间隔层106所构成的双层结构，图4中由具有氧的浓度梯度所构成的单层结构，以及图5中由不包含氧的浓度梯度的第一遮盖层108以及包含氧的浓度梯度的第二遮盖层110所构成的双层结构。依据本发明的优选实施例，利用上述遮盖层中的氧化镁化合物组成本发明可有效抑制(suppress)自由层下方阻障层中的氧原子扩散至上方材料中进而确保MTJ的磁性表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种制作半导体元件的方法，其特征在于，包含：
形成磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，其中该磁性隧穿结包含：
固定层，设于该基底上；
阻障层，设于该固定层上；以及
自由层，设于该阻障层上，其中该自由层包含氧化镁化合物。
2.如权利要求1所述的方法，其中该自由层包含：
第一遮盖层，设于该阻障层上；
间隔层，设于该第一遮盖层上；以及
第二遮盖层，设于该间隔层上。
3.如权利要求2所述的方法，其中该第一遮盖层以及该第二遮盖层包含氧化镁。
4.如权利要求2所述的方法，其中该间隔层包含镁。
5.如权利要求1所述的方法，其中该自由层包含：
遮盖层，设于该阻障层上；以及
间隔层，设于该遮盖层上。
6.如权利要求5所述的方法，其中该遮盖层包含氧化镁。
7.如权利要求5所述的方法，其中该间隔层包含镁。
8.如权利要求1所述的方法，其中该自由层包含氧的浓度梯度。
9.如权利要求1所述的方法，其中该自由层包含：
第一遮盖层，设于该阻障层上；以及
第二遮盖层，设于该第一遮盖层上，其中该第一遮盖层以及该第二遮盖层包含氧化镁。
10.如权利要求9所述的方法，其中该第二遮盖层包含氧的浓度梯度。
11.一种半导体元件，其特征在于，包含：
形成磁性隧穿结(magnetic tunneling junction,MTJ)设于基底上，其中该磁性隧穿结包含：
固定层，设于该基底上；
阻障层，设于该固定层上；以及
自由层，设于该阻障层上，其中该自由层包含氧化镁化合物。
12.如权利要求11所述的半导体元件，其中该自由层包含：
第一遮盖层，设于该阻障层上；
间隔层，设于该第一遮盖层上；以及
第二遮盖层，设于该间隔层上。
13.如权利要求12所述的半导体元件，其中该第一遮盖层以及该第二遮盖层包含氧化镁。
14.如权利要求12所述的半导体元件，其中该间隔层包含镁。
15.如权利要求11所述的半导体元件，其中该自由层包含：
遮盖层，设于该阻障层上；以及
间隔层，设于该遮盖层上。
16.如权利要求15所述的半导体元件，其中该遮盖层包含氧化镁。
17.如权利要求15所述的半导体元件，其中该间隔层包含镁。
18.如权利要求11所述的半导体元件，其中该自由层包含氧的浓度梯度。
19.如权利要求11所述的半导体元件，其中该自由层包含：
第一遮盖层，设于该阻障层上；以及
第二遮盖层，设于该第一遮盖层上，其中该第一遮盖层以及该第二遮盖层包含氧化镁。
20.如权利要求19所述的半导体元件，其中该第二遮盖层包含氧的浓度梯度。
CN202211162585.8A 2022-09-23 2022-09-23 磁阻式随机存取存储器及其制作方法 Pending CN117812991A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211162585.8A CN117812991A (zh) 2022-09-23 2022-09-23 磁阻式随机存取存储器及其制作方法
US17/971,651 US20240114803A1 (en) 2022-09-23 2022-10-24 Magnetoresistive random access memory and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211162585.8A CN117812991A (zh) 2022-09-23 2022-09-23 磁阻式随机存取存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN117812991A true CN117812991A (zh) 2024-04-02

Family

ID=90430618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211162585.8A Pending CN117812991A (zh) 2022-09-23 2022-09-23 磁阻式随机存取存储器及其制作方法

Country Status (2)

Country Link
US (1) US20240114803A1 (zh)
CN (1) CN117812991A (zh)

Also Published As

Publication number Publication date
US20240114803A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN112447788B (zh) 磁阻式随机存取存储器
CN111106235B (zh) 半导体元件及其制作方法
CN111129289B (zh) 半导体元件及其制作方法
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN117858513A (zh) 磁阻式随机存取存储器
CN115440881A (zh) 半导体元件及其制作方法
CN113571465A (zh) 半导体元件及其制作方法
CN110459673B (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN113471244B (zh) 半导体元件及其制作方法
CN113594086B (zh) 半导体元件及其制作方法
CN116249357A (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN112420918B (zh) 半导体元件及其制作方法
CN115483344A (zh) 磁阻式随机存取存储器元件及其制作方法
CN113903764A (zh) 半导体元件及其制作方法
CN113539943B (zh) 半导体元件及其制作方法
CN117812991A (zh) 磁阻式随机存取存储器及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN117479547A (zh) 一种制作磁阻式随机存取存储器的方法
CN116867349A (zh) 半导体元件及其制作方法
CN116267013A (zh) 半导体元件及其制作方法
TW202401865A (zh) 磁阻式隨機存取記憶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination