TW202403969A - 一種製作磁阻式隨機存取記憶體的方法 - Google Patents

Abstract

本發明揭露一種製作半導體元件的方法，其主要先形成一下電極於基底上，然後形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於該下電極上，再形成一遮蓋層於該MTJ上，其中形成遮蓋層之步驟又包含下列步驟：(a)形成一第一金屬層於該MTJ上；(b)形成一第二金屬層於該第一金屬層上；以及(c)進行一氧化製程。

Description

一種製作磁阻式隨機存取記憶體的方法

本發明是關於一種製作半導體元件，尤指一種製作磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)元件的方法。

已知，磁阻(magnetoresistance, MR)效應係材料的電阻隨著外加磁場的變化而改變的效應，其物理量的定義，是在有無磁場下的電阻差除上原先電阻，用以代表電阻變化率。目前，磁阻效應已被成功地運用在硬碟生產上，具有重要的商業應用價值。此外，利用巨磁電阻物質在不同的磁化狀態下具有不同電阻值的特點，還可以製成磁性隨機存儲器(MRAM)，其優點是在不通電的情況下可以繼續保留存儲的數據。

上述磁阻效應還被應用在磁場感測(magnetic field sensor)領域，例如，行動電話中搭配全球定位系統(global positioning system, GPS)的電子羅盤(electronic compass)零組件，用來提供使用者移動方位等資訊。目前，市場上已有各式的磁場感測技術，例如，異向性磁阻(anisotropic magnetoresistance, AMR)感測元件、巨磁阻(GMR)感測元件、磁穿隧接面(magnetic tunneling junction, MTJ)感測元件等等。然而，上述先前技藝的缺點通常包括：較佔晶片面積、製程較昂貴、較耗電、靈敏度不足，以及易受溫度變化影響等等，而有必要進一步改進。

本發明一實施例揭露一種製作半導體元件的方法，其主要先形成一下電極於基底上，然後形成一磁性穿隧接面(magnetic tunneling junction, MTJ)於該下電極上，再形成一遮蓋層於該MTJ上，其中形成遮蓋層之步驟又包含下列步驟：(a)形成一第一金屬層於該MTJ上；(b)形成一第二金屬層於該第一金屬層上；以及(c)進行一氧化製程。

請參照第1圖至第7圖，第1圖至第7圖為本發明一實施例製作MRAM元件之方法示意圖。如第1圖所示，首先提供一基底12，例如一由半導體材料所構成的基底12，其中半導體材料可選自由矽、鍺、矽鍺複合物、矽碳化物(silicon carbide)、砷化鎵(gallium arsenide)等所構成之群組，且基底12上較佳定義有一MRAM區域14以及一邏輯區域16。

基底12上可包含例如金氧半導體(metal-oxide semiconductor, MOS)電晶體等主動元件、被動元件、導電層以及例如層間介電層(interlayer dielectric, ILD)16等介電層覆蓋於其上。更具體而言，基底12上可包含平面型或非平面型(如鰭狀結構電晶體)等MOS電晶體元件，其中MOS電晶體可包含閘極結構(例如金屬閘極)以及源極/汲極區域、側壁子、磊晶層、接觸洞蝕刻停止層等電晶體元件，層間介電層18可設於基底12上並覆蓋MOS電晶體，且層間介電層18可具有複數個接觸插塞電連接MOS電晶體之閘極以及/或源極/汲極區域。由於平面型或非平面型電晶體與層間介電層等相關製程均為本領域所熟知技藝，在此不另加贅述。

然後於層間介電層18上依序形成金屬內連線結構20、22電連接前述之接觸插塞，其中金屬內連線結構20包含一金屬間介電層24以及金屬內連線26鑲嵌於金屬間介電層24中，金屬內連線結構22則包含一停止層28、一金屬間介電層30以及金屬內連線32鑲嵌於停止層28與金屬間介電層30中。

在本實施例中，金屬內連線結構20中的各金屬內連線26較佳包含一溝渠導體(trench conductor)，金屬內連線結構22中設於MRAM區域14的的金屬內連線32則包含接觸洞導體(via conductor)。另外各金屬內連線結構20、22中的各金屬內連線26、32均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層24、30以及/或停止層28中並彼此電連接。例如各金屬內連線26、32可更細部包含一阻障層34以及一金屬層36，其中阻障層34可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層36可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。此外在本實例金屬內連線26中的金屬層36較佳包含銅、金屬內連線32中的金屬層36較佳包含鎢、金屬間介電層24、30較佳包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)、而停止層28則包含氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、或氮碳化矽(silicon carbon nitride, SiCN)，但不侷限於此。

接著形成一下電極42、一MTJ堆疊結構38、一遮蓋層82、一遮蓋層88、一上電極50以及一圖案化遮罩(圖未示)於金屬內連線結構22上。在本實施例中，形成MTJ 堆疊結構38的方式可先依序形成一固定層(pinned layer)44、一阻障層(barrier layer)46以及一自由層(free layer)48於下電極42上。在本實施例中，下電極42及上電極50較佳包含導電材料，例如但不侷限於鉭(Ta)、氮化鉭(TaN)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)、釕(Ru)或其組合，其中本實施例的下電極42較佳包含氮化鉭而上電極50則包含釕，但不侷限於此。固定層44可包含鐵磁性材料例如但不侷限於鈷鐵硼(cobalt-iron-boron, CoFeB)、鈷鐵(cobalt-iron, CoFe)、鐵(Fe)、鈷(Co)等。此外，固定層44也可以是由反鐵磁性(antiferromagnetic, AFM)材料所構成者，例如鐵錳(FeMn)、鉑錳(PtMn)、銥錳(IrMn)、氧化鎳(NiO)等，用以固定或限制鄰近層的磁矩方向。阻障層46可由包含氧化物之絕緣材料所構成，例如氧化鋁(AlO _x)或氧化鎂(MgO)，但均不侷限於此。自由層48可以是由鐵磁性材料所構成者，例如鐵、鈷、鎳或其合金如鈷鐵硼(cobalt-iron-boron, CoFeB)，但不限於此。其中，自由層48的磁化方向會受外部磁場而「自由」改變。

另外在本實施例中，設於MTJ堆疊結構38頂表面的遮蓋層82較佳包含金屬氧化物例如氧化鎂(MgO)，而遮蓋層88則較佳包含金屬例如鉭。請同時參照第2圖至第3圖，第2圖揭露本發明一實施例製作遮蓋層82之流程圖而第3圖則為本發明一實施例依據第2圖之流程於MTJ堆疊結構38上形成遮蓋層82之方法示意圖。如第2圖至第3圖所示，本發明於形成MTJ堆疊結構38後可先進行步驟(a)形成一第一金屬層92於MTJ堆疊結構38上，然後進行步驟(b)形成一第二金屬層94於第一金屬層92上，再進行步驟(c)進行一氧化製程將第一金屬層92與第二金屬層94轉換為遮蓋層82，其中步驟(b)至步驟(c)較佳同時進行，進行步驟(b)與步驟(c)之後較佳再重複進行步驟(b)與步驟(c) n次，且n＞=2。換句話說，本發明於MTJ堆疊結構38表面利用濺鍍(sputter)製程形成初始(initial)的第一金屬層92之後較佳重複進行用於形成第二金屬層94的濺鍍製程，以形成兩層或兩層以上的第二金屬層94於第一金屬層92表面並於形成各第二金屬層94時伴隨進行一氧化製程。例如第3圖所示，可重複進行三次濺鍍製程以形成三層第二金屬層94於第一金屬層92表面，其中每形成一層第二金屬層94時均伴隨進行一次氧化製程，因此迨步驟(b)與步驟(c)重複進行完畢後所有的第一金屬層92與第二金屬層94均較佳被轉換為由金屬氧化物所構成的遮蓋層82。

在本實施例中，第一金屬層92與第二金屬層94較佳包含相同材料例如均包含鎂(Mg)且進行氧化製程後第一金屬層92與第二金屬層94均分別被轉換為由氧化鎂所構成的遮蓋層82。另外本實施例中各第二金屬層94之間可具有相同或不同厚度但各第二金屬層94厚度均較佳小於第一金屬層92厚度，例如初始的第一金屬層92厚度較佳介於1-5埃而第二金屬層94厚度則較佳介於2-3埃。以第3圖中所揭露的結構為例，遮蓋層82較佳包含單層第一金屬層92與三層第二金屬層94，其中各第二金屬層94之間可具有相同或不同厚度但各第二金屬層94厚度均分別小於第一金屬層92厚度。需注意的是，為了更簡潔表示遮蓋層82與上下元件的關係，本實施例的遮蓋層82雖實際上包含複數個由第一金屬層92與第二金屬層94轉換而成的多層遮蓋層82，但第1圖中僅以單層遮蓋層82為例。

請再參照第4圖，第4圖揭露本發明一實施例製作遮蓋層82之流程圖。如第4圖所示，相較於第2圖實施例中完成步驟(a)之後僅重複進行步驟(b)與步驟(c)，本發明可於步驟(b)與步驟(c)之後再進行一步驟(d)進行一退火製程例如快速升溫退火製程。其中本發明可於完成步驟(a)之後重複進行步驟(b)、步驟(c)以及步驟(d) n次且n＞=2，或是完成步驟(a)之後重複進行步驟(b)與步驟(c) n次且n＞=2，之後再僅進行一次步驟(d)，這些變化型均屬本發明所涵蓋的範圍。

換句話說，本發明於MTJ堆疊結構38表面利用濺鍍製程形成初始的第一金屬層92之後可選擇重複進行形成第二金屬層94、氧化製程以及退火製程等三道步驟兩次或兩次以上，或是於MTJ堆疊結構38表面利用濺鍍製程形成初始的第一金屬層92之後重複進行形成第二金屬層94與氧化製程等兩道步驟兩次或兩次以上，之後再只進行一次退火製程，這些變化型均屬本發明所涵蓋的範圍。在本實施例中，退火製程的溫度較佳介於攝氏200-400度且退火製程的時間較佳介於0.1-0.5秒。

隨後如第5圖所示，利用圖案化遮罩(圖未示)為遮罩進行一道或一道以上蝕刻製程去除部分上電極50、部分遮蓋層88、部分遮蓋層82、部分MTJ堆疊結構38、部分下電極42以及部分金屬間介電層30以形成複數個MTJ 52於MRAM區域14。值得注意的是，本實施例於圖案化上述上電極50、遮蓋層88、遮蓋層82、MTJ堆疊結構38、下電極42及金屬間介電層30所進行的蝕刻製程可包含反應性離子蝕刻製程(reactive ion etching, RIE)以及/或離子束蝕刻製程(ion beam etching, IBE)，由於離子束蝕刻製程的特性，剩餘的金屬間介電層30上表面較佳略低於金屬內連線32上表面且金屬間介電層30上表面較佳呈現一弧形或曲面。另外又需注意的是，本實施例利用離子束蝕刻製程去除部分金屬間介電層30的時候較佳一同去除部分金屬內連線32，使金屬內連線32靠近MTJ 52的交界處形成傾斜側壁。

然後形成一遮蓋層56於MTJ 52上並覆蓋MRAM區域14以及邏輯區域16的金屬間介電層30表面。在本實施例中，遮蓋層56較佳包含氮化矽，但又可依據製程需求選用其他介電材料例如但不侷限於氧化矽、氮氧化矽或氮碳化矽。

隨後如第6圖所示，先利用例如可流動式化學氣相沉積(flowable chemical vapor deposition, FCVD)製程形成一金屬間介電層62於遮蓋層56上。在本實施例中，金屬間介電層62較佳包含一超低介電常數介電層，例如可包含多孔性介電材料例如但不侷限於氧碳化矽(SiOC)或氧碳化矽氫(SiOCH)。

接著進行一圖案轉移製程，例如可利用一圖案化遮罩(圖未示)去除邏輯區域16的部分金屬間介電層62、部分遮蓋層56、部分金屬間介電層30及部分停止層28以形成接觸洞(圖未示)並暴露出下面的金屬內連線26。然後於接觸洞中填入所需的導電材料，例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide, CoWP)等低電阻材料或其組合的低阻抗金屬層。接著進行一平坦化製程，例如以化學機械研磨製程去除部分金屬材料以形成接觸插塞或金屬內連線70於接觸洞內電連接金屬內連線26。

之後如第7圖所示，先形成一停止層72於MRAM區域14及邏輯區域16並覆蓋金屬間介電層62及金屬內連線70，形成一金屬間介電層74於停止層72上，進行一道或一道以上微影暨蝕刻製程去除MRAM區域14及邏輯區域的部分金屬間介電層74、部分停止層72、部分金屬間介電層62、以及部分遮蓋層56形成接觸洞(圖未示)。接著填入導電材料於各接觸洞內並搭配平坦化製程如CMP以分別於MRAM區域14以及邏輯區域16形成金屬內連線76連接下方的MTJ 52及金屬內連線70，其中MRAM區域14的金屬內連線76較佳直接接觸設於下方的上電極50而邏輯區域16的金屬內連線76則接觸下層的金屬內連線70。接著再形成另一停止層78於金屬間介電層70上並覆蓋金屬內連線76。

在本實施例中，停止層72與停止層78可包含相同或不同材料，其中兩者均可選自由氮摻雜碳化物層(nitrogen doped carbide, NDC)、氮化矽、以及氮碳化矽(silicon carbon nitride, SiCN)所構成的群組。如同前述所形成的金屬內連線，設於金屬間介電層74內的金屬內連線76可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層74內。例如金屬內連線76可更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。至此即完成本發明一實施例之半導體元件的製作。

綜上所述，本發明揭露一種製作MTJ上方之遮蓋層的方法，其主要先進行步驟(a)形成一第一金屬層於MTJ堆疊結構38上，然後進行步驟(b)形成一第二金屬層於第一金屬層上，再進行步驟(c)進行一氧化製程將第一金屬層與第二金屬層轉換為遮蓋層，其中進行步驟(b)與步驟(c)之後較佳再重複進行步驟(b)與步驟(c) n次，且n＞=2。依據本發明之較佳實施例，利用此方式所形成的遮蓋層除了具有較佳平坦性之外又可降低應力並防止下方MTJ中造成過度氧化。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

12:基底 14:MRAM區域 16:邏輯區域 18:層間介電層 20:金屬內連線結構 22:金屬內連線結構 24:金屬間介電層 26:金屬內連線 28:停止層 30:金屬間介電層 32:金屬內連線 34:阻障層 36:金屬層 38:MTJ堆疊結構 42:下電極 44:固定層 46:阻障層 48:自由層 50:上電極 52:MTJ 56:遮蓋層 62:金屬間介電層 70:金屬內連線 72:停止層 74:金屬間介電層 76:金屬內連線 78:停止層 82:遮蓋層 88:遮蓋層 92:第一金屬層 94:第二金屬層

第1圖至第7圖為本發明一實施例製作MRAM元件之方法示意圖。

12:基底

14:MRAM區域

16:邏輯區域

18:層間介電層

20:金屬內連線結構

22:金屬內連線結構

24:金屬間介電層

26:金屬內連線

28:停止層

30:金屬間介電層

32:金屬內連線

34:阻障層

36:金屬層

38:MTJ堆疊結構

42:下電極

44:固定層

46:阻障層

48:自由層

50:上電極

52:MTJ

56:遮蓋層

62:金屬間介電層

70:金屬內連線

72:停止層

74:金屬間介電層

76:金屬內連線

78:停止層

82:遮蓋層

88:遮蓋層

92:第一金屬層

94:第二金屬層

Claims (9)

1. 一種製作半導體元件的方法，其特徵在於，包含： 形成一下電極於一基底上； 形成一磁性穿隧接面(magnetic tunneling junction, MTJ)堆疊結構於該下電極上；以及 形成一遮蓋層於該MTJ堆疊結構上，其中形成該遮蓋層之步驟包含： (a)形成一第一金屬層於該MTJ堆疊結構上； (b)形成一第二金屬層於該第一金屬層上；以及 (c)進行一氧化製程將該第一金屬層以及該第二金屬層轉換為該遮蓋層。
2. 如申請專利範圍第1項所述之方法，另包含： 形成一上電極於該遮蓋層上；以及 圖案化該上電極、該遮蓋層以及該MTJ堆疊結構以形成一MTJ。
3. 如申請專利範圍第1項所述之方法，另包含同時進行步驟(b)以及步驟(c)。
4. 如申請專利範圍第1項所述之方法，另包含重複進行步驟(b)以及步驟(c) n次，其中n＞=2。
5. 如申請專利範圍第1項所述之方法，其中該第一金屬層以及該第二金屬層包含相同材料。
6. 如申請專利範圍第5項所述之方法，其中該第一金屬層包含鎂(Mg)。
7. 如申請專利範圍第1項所述之方法，其中該第二金屬層厚度小於該第一金屬層厚度。
8. 如申請專利範圍第1項所述之方法，另包含進行下列步驟： (d)於進行該氧化製程後進行一退火製程。
9. 如申請專利範圍第8項所述之方法，另包含重複進行步驟(b)、步驟(c)以及步驟(d) n次，其中n＞=2。

Images