CN115483344A - 磁阻式随机存取存储器元件及其制作方法 - Google Patents

磁阻式随机存取存储器元件及其制作方法 Download PDF

Info

Publication number
CN115483344A
CN115483344A CN202110599237.6A CN202110599237A CN115483344A CN 115483344 A CN115483344 A CN 115483344A CN 202110599237 A CN202110599237 A CN 202110599237A CN 115483344 A CN115483344 A CN 115483344A
Authority
CN
China
Prior art keywords
layer
nitrogen
titanium
upper electrode
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110599237.6A
Other languages
English (en)
Inventor
易延才
蔡纬撰
邱劲砚
柯贤文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110599237.6A priority Critical patent/CN115483344A/zh
Priority to US17/361,331 priority patent/US20220384710A1/en
Publication of CN115483344A publication Critical patent/CN115483344A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器元件及其制作方法，其中该制作磁阻式随机存存储器元件的方法为，主要先形成一磁性隧穿结(magnetictunneling junction,MTJ)堆叠结构于基底上，然后形成第一上电极于该MTJ堆叠结构上，再形成一第二上电极于第一上电极上，其中第一上电极包含浓度梯度而第二上电极则较佳包含无浓度梯度。

Description

磁阻式随机存取存储器元件及其制作方法
技术领域
本发明涉及一种制作半导体元件，尤其是涉及一种制作磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)元件的方法。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位***(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例揭露一种制作磁阻式随机存取存储器元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构于基底上，然后形成第一上电极于该MTJ堆叠结构上，再形成一第二上电极于第一上电极上，其中第一上电极包含浓度梯度而第二上电极则较佳包含无浓度梯度。
本发明另一实施例揭露一种制作磁阻式随机存取存储器元件，其主要包含一磁性隧穿结(magnetic tunneling junction,MTJ)设于基底上以及一上电极设于该MTJ上，其中上电极包含一第一上电极设于MTJ上以及第二上电极设于第一上电极上，其中第一上电极包含浓度梯度而第二上电极则包含无浓度梯度。
附图说明
图1至图6为本发明一实施例制作一MRAM单元的方法示意图。
主要元件符号说明
12:基底
14:MRAM区域
16:逻辑区域
18:层间介电层
20:金属内连线结构
22:金属内连线结构
24:金属间介电层
26:金属内连线
28:停止层
30:金属间介电层
32:金属内连线
34:阻障层
36:金属层
38:MTJ堆叠结构
42:下电极
44:固定层
46:阻障层
48:自由层
50:上电极
52:MTJ
56:遮盖层
58:间隙壁
60:间隙壁
62:金属间介电层
70:金属内连线
72:停止层
74:金属间介电层
76:金属内连线
78:停止层
82:第一上电极
84:第二上电极
86:第一层
88:第二层
90:第三层
具体实施方式
请参照图1至图6，图1至图6为本发明一实施例制作一MRAM单元的方法示意图。如图1所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一MRAM区域14以及一逻辑区域16。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层18可设于基底12上并覆盖MOS晶体管，且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后于层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trench conductor)，金属内连线结构22中设于MRAM区域14的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例金属内连线26中的金属层36较佳包含铜、金属内连线32中的金属层36较佳包含钨、金属间介电层24、30较佳包含氧化硅例如四乙氧基硅烷(tetraethylorthosilicate,TEOS)、而停止层28则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，但不局限于此。
接着形成一下电极42、一MTJ堆叠结构38、一上电极50以及一图案化掩模(图未示)于金属内连线结构22上。在本实施例中，形成MTJ堆叠结构38的方式可先依序形成一固定层(pinned layer)44、一阻障层(barrier layer)46以及一自由层(free layer)48于下电极42上。在本实施例中，下电极42及上电极50较佳包含导电材料，例如但不局限于钽(Ta)、氮化钽(TaN)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层44可包含铁磁性材料例如但不局限于钴铁硼(cobalt-iron-boron,CoFeB)、钴铁(cobalt-iron,CoFe)、铁(Fe)、钴(Co)等。此外，固定层44也可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层46可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层48可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层48的磁化方向会受外部磁场而「自由」改变。
值得注意的是，本实施例形成上电极50的时候较佳包含先形成第一上电极82于MTJ堆叠结构38上，再形成一第二上电极84于第一上电极82上，其中第一上电极82包含浓度梯度，第二上电极84包含无浓度梯度，第一上电极82与第二上电极84均较佳包含氮化钛，且第一上电极82中氮对钛的比例由第一上电极82底表面朝第一上电极82顶表面增加。
更具体而言，本实施例形成上电极50中第一上电极82与第二上电极84的方法包括先进行第一等离子体处理制作工艺以于一反应室中通入氮气以及/或氩气等反应气体由此提供一环境，然后进行第一调整(tuning)制作工艺调配氮气、氩气与钛之间的比例以形成第一上电极82的第一层86于MTJ堆叠结构38上。接着进行第二等离子体处理制作工艺通入氮气以形成第一上电极82的第二层88于第一层86表面，进行第二调整制作工艺再次调配氮气、氩气与钛之间的比例以形成第一上电极82的第三层90于第二层88表面，最后再进行第三等离子体处理制作工艺通入氮气以形成第二上电极84于第一上电极82的第三层90上。
在此需注意的是，由于第一上电极82中经由上述多道等离子体处理制作工艺与调整制作工艺于MTJ堆叠结构38上依序形成多个由氮化钛所构成且具有不同比例的材料层，因此第一上电极82或更具体而言由第一上电极82底表面至第一上电极82顶表面较佳包含一浓度梯度，其中氮对钛的比例较佳由第一上电极82底表面朝第一上电极82顶表面增加。另外本实施例中由于氮对钛的比例至第一上电极82顶表面的时候便达到一饱和值或临界值(critical value)，因此一旦超过第一上电极82与第二上电极84交界处从第二上电极84底表面开始整个第二上电极84中的氮对钛之间的浓度便不会增加或递减而呈现一平均分布的状态。换句话说，整个第二上电极84或更具体而言由第二上电极84底表面至第二上电极84顶表面中的氮与钛均为平均浓度或包含无浓度梯度(non-gradient)。
在本实施例中，第一上电极82第二层88的氮对钛比例较佳大于第一层86的氮对钛比例，第三层90的氮对钛比例大于第二层88的氮对钛比例，且第二上电极84的氮对钛比例又大于第一上电极82中任何一层的氮对钛比例，包括第二上电极84的氮对钛比例大于第三层90的氮对钛比例，第二上电极84的氮对钛比例大于第二层88的氮对钛比例，第二上电极84的氮对钛比例大于第一层86的氮对钛比例。从厚度上来看，第一层86厚度较佳小于第二层88厚度，第二层88厚度小于第三层90厚度，其中第一层86厚度较佳约45～55埃或最佳约50埃，第二层88厚度较佳约110-130埃或最佳约120埃，第三层90厚度约520～630埃或最佳约570埃。另外本实施例第二上电极84的厚度虽略小于第一上电极82的整体厚度，但不局限于此，依据本发明其他实施例第二上电极84的厚度可选择小于、等于或大于第一上电极82的整体厚度，这些变化型均属本发明所涵盖的范围。
整体来看，本实施例中的第一上电极82虽以三层由氮化钛所构成的材料层为例，但不局限于此，依据本发明其他实施例可依据前述形成三层氮化钛层的手段于MTJ堆叠结构38上形成大于或小于三层例如四层、五层甚至六层具有浓度梯度的第一上电极82，再形成无浓度梯度的第二上电极84于第一上电极82表面，此变化型也属本发明所涵盖的范围。
随后如图2所示，利用图案化掩模为掩模进行一道或一道以上蚀刻制作工艺去除部分上电极50、部分MTJ堆叠结构38、部分下电极42以及部分金属间介电层30以形成多个MTJ 52于MRAM区域14。值得注意的是，本实施例于图案化上述上电极50、MTJ堆叠结构38、下电极42及金属间介电层30所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ion etching,RIE)以及/或离子束蚀刻制作工艺(ion beam etching,IBE)，由于离子束蚀刻制作工艺的特性，剩余的金属间介电层30上表面较佳略低于金属内连线32上表面且金属间介电层30上表面较佳呈现一弧形或曲面。另外又需注意的是，本实施例利用离子束蚀刻制作工艺去除部分金属间介电层30的时候较佳一同去除部分金属内连线32，使金属内连线32靠近MTJ 52的交界处形成倾斜侧壁。
然后形成一遮盖层56于MTJ 52上并覆盖MRAM区域14以及逻辑区域16的金属间介电层30表面。在本实施例中，遮盖层56较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料例如但不局限于氧化硅、氮氧化硅或氮碳化硅。
接着如图3所示，先利用回蚀刻去除部分遮盖层56以形成间隙壁58、60于各MTJ 52侧壁，再进行一可流动式化学气相沉积(flowable chemical vapor deposition,FCVD)制作工艺或原子层沉积(atomic layer deposition,ALD)制作工艺以形成一金属间介电层62覆盖各MTJ 52以及逻辑区域16的金属间介电层30。在本实施例中，金属间介电层62较佳包含一超低介电常数介电层，例如可包含多孔性介电材料例如但不局限于氧碳化硅(SiOC)或氧碳化硅氢(SiOCH)。需注意的是，利用前述FCVD制作工艺或ALD制作工艺形成金属间介电层后在此阶段逻辑区域16的金属间介电层62顶表面可能略低于MRAM区域14的金属间介电层62顶表面，其中MRAM区域14与逻辑区域16的金属间介电层62高度差较佳约略400埃。
如图4所示，随后进行一平坦化制作工艺，例如利用化学机械研磨(chemicalmechanical polishing,CMP)制作工艺去除MRAM区域14与逻辑区域16的部分金属间介电层62，使MRAM区域14与逻辑区域16的金属间介电层62顶部约略切齐。
然后如图5所示，进行一图案转移制作工艺，例如可利用一图案化掩模(图未示)去除逻辑区域16的部分金属间介电层62、部分金属间介电层30及部分停止层28以形成接触洞(图未示)并暴露出下面的金属内连线26。然后于接触洞中填入所需的金属材料，例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层材料以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞或金属内连线70于接触洞内电连接金属内连线26。
随后如图6所示，先形成一停止层72于MRAM区域14及逻辑区域16并覆盖金属间介电层62及金属内连线70，形成一金属间介电层74于停止层72上，进行一道或一道以上光刻暨蚀刻制作工艺去除MRAM区域14及逻辑区域的部分金属间介电层74、部分停止层72及部分金属间介电层62形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以分别于MRAM区域14以及逻辑区域16形成金属内连线76连接下方的MTJ 52及金属内连线70，其中MRAM区域14的金属内连线76较佳直接接触设于下方的上电极50而逻辑区域16的金属内连线76则接触下层的金属内连线70。接着再形成另一停止层78于金属间介电层70上并覆盖金属内连线76。
在本实施例中，停止层72与停止层78可包含相同或不同材料，其中两者均可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(siliconcarbon nitride,SiCN)所构成的群组。如同前述所形成的金属内连线，设于金属间介电层74内的金属内连线76可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层74内。例如金属内连线76可更细部包含一阻障层以及一金属层，其中阻障层可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
综上所述，本发明主要于MTJ上依序形成由第一上电极与第二上电极所构成的上电极于MTJ上，其中第一上电极包含浓度梯度而第二上电极则包含无浓度梯度。更具体而言，第一上电极与第二上电极两者均较佳包含氮化钛，且第一上电极中氮对钛的比例较佳由第一上电极底表面朝第一上电极顶表面增加，第二上电极中氮与钛之间的浓度比例则无任何增加或递减而呈现一平均分布的状态。依据本发明的优选实施例，上电极中下层具有浓度梯度而上层为平均浓度的组合可用来改善磁阻式随机存取存储器元件的穿隧磁阻(tunnel magnetoresistance,TMR)表现并提升元件效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种制作磁阻式随机存取存储器元件的方法，其特征在于，包含：
形成磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构于基底上；
形成第一上电极于该磁性隧穿结堆叠结构上，其中该第一上电极包含浓度梯度；以及
形成第二上电极于该第一上电极上，其中该第二上电极包含无浓度梯度。
2.如权利要求1所述的方法，其中氮对钛的比例由该第一上电极底表面朝该第一上电极顶表面增加。
3.如权利要求1所述的方法，另包含：
进行第一等离子体处理制作工艺以于反应室中通入氮气；
进行第一调整制作工艺以形成该第一上电极的第一层；
进行第二等离子体处理制作工艺以形成该第一上电极的第二层；以及
进行第二调整制作工艺以形成该第一上电极的第三层。
4.如权利要求3所述的方法，其中该第二层的氮对钛的比例大于该第一层的氮对钛的比例。
5.如权利要求3所述的方法，其中该第三层的氮对钛的比例大于该第二层的氮对钛的比例。
6.如权利要求3所述的方法，其中该第二上电极的氮对钛的比例大于该第三层的氮对钛的比例。
7.如权利要求3所述的方法，其中该第二上电极的氮对钛的比例大于该第二层的氮对钛的比例。
8.如权利要求3所述的方法，其中该第二上电极的氮对钛的比例大于该第一层的氮对钛的比例。
9.如权利要求3所述的方法，其中该第一层厚度小于该第二层厚度。
10.如权利要求3所述的方法，其中该第二层厚度小于该第三层厚度。
11.一种磁阻式随机存取存储器元件，其特征在于，包含：
磁性隧穿结(magnetic tunneling junction,MTJ)，设于基底上；
第一上电极，设于该磁性隧穿结上，其中该第一上电极包含浓度梯度；以及
第二上电极，设于该第一上电极上，其中该第二上电极包含无浓度梯度。
12.如权利要求11所述的磁阻式随机存取存储器元件，其中氮对钛的比例由该第一上电极底表面朝该第一上电极顶表面增加。
13.如权利要求11所述的磁阻式随机存取存储器元件，其中该第一上电极包含：
第一层，设于该磁性隧穿结上；
第二层，设于该第一层上；以及
第三层，设于该第二层上。
14.如权利要求13所述的磁阻式随机存取存储器元件，其中该第二层的氮对钛的比例大于该第一层的氮对钛的比例。
15.如权利要求13所述的磁阻式随机存取存储器元件，其中该第三层的氮对钛的比例大于该第二层的氮对钛的比例。
16.如权利要求13所述的磁阻式随机存取存储器元件，其中该第二上电极的氮对钛的比例大于该第三层的氮对钛的比例。
17.如权利要求13所述的磁阻式随机存取存储器元件，其中该第二上电极的氮对钛的比例大于该第二层的氮对钛的比例。
18.如权利要求13所述的磁阻式随机存取存储器元件，其中该第二上电极的氮对钛的比例大于该第一层的氮对钛的比例。
19.如权利要求13所述的磁阻式随机存取存储器元件，其中该第一层厚度小于该第二层厚度。
20.如权利要求13所述的磁阻式随机存取存储器元件，其中该第二层厚度小于该第三层厚度。
CN202110599237.6A 2021-05-31 2021-05-31 磁阻式随机存取存储器元件及其制作方法 Pending CN115483344A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110599237.6A CN115483344A (zh) 2021-05-31 2021-05-31 磁阻式随机存取存储器元件及其制作方法
US17/361,331 US20220384710A1 (en) 2021-05-31 2021-06-29 Magnetic random access memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110599237.6A CN115483344A (zh) 2021-05-31 2021-05-31 磁阻式随机存取存储器元件及其制作方法

Publications (1)

Publication Number Publication Date
CN115483344A true CN115483344A (zh) 2022-12-16

Family

ID=84194331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110599237.6A Pending CN115483344A (zh) 2021-05-31 2021-05-31 磁阻式随机存取存储器元件及其制作方法

Country Status (2)

Country Link
US (1) US20220384710A1 (zh)
CN (1) CN115483344A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377283A (zh) * 2021-05-17 2022-11-22 联华电子股份有限公司 磁阻式随机存取存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117396058A (zh) * 2019-07-15 2024-01-12 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法

Also Published As

Publication number Publication date
US20220384710A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
CN111969103B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN112447788A (zh) 磁阻式随机存取存储器
CN111916472A (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN112466901A (zh) 半导体元件及其制作方法
CN115440881A (zh) 半导体元件及其制作方法
CN111384237B (zh) 半导体元件及其制作方法
TW202123501A (zh) 半導體元件及其製作方法
CN115483344A (zh) 磁阻式随机存取存储器元件及其制作方法
CN113471244B (zh) 半导体元件及其制作方法
CN116249357A (zh) 半导体元件及其制作方法
CN113903764A (zh) 半导体元件及其制作方法
CN112420918A (zh) 半导体元件及其制作方法
CN111477738A (zh) 一种制作半导体元件的方法
CN113539943B (zh) 半导体元件及其制作方法
US20240114803A1 (en) Magnetoresistive random access memory and method for fabricating the same
TWI814856B (zh) 半導體元件及其製作方法
CN114792702A (zh) 一种制作半导体元件的方法
CN115377283A (zh) 磁阻式随机存取存储器
CN115915904A (zh) 半导体元件及其制作方法
CN114335068A (zh) 半导体元件及其制作方法
CN115440880A (zh) 磁阻式随机存取存储器元件及其制作方法
TW202401865A (zh) 磁阻式隨機存取記憶體
CN115811925A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination