CN115208843B - 一种板级国产交换机级联实现***及方法 - Google Patents

一种板级国产交换机级联实现***及方法 Download PDF

Info

Publication number
CN115208843B
CN115208843B CN202210825082.8A CN202210825082A CN115208843B CN 115208843 B CN115208843 B CN 115208843B CN 202210825082 A CN202210825082 A CN 202210825082A CN 115208843 B CN115208843 B CN 115208843B
Authority
CN
China
Prior art keywords
bmc
ports
mode
exchange
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210825082.8A
Other languages
English (en)
Other versions
CN115208843A (zh
Inventor
魏凯
刘志杨
石慧姝
胡亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202210825082.8A priority Critical patent/CN115208843B/zh
Publication of CN115208843A publication Critical patent/CN115208843A/zh
Application granted granted Critical
Publication of CN115208843B publication Critical patent/CN115208843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0663—Performing the actions predefined by failover planning, e.g. switching to standby network elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种板级国产交换机级联实现***及方法，属于千兆网络通讯及国产化技术领域。本发明中两个交换芯片SF2507E通过GMAC口级联，可以配置2507E工作在SOC模式和非SOC模式，不同模式对应不同的级联实现方法。所有芯片采用自主可控的国产化设计，自主可控，不受禁用影响；同一个电路设计，可以实现两种不同的级联，冗余备份，大大提高了***的可靠性；两个少端***换机级联，实现多端口输出，大大降低了成本。

Description

一种板级国产交换机级联实现***及方法
技术领域
本发明属于千兆网络通讯及国产化技术领域，具体涉及一种板级国产交换机级联实现***及方法。
背景技术
近年来，网络通讯技术的发展日新月异，设备级的交换机级联司空见惯。在军工应用领域，伴随着外部禁运限购的影响，自主可控的需求也更加迫切。如何在现有环境的基础上，设计出自主可控全国产化，并可以实现交换机级联的板卡，变得迫在眉睫。
为了满足国产化的需求，实现低成本自主可控的目标，亟需提出一种板级国产交换机级联实现方案。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：为克服现有千兆网络通讯技术和国产化自主可控的不足，具体来讲就是核心硬件芯片无法实现国产，或者实现国产化以后，网络通讯性能太低，无法实现交换机级联，无法满足***要求的问题，在自主可控的基础上，设计一种板级国产交换机级联实现方案。
(二)技术方案
为了解决上述技术问题，本发明提供了一种板级国产交换机级联实现***，包括CPU、BMC以及两个交换芯片E1和E2；其中，两个交换芯片E1和E2通过GMAC口级联，两个交换芯片均可配置为工作在SOC模式和非SOC模式，不同模式对应不同的级联实现方法；CPU和BMC分别通过PCIE网卡和100M PHY，接入交换网络中。
优选地，SOC模式下，两个交换芯片E1和E2可以自主独立工作，***上电以后，BMC可控制两个交换芯片上电，然后两个交换芯片可分别加载各自的SPI FLASH芯片，进行初始化和寄存器配置，分别配置GMAC端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个交换芯片的网络级联。
优选地，非SOC模式下，两个交换芯片不可以自主独立工作，***上电以后，BMC控制CPU和两个交换芯片上电，CPU调用I2C与一个交换芯片进行握手通信，BMC调用I2C与另一个交换芯片进行握手通信，然后进行初始化配置，配置然后CPU和BMC分别调用I2C与两个交换芯片进行握手通信的GMAC端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个交换芯片的网络级联。
优选地，该***基于VPX架构，对外可以输出8路1000BASE-T电口和2路1000BASE-X光口。
优选地，该***采用CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4 PCIE2.0接口以及2个RGMII千兆网接口。
优选地，该***的BMC为芯片GD32F450，采用ARM Cortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB。
优选地，该***的两个交换芯片为SF2507E，采用LQFP128-EPAD封装，支持5+2端口10/100/1000M高性能以太网交换，集成5个低功耗特性GigaPHY和2个GMAC端口。
本发明还提供了一种利用所述***实现的板级国产交换机级联实现方法，包括以下步骤：
步骤1.***上电，BMC先启动；
步骤2.BMC控制CPU和交换芯片的上电时序；
步骤3.CPU初始化，通过标志位判断交换芯片的工作模式；
步骤4.判断SOC是否使能；
步骤5.如果SOC使能，则工作在SOC模式下，执行步骤6至步骤8；如果SOC不使能，则工作在非SOC模式下，执行步骤9至步骤11；
步骤6.交换芯片E1和E2自主进行初始化，通过各自的串口可以监控进程和端口配置，分别从各自的SPI FLASH中加载初始化配置信息；
步骤7.交换芯片E1和E2分别配置GMAC端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤8.CPU通过PCIE网卡接入E1，BMC通过100M PHY接入E2；整个交换网络正常工作，实现级联；
步骤9.CPU和BMC分别调用I2C模块，与交换芯片E1和E2进行握手通信，对交换芯片E1和E2进行初始化配置；
步骤10.分别配置交换芯片E1和E2的GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤11.CPU通过PCIE网卡接入E1，BMC通过100M PHY接入交换芯片E2；整个交换网络正常工作，实现级联。
本发明还提供了一种所述的***在千兆网络通讯及国产化技术领域中的应用。
本发明还提供了一种所述的方法在千兆网络通讯及国产化技术领域中的应用。
(三)有益效果
本发明中两个交换芯片SF2507E通过GMAC口级联，可以配置2507E工作在SOC模式和非SOC模式，不同模式对应不同的级联实现方法。所有芯片采用自主可控的国产化设计，自主可控，不受禁用影响；同一个电路设计，可以实现两种不同的级联，冗余备份，大大提高了***的可靠性；两个少端***换机级联，实现多端口输出，大大降低了成本。
附图说明
图1为本发明实施例的方法所基于的交换机级联方式1原理框图；
图2为本发明实施例的方法所基于的交换机级联方式2原理框图；
图3为本发明实施例的方法的交换级联逻辑流程图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
下面结合图1所示的交换机级联方式1原理框图、图2所示的交换机级联方式2原理框图以及图3所示的交换级联软件逻辑框图，对本发明的***及方法作进一步描述。
本发明提供的一种板级国产交换机级联实现***，采用CPU 2K1000+BMCGD32F450+两片交换芯片SF2507E的方案，基于VPX架构，对外可以输出8路1000BASE-T电口和2路1000BASE-X光口。其中，两个交换芯片SF2507E通过GMAC口级联，可以配置SF2507E工作在SOC模式和非SOC模式，不同模式对应不同的级联实现方法。CPU和BMC分别通过PCIE网卡和100M PHY，接入交换网络中，此外，在非SOC模式下，CPU和BMC还可以通过I2C对SF2507E进行初始化配置和管理。
进一步地，CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4 PCIE2.0接口以及2个RGMII千兆网接口等。
进一步地，BMC芯片GD32F450，采用ARM Cortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB，IO资源和外设接口丰富，可以满足常规标准以及先进的通讯需求。
进一步地，交换芯片SF2507E，采用LQFP128-EPAD封装，支持5+2端口10/100/1000M高性能以太网交换，集成5个低功耗特性GigaPHY和2个GMAC端口。
如图1所示，交换机级联方式1，即SOC模式。两个交换芯片SF2507E，以下简称E1和E2，可以自主独立工作，***上电以后，BMC控制SF2507E上电，然后两个SF2507E分别加载各自的SPI FLASH芯片，进行初始化和寄存器配置，分别配置GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个SF2507E的网络级联。
如图2所示，交换机级联方式2，即非SOC模式。两个交换芯片SF2507E，不可以自主独立工作，***上电以后，BMC控制CPU和SF2507E上电，然后CPU和BMC分别调用I2C与两个交换芯片E1和E2进行握手通信，然后进行初始化配置，配置GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个SF2507E的网络级联。
结合如图3所示，利用上述***实现的板级国产交换机级联实现方法的级联步骤如下：
步骤1.***上电，BMC先启动；
步骤2.BMC控制CPU和交换芯片的上电时序；
步骤3.CPU初始化，通过标志位判断交换芯片的工作模式；
步骤4.判断SOC是否使能；
步骤5.如果SOC使能，则工作在SOC模式下，执行步骤6至步骤8；如果SOC不使能，则工作在非SOC模式下，执行步骤9至步骤11；
步骤6.交换芯片E1和E2自主进行初始化，通过各自的串口可以监控进程和端口配置，分别从各自的SPI FLASH中加载初始化配置信息；
步骤7.交换芯片E1和E2分别配置GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤8.CPU通过PCIE网卡接入E1，BMC通过100M PHY接入E2；整个交换网络正常工作，实现级联；
步骤9.CPU和BMC分别调用IIC模块，与交换芯片E1和E2进行握手通信，对交换芯片E1和E2进行初始化配置；
步骤10.分别配置交换芯片E1和E2的GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤11.CPU通过PCIE网卡接入E1，BMC通过100M PHY接入交换芯片E2；整个交换网络正常工作，实现级联。
可以看出，本发明采用CPU 2K1000+BMC GD32F450+两片交换芯片SF2507E的方案，基于VPX架构，对外可以输出8路1000BASE-T电口和2路1000BASE-X光口。两个交换芯片SF2507E通过GMAC口级联，可以配置2507E工作在SOC模式和非SOC模式，不同模式对应不同的级联实现方法。CPU和BMC分别通过PCIE网卡和100M PHY，接入交换网络中。所有芯片采用自主可控的国产化设计，自主可控，不受禁用影响；同一个电路设计，可以实现两种不同的级联，冗余备份，大大提高了***的可靠性；两个少端***换机级联，实现多端口输出，大大降低了成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (6)

1.一种板级国产交换机级联实现***，其特征在于，包括CPU、BMC以及两个交换芯片E1和E2；其中，两个交换芯片E1和E2通过GMAC口级联，两个交换芯片均可配置为工作在SOC模式和非SOC模式，不同模式采用不同的级联实现方法；CPU和BMC分别通过PCIE网卡和100MPHY，接入交换网络中；
SOC模式下，两个交换芯片E1和E2可以自主独立工作，***上电以后，BMC控制两个交换芯片上电，然后两个交换芯片分别加载各自的SPIFLASH芯片，进行初始化和寄存器配置，分别配置GMAC端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个交换芯片的网络级联；
非SOC模式下，两个交换芯片不可以自主独立工作，***上电以后，BMC控制CPU和两个交换芯片上电，CPU调用I2C与一个交换芯片进行握手通信，BMC调用I2C与另一个交换芯片进行握手通信，然后进行初始化配置，配置后CPU和BMC分别调用I2C与两个交换芯片进行握手通信的GMAC端口工作在RGMII模式，配置其他端口工作在正常模式，最终实现两个交换芯片的网络级联。
2.如权利要求1所述的***，其特征在于，该***基于VPX架构，对外可以输出8路1000BASE-T电口和2路1000BASE-X光口。
3.如权利要求1所述的***，其特征在于，该***采用CPU芯片2K1000，采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，片内集成共享的1MB二级Cache，64位533MHz的DDR3控制器2个x4PCIE2.0接口以及2个RGMII千兆网接口。
4.如权利要求1所述的***，其特征在于，该***的BMC为芯片GD32F450，采用ARMCortex-M432位处理器核，片上集成FLASH存储3072KB和SRAM存储512KB。
5.如权利要求1所述的***，其特征在于，该***的两个交换芯片为SF2507E，采用LQFP128-EPAD封装，支持5+2端口10/100/1000M高性能以太网交换，集成5个低功耗特性GigaPHY和2个GMAC端口。
6.一种利用权利要求1至5中任一项所述***实现的板级国产交换机级联实现方法，其特征在于，包括以下步骤：
步骤1.***上电，BMC先启动；
步骤2.BMC控制CPU和交换芯片的上电时序；
步骤3.CPU初始化，通过标志位判断交换芯片的工作模式；
步骤4.判断SOC是否使能；
步骤5.如果SOC使能，则工作在SOC模式下，执行步骤6至步骤8；如果SOC不使能，则工作在非SOC模式下，执行步骤9至步骤11；
步骤6.交换芯片E1和E2自主进行初始化，通过各自的串口可以监控进程和端口配置，分别从各自的SPIFLASH中加载初始化配置信息；
步骤7.交换芯片E1和E2分别配置GMAC端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤8.CPU通过PCIE网卡接入E1，BMC通过100MPHY接入E2；整个交换网络正常工作，实现级联；
步骤9.CPU和BMC分别调用I2C模块，与交换芯片E1和E2进行握手通信，对交换芯片E1和E2进行初始化配置；
步骤10.分别配置交换芯片E1和E2的GMAC2端口工作在RGMII模式，配置其他端口工作在正常模式；
步骤11.CPU通过PCIE网卡接入E1，BMC通过100MPHY接入交换芯片E2；整个交换网络正常工作，实现级联。
CN202210825082.8A 2022-07-13 2022-07-13 一种板级国产交换机级联实现***及方法 Active CN115208843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210825082.8A CN115208843B (zh) 2022-07-13 2022-07-13 一种板级国产交换机级联实现***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210825082.8A CN115208843B (zh) 2022-07-13 2022-07-13 一种板级国产交换机级联实现***及方法

Publications (2)

Publication Number Publication Date
CN115208843A CN115208843A (zh) 2022-10-18
CN115208843B true CN115208843B (zh) 2023-06-30

Family

ID=83579689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210825082.8A Active CN115208843B (zh) 2022-07-13 2022-07-13 一种板级国产交换机级联实现***及方法

Country Status (1)

Country Link
CN (1) CN115208843B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105721353A (zh) * 2016-01-18 2016-06-29 浪潮集团有限公司 一种基于数据中心的高性能国产以太网交换机
CN110740066A (zh) * 2019-10-30 2020-01-31 北京计算机技术及应用研究所 一种席位不变的跨机故障迁移方法和***

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680945B1 (en) * 1999-05-24 2004-01-20 Advanced Micro Devices, Inc. Method and apparatus for support of tagging and untagging per VLAN per port
CN100589451C (zh) * 2007-08-28 2010-02-10 中兴通讯股份有限公司 一种用于以太网交换机堆叠***管理的方法
CN103678212B (zh) * 2013-11-18 2016-06-01 航天恒星科技有限公司 基于vpx架构的通用接口检测装置
CN205430297U (zh) * 2016-03-21 2016-08-03 浪潮集团有限公司 一种基于龙芯2h的高性能万兆以太网交换机
CN106650022A (zh) * 2016-11-25 2017-05-10 天津津航计算技术研究所 复杂电子设备故障预测的方法
CN106936735A (zh) * 2017-04-01 2017-07-07 济南浪潮高新科技投资发展有限公司 一种基于国产cpu的万兆以太网交换和rapidio交换融合板
CN107888519A (zh) * 2017-11-14 2018-04-06 湖北三江航天红峰控制有限公司 一种局域千兆以太网交换机
CN110515869B (zh) * 2018-05-22 2021-09-21 杭州海康威视数字技术股份有限公司 多Host CPU级联方法及***
CN110855581B (zh) * 2019-11-18 2021-06-22 天津津航计算技术研究所 适用于vpx架构的40g和srio复用的国产交换刀片装置
CN113194048B (zh) * 2021-04-16 2023-05-26 山东英信计算机技术有限公司 一种动态切换cpu与gpu拓扑的装置及使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105721353A (zh) * 2016-01-18 2016-06-29 浪潮集团有限公司 一种基于数据中心的高性能国产以太网交换机
CN110740066A (zh) * 2019-10-30 2020-01-31 北京计算机技术及应用研究所 一种席位不变的跨机故障迁移方法和***

Also Published As

Publication number Publication date
CN115208843A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
CN105279133A (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
US20230376248A1 (en) System-on-chip having multiple circuits and memory controller in separate and independent power domains
CN110851337B (zh) 适用于vpx架构的高带宽多通道的多dsp计算刀片装置
CN111858456A (zh) 一种箭载全三模冗余计算机体系架构
CN115208843B (zh) 一种板级国产交换机级联实现***及方法
CN212112481U (zh) 一种原型验证平台的电路结构
CN104750581A (zh) 一种冗余互连的内存共享的服务器***
CN211149445U (zh) 一种高速数据处理平台
CN112506732A (zh) 一种调试平台
CN115114224A (zh) 一种soc+fpga的飞控计算机硬件***
CN113626363A (zh) 一种面向微纳星载计算机的多总线架构装置及其控制方法
CN111679995A (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
CN111258949A (zh) 一种基于龙芯3a+7a+fpga的异构计算机模块
CN113158612A (zh) 一种原型验证平台的电路结构
CN112000613A (zh) 一种多单元服务器管理单元及多单元服务器
CN220730805U (zh) Ai扩展卡和服务器
CN212515798U (zh) 一种箭载全三模冗余计算机体系架构
CN111835908A (zh) 一种八核新模式自救型手机冷备份***
CN216930052U (zh) 一种数据交换***及内置该***的交换机
CN216145108U (zh) 基于cb200的多功能核心控制装置
CN112711547B (zh) 一种存储器控制装置、控制方法和存储器芯片
CN220419878U (zh) 一种航电总线智能存储加速子卡及***
CN213634464U (zh) 一种基于PowerPC的主备双机切换控制***
CN212115361U (zh) 一种适用于嵌入式综合核心处理平台的以太网交换机
Chen et al. Design of preverifying serial-Ethernet communication gateway based on LM3S8962

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant