CN216930052U - 一种数据交换***及内置该***的交换机 - Google Patents

Abstract

本实用新型提供了一种数据交换***及内置该***的交换机，所述***包括背板连接器、中央处理器、交换芯片和可编程逻辑器件，所述中央处理器通过IIC1总线借口与所述可编程逻辑器件的IIC总线接口连接，所述中央处理器通过SPI总线借口与所述可编程逻辑器件的SPI总线接口连接，所述中央处理器通过PCIE0[4:7]总线接口与所述交换芯片的PCIE[0:3]总线接口连接，所述交换芯片通过GE[0:16]总线接口与背板连接器连接。本实用新型国产安全可控，产品具备高可靠性、海量吞吐、云网融合、云间互联的特点。

Description

一种数据交换***及内置该***的交换机

技术领域

本实用新型属于数据传输通信技术领域，具体涉及一种数据交换***及内置该***的交换机。

背景技术

交换机意为“开关”是一种用于电（光）信号转发的网络设备。它可以为接入交换机的任意两个网络节点提供独享的电信号通路。最常见的交换机是以太网交换机。其他常见的还有电话语音交换机、光纤交换机等。网络交换机，是一个扩大网络的器材，能为子网络中提供更多的连接端口，以便连接更多的计算机。随着通信业的发展以及国民经济信息化的推进，网络交换机市场呈稳步上升态势。它具有性价比高、高度灵活、相对简单和易于实现等特点。

随着云业务大规模的应用，大数据应用的深入，网络数据传送成为人们越来越深入关注的焦点，交换机是网络传送中的核心设备，用户对交换机性能提出了更高的要求。为满足用户对交换机高性能及国产化的要求，本实用新型提供了一种数据传输***及内置该数据传输***的交换机，其核心器件国产可控，具备海量吞吐、大缓存、SDN、IPv6全栈协议的能力，具备云网融合的能力，具备***可靠性，支持可扩展虚拟局域网络（VxLAN）技术来完成数据中心二层互联需求。

实用新型内容

本实用新型的目的在于提供一种数据交换***及内置该***的交换机，旨在满足网络数据传送对交换机性能的要求。

为了实现上述目的，本实用新型提供了一种数据交换***，所述***包括背板连接器、中央处理器、交换芯片和可编程逻辑器件，所述中央处理器通过IIC1总线借口与所述可编程逻辑器件的IIC总线接口连接，所述中央处理器通过SPI总线借口与所述可编程逻辑器件的SPI总线接口连接，所述中央处理器通过PCIE0[4:7]总线接口与所述交换芯片的PCIE[0:3]总线接口连接，所述交换芯片通过GE[0:16]总线接口与背板连接器连接。

进一步的，所述中央处理器的DDR0内存条接口和DDR1内存条接口分别与DDR4内存条连接，所述中央处理器的IIC0接口分别与两个DDR4内存条连接。

进一步的，所述中央处理器的PCIE1[0:7]总线接口与PCIE转USB芯片连接，所述PCIE转USB芯片与USB转SD芯片连接，所述USB转SD芯片与eMMC存储芯片连接，所述PCIE转USB芯片与USB3.0面板接口连接。

进一步的，所述中央处理器的UART0总线接口与Uart转USB芯片连接；所述Uart转USB芯片与MINI-USB面板接口连接，所述中央处理器的UART1总线接口与调试串行面板接口连接。

进一步的，所述中央处理器的GMAC总线接口与PHY芯片7连接，所述PHY芯片7与调试面板网口连接。

进一步的，所述中央处理器的PCIE0[0:3]总线接口与PCIE转SGMII芯片连接，所述PCIE转SGMII芯片与所述交换芯片的SGMI[0:3]总线接口连接。

进一步的，所述交换芯片的QSGMII0[0:5]总线接口分别与PHY芯片0、PHY芯片1、PHY芯片2连接，所述PHY芯片0、PHY芯片1、PHY芯片2与背板连接器连接，所述交换芯片的QSGMII1[0:1]总线接口分别与PHY芯片3、PHY芯片4连接，所述PHY芯片3、PHY芯片4与背板连接器连接。

进一步的，所述可编程逻辑器件的IIC总线接口2分别与温度监控芯片、风扇、时钟芯片和EEPROM只读存储器连接，所述可编程逻辑器件的IIC总线接口3分别与温度监控芯片1、温度监控芯片2、一次电源和电压监控芯片连接，所述可编程逻辑器件的SPI总线接口0与主SPI Flash存储器0连接，所述可编程逻辑器件的SPI总线接口1与主SPI Flash存储器0连接。

进一步的，所述交换芯片的GE17总线接口与PHY芯片5连接，所述PHY芯片5与网管面板接口连接，所述交换芯片的GE18总线接口与PHY芯片6连接，所述PHY芯片6与网管面板接口连接。

进一步的，所述交换机至少包括上述1～9任意一项所述的数据交换***。

相较于现有技术，本实用新型所记载的交换机具有以下优点：1、国产安全可控：核心器件，国产可控，其中包括使用飞腾CPU、同创FPGA、紫光国芯内存;2、具备海量吞吐、大缓存、SDN、IPv6全栈协议的能力;3、具备云网融合的能力;4、主控、转发、交换物理分离的架构以及关键部件冗余的特点提供了***的可靠性;5、独立硬件处理模块监控***，可编程器件支持在线升级和自动加载，增强产品的可靠性;6、云间互联：支持可扩展虚拟局域网络（VxLAN）技术来完成数据中心二层互联需求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1本实用新型逻辑结构图。

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实施例提供了本实用新型逻辑结构图。

本实用新型提供了一种数据交换***，所述***包括背板连接器、中央处理器、交换芯片和可编程逻辑器件，所述中央处理器通过IIC1总线借口与所述可编程逻辑器件的IIC总线接口连接，所述中央处理器通过SPI总线借口与所述可编程逻辑器件的SPI总线接口连接，所述中央处理器通过PCIE0[4:7]总线接口与所述交换芯片的PCIE[0:3]总线接口连接，所述交换芯片通过GE[0:16]总线接口与背板连接器连接。

中央处理器D2000作为整个***的核心，实现***管理，模块配置，特殊报文处理等功能。中央处理器支持两个DDR内存通道，DDR0内存控制器外接一个8GB DDR4内存条，DDR1内存控制器外接第二个8GB DDR4内存条。中央处理器的IIC0接口分别连接两个8GBDDR4内存条，读取内存条的制造厂家等信息。

中央处理器D2000支持2组PCIE总线PCIE0和PCIE1，其中PCIE0 配置成2组x4LanePCIE2.0总线，PCIE1 配置成1组x8LanePCIE2.0总线。PCIE0[0:3] x4总线接口通过PCIE转SGMII芯片连接到交换机芯片进行数据通信，PCIE0[4:7] x4总线接口连接到交换机芯片进行控制信息的交互，PCIE1[0:7] x8总线接口连接到PCIE转USB芯片出一路USB3.0总线接口到面板，另外一个USB2.0总线连接USB转SD芯片，连接4GB的eMMC存储芯片。

中央处理器D2000的UART0总线接口连接UART转USB芯片出一个MINI-USB接口到面板，UART1总线直接连接到面板出RJ45的调试串行接口；GMAC总线接口连接PHY芯片7出一个1G的调试网口到面板；

中央处理器D2000的IIC1总线接口连接到可编程逻辑器件扩展IIC2总线接口和IIC3总线接口，其中IIC总线接口2连接温度监控芯片监控板内CPU的温度、连接风扇进行风扇调速、连接时钟芯片读取当前时间、连接只读存储器EEPROM读取EEPROM内的版本等制造信息，IIC总线接口3连接温度监控芯片1放到主板进风口为止监控进风口的温度，接温度监控芯片2放到主板出风口为止监控出风口的温度，连接一次电源读取一次电源内的信息等内容，连接电压监控芯片监控整板的电压。中央处理器D2000的SPI总线接口连接到可编程逻辑器件扩展SPI总线接口0和SPI总线接口1，连接主备SPIFlash存储器用来存储设备的boot启动程序。

交换芯片的SGMII[0:3]总线接口通过SGMII转PCIE芯片连接到中央处理器进行数据通信，PCIE[0:3]总线接口连接中央处理器进行控制信息通信。

交换芯片可配置两组QSGMII总线，其中QSGMII0总线共有5组串行总线0-5，QSGMII0[0:5]总线分别连接三个PHY芯片PHY0、PHY1、PHY2，三个PHY芯片扩展24个FE总线连接到背板连接器。QSGMII1总线共有2组串行总线0-1，QSGMII1[0:1]总线分别连接两个PHY芯片PHY3、PHY4，两个PHY芯片扩展8个SGMII总线连接到背板连接器。

交换芯片可配置18个GE总线，其中GE[0:16]共17个GE总线接口直接连接到背板连接器，GE17总线接口通过SGMII总线连接到PHY5芯片出一个RJ45网口到面板作为网管接口，GE18总线接口通过SGMII总线连接到PHY6芯片出一个RJ45网口到面板作为第二个网管接口。

***使用DCDC电源模块生成0.75V、3.3V、1.8V、1V、5V、0.95V、0.9V等各芯片所需的电压，使用时钟模块生成25Mhz、125Mhz、100Mhz、50Mhz.24Mhz、32.768Khz各芯片所需的时钟。

提供一种交换机，所述交换机至少包括上述的数据传输***。以交换机内部的电路板为载体。交换机其他的硬件结构不做具体限定。本实用新型提供的交换机具有一般交换机所具备的外壳、天线等相关必要硬件结构。

以上所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处及附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他变化或替换，都属于本实用新型保护的范围。

Claims (10)

1.一种数据交换***，其特征在于，所述***包括背板连接器、中央处理器、交换芯片和可编程逻辑器件，所述中央处理器通过IIC1总线借口与所述可编程逻辑器件的IIC总线接口连接，所述中央处理器通过SPI总线借口与所述可编程逻辑器件的SPI总线接口连接，所述中央处理器通过PCIE0[4:7]总线接口与所述交换芯片的PCIE[0:3]总线接口连接，所述交换芯片通过GE[0:16]总线接口与背板连接器连接。

2.根据权利要求1所述的数据交换***，其特征在于，所述中央处理器的DDR0内存条接口和DDR1内存条接口分别与DDR4内存条连接，所述中央处理器的IIC0接口分别与两个DDR4内存条连接。

3.根据权利要求1或2所述的数据交换***，其特征在于，所述中央处理器的PCIE1[0:7]总线接口与PCIE转USB芯片连接，所述PCIE转USB芯片与USB转SD芯片连接，所述USB转SD芯片与eMMC存储芯片连接，所述PCIE转USB芯片与USB3.0面板接口连接。

4.根据权利要求3所述的数据交换***，其特征在于，所述中央处理器的UART0总线接口与Uart转USB芯片连接；所述Uart转USB芯片与MINI-USB面板接口连接，所述中央处理器的UART1总线接口与调试串行面板接口连接。

5.根据权利要求4所述的数据交换***，其特征在于，所述中央处理器的GMAC总线接口与PHY芯片7连接，所述PHY芯片7与调试面板网口连接。

6.根据权利要求5所述的数据交换***，其特征在于，所述中央处理器的PCIE0[0:3]总线接口与PCIE转SGMII芯片连接，所述PCIE转SGMII芯片与所述交换芯片的SGMI[0:3]总线接口连接。

7.根据权利要求1或5所述的数据交换***，其特征在于，所述交换芯片的QSGMII0[0:5]总线接口分别与PHY芯片0、PHY芯片1、PHY芯片2连接，所述PHY芯片0、PHY芯片1、PHY芯片2与背板连接器连接，所述交换芯片的QSGMII1[0:1]总线接口分别与PHY芯片3、PHY芯片4连接，所述PHY芯片3、PHY芯片4与背板连接器连接。

8.根据权利要求7所述的数据交换***，其特征在于，所述可编程逻辑器件的IIC总线接口2分别与温度监控芯片、风扇、时钟芯片和EEPROM只读存储器连接，所述可编程逻辑器件的IIC总线接口3分别与温度监控芯片1、温度监控芯片2、一次电源和电压监控芯片连接，所述可编程逻辑器件的SPI总线接口0与主SPI Flash存储器0连接，所述可编程逻辑器件的SPI总线接口1与主SPI Flash存储器0连接。

9.根据权利要求8所述的数据交换***，其特征在于，所述交换芯片的GE17总线接口与PHY芯片5连接，所述PHY芯片5与网管面板接口连接，所述交换芯片的GE18总线接口与PHY芯片6连接，所述PHY芯片6与网管面板接口连接。

10.一种交换机，其特征在于，所述交换机至少包括如权利要求1～9任意一项所述的数据交换***。

Images