CN212515798U - 一种箭载全三模冗余计算机体系架构 - Google Patents

Abstract

本实用新型提供了一种箭载全三模冗余计算机体系架构，该计算机体系架构包括：三选二复位选择电路及三个单模计算机，其中，三选二复位选择电路的三个输入端分别与三个单模计算机连接，三个输出端分别与三个单模计算机的复位端口连接；当任一单模计算机发生故障时，另外两个单模计算机向三选二复位选择电路发送当前故障单模计算机的复位信号，以使三选二复位选择电路向当前故障单模计算机的复位端口发送复位控制信号，实现当前故障单模计算机复位。本实用新型实现三选二的单模计算机可互相投票进行复位重构的机制，电路设计安全可靠，提升了***智能化程度；通过实现箭载计算机体系的全三模冗余，满足运载火箭及可回收运载器飞行控制的要求。

Description

一种箭载全三模冗余计算机体系架构

技术领域

本实用新型涉及运载火箭电气***技术领域，具体涉及一种箭载全三模冗余计算机体系架构。

背景技术

箭载计算机是运载火箭(或导弹武器)电气***的核心装置，由于运载火箭(或导弹武器)本身的研制及生产成本较高，要求箭载计算机的飞行可靠性极高，为了研制可靠的箭载计算机，计算机的体系架构随之进行了改进，出现了冗余体系架构，主要为多模冗余，包括双模冗余、三模冗余、二乘二取二冗余、以及更多模的冗余，其中三模冗余作为一种经典常用的架构在箭载计算机中常被采用。在传统的箭载三模冗余计算机方案设计中，核心处理单元架构随着运载火箭控制算法的日益复杂和制导精度的日益提高，但是，由于传统的箭载三模冗余计算机架构在仲裁判断及对外通讯均为单点故障模式，无法满足未来箭载计算机的计算精准度及数据处理高可靠性的要求。

实用新型内容

有鉴于此，本实用新型实施例提供了一种箭载全三模冗余计算机体系架构，解决现有技术中存在仲裁判断及对外通讯均为单点故障模式，无法满足未来箭载计算机的计算精准度及数据处理高可靠性的要求。

根据第一方面，本实用新型实施例提供了一种箭载全三模冗余计算机体系架构，包括：三选二复位选择电路及三个单模计算机，其中，所述三选二复位选择电路的三个输入端分别与所述三个单模计算机连接，三个输出端分别与所述三个单模计算机的复位端口连接；当任一单模计算机发生故障时，另外两个单模计算机向所述三选二复位选择电路发送当前故障单模计算机的复位信号，以使所述三选二复位选择电路向当前故障单模计算机的复位端口发送复位控制信号，实现当前故障单模计算机复位。

可选地，所述三选二复位选择电路包括：与所述三个单模计算机一一对应设置的三个三选二逻辑电路，三选二逻辑电路的输出端与单模计算机的复位端口连接，三选二逻辑电路的三个输入端分别与三个单模计算机连接，用于接收各单模计算机发送的与其对应设置的单模计算机的复位信号，当任意两个输入端接收到复位信号时，控制与其对应设置的单模计算机复位。

可选地，所述三选二逻辑电路由三个与门构成。

可选地，所述三个单模计算机之间采用高速总线两两相连，实现任意两个单模计算机之间的数据通信。

可选地，所述单模计算机内置有，处理器、分频电路、同步电路，其中，所述分频电路外接第一时钟信号，并将所述第一时钟信号分频后分别发送给各单模计算机的同步电路；所述同步电路根据各分频电路发送的第一时钟信号，生成同步中断控制信号发送至处理器，以使各单模计算机的处理器接收的第二时钟信号保持同步。

可选地，所述单模计算机通过MPSoC芯片实现。

可选地，所述单模计算机还包括：多个数据存储模块，各所述数据存储模块与所述单模计算机MPSoC芯片连接，用于根据不同预设数据类型存储所述单模计算机对应的数据。

可选地，所述单模计算机还包括：接口模块，所述接口模块用于实现各单模计算机之间的数据通信以及各单模计算机与外部设备的数据通信。

可选地，所述接口模块包括：双CAN总线接口、高速双以太网口、光电隔离IO接口、机外高速总线接口、机外普通接口、机内高速总线接口、机内普通接口。

可选地，本实用新型实施例提供的箭载全三模冗余计算机体系架构，还包括：通过光电接口实现与机外高速总线接口的连接。

可选地，本实用新型实施例提供的箭载全三模冗余计算机体系架构，还包括：通过高速串行收发器实现所述高速总线的协议。

本实用新型技术方案，具有如下优点：

本实用新型实施例提供了一种箭载全三模冗余计算机体系架构，通过三选二复位选择电路，实现三选二的单模计算机可互相投票进行复位重构的机制，即保证了任意一个计算机的故障都可以通过另外两个计算的投票少数服从多数的方式进行故障复位，又保证了任意故障的一模计算机都不能误复位其他二模的计算机，保证了***复位重构的可靠性；并且电路设计安全可靠，提升了***智能化程度；通过实现箭载计算机体系的全三模冗余，满足运载火箭及可回收运载去飞行控制的要求。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例中的箭载全三模冗余计算机体系架构的示意图；

图2为本实用新型实施例中的三选二复位选择电路的连接示意图；

图3为本实用新型实施例中的三选二复位选择的示意图；

图4为本实用新型实施例中的主控模块时钟同步的示意图。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实用新型实施例提供的箭载全三模冗余计算机体系架构基于以下场景，即由于运载火箭(或导弹武器)本身的研制及生产成本较高，加之卫星、飞船等载荷更加昂贵，要求箭载计算机的飞行可靠性达到0.999甚至更高。为了研制可靠的箭载计算机，计算机的体系架构随之进行了改进，出现了冗余体系架构，主要为多模冗余，包括双模冗余、三模冗余、二乘二取二冗余、以及更多模的冗余。其中三模冗余作为一种经典常用的架构在箭载计算机中常被采用。

传统箭载三模冗余计算机结构存在如下缺点：采用的传统单核数字信号处理(Digital Signal Processing，简称DSP)或基于SPRC架构的***级芯片(System on Chip，简称SoC)计算能力有限，无法满足可回收运载火箭对控制算法的强实时性和制导精度的高精确性；传统的DSP或SoC本身的主频较低，一般只有几百MHz，同时配备的内存较小，最大只有几十Mb大小，也一定程度上限制了箭载计算机的整体性能；传统计算机中DSP或SoC之间的通讯一般采用低速总线或双口随机存取存储器(Random Access Memory，简称RAM)实现，数据带宽较低，存在一定的延时，限制了数据处理的实时性；DSP或SoC中运行的软件多为嵌入式软件，不具备运行操作***的平台，限制了大型复杂的软件算法发挥优势的机会；冗余计算机中用于仲裁判断以及对外通讯的现场可编程逻辑门阵列(Field ProgrammableGate Array，简称FPAG)为单点，一旦失效，整个箭载计算机甚至运载火箭都会发生失败。

本实用新型实施例提供了一种箭载全三模冗余计算机体系架构，如图1所示，箭载全三模冗余计算机架构采用三个完全独立的以MPSoC芯片为核心的模组组成。每个模组为一个功能独立的计算机***，包括最小单模计算机及对外接口，三个单模计算机之间采用高速总线两两相连，实现任意两个单模计算机之间的数据通信，在MPSoC中部署基于大型嵌入式实时操作***的飞行控制软件***。

需要说明的是，本实用新型实施例中举例说明单模计算机以MPSoC芯片为核心，在实际应用中也可以选择其他芯片，本实用新型并不以此为限。

本实用新型实施例中，如图2所示，本实用新型实施例提供的箭载全三模冗余计算机体系架构包括：三选二复位选择电路1及三个单模计算机、时钟同步电路及模间高速总线通讯电路，三个单模计算机分别以模1、模2、模3表示，其中，三选二复位选择电路1(三个三选二逻辑电路，三选二逻辑电路11，三选二逻辑电路12及三选二逻辑电路13)的三个输入端分别与三个单模计算机连接，三个输出端分别与三个单模计算机的复位端口连接；当任一单模计算机发生故障时，另外两个单模计算机向三选二复位选择电路1发送当前故障单模计算机的复位信号，以使三选二复位选择电路1向当前故障单模计算机的复位端口发送复位控制信号，实现当前故障单模计算机复位，其中对单模计算机发生故障的判定是通过现有的监测技术进行监测并判断的，并且此三选二复位选择电路1中涉及的判断算法是利用现有成熟的算法进行判断，本实用新型并不以此为限。

如图3所示，本实用新型实施例中三选二复位选择电路1包括：与三个单模计算机一一对应设置的三个三选二逻辑电路，三选二逻辑电路的输出端与单模计算机的复位端口连接，三选二逻辑电路的三个输入端分别与三个单模计算机连接，用于接收各单模计算机发送的与其对应设置的单模计算机的复位信号，当任意两个输入端接收到复位信号时，控制与其对应设置的单模计算机复位。其中三选二逻辑电路由三个与门构成。

对于三选二复位选择电路1，提出了采用三选二的三模计算模块可互相投票进行复位重构的机制，即保证了任意一个计算机的故障都可以通过另外两个计算的投票少数服从多数的方式进行故障复位与***重构，又保证了任意故障的一模计算机都不能误复位其他二模的计算机，保证了***复位重构的可靠性。同时对于三选二复位选择电路1的设计，为了保证可靠性，不采用复杂可编程逻辑器件(CPLD)或者微控制单元(MicrocontrollerUnit，简称MCU)的方式，而是采用更为可靠的标准门电路(与非门、或门等)进行搭建，保证电路的空间可靠性和高抗辐照性能。

需要说明的是，对于三选二复位选择电路1的设计，采用标准门电路(与非门、或门等)进行搭建，可以采用TI公司的四路2输入正与门SN74ALVC08DR与单路3输入正或非门SN74LVC1G27DBVR组合实现，具备空间可靠性和高抗辐照性能。举例：三模分别输出三路信号M11、M21、M31，三路信号输入三选二复位选择电路的SN74ALVC08DR，三路信号中只要有两路为高有效，则SN74LVC1G27DBVR输出低电平，低电平输入单模计算机，使计算机复位。在实际应用中，只要能够满足三选二操作即可，本实用新型并不以此为限。

如图3所示，以模1发生故障为例进行说明，各模计算机的CPU对计算机进行实时的监测，当模1发生CPU故障时，M11信号为零(即模1本身没有检测到故障)，M21及M31检测到模1故障，输出信号为1，则对模1进行复位重启；如果模1其他硬件或软件发生故障，则模1、模2及模3的CPU同时检测出模1发生故障，因此都输出使模1复位重启的信号。需要说明的是，本实用新型实施例仅举例说明复位情况，在实际应用中本实用新型并不以此为限。

本实用新型实施例中单模计算机包括：如图4所示，单模计算机内置有，分频电路2、同步电路3、处理器4，其中，分频电路2外接第一时钟信号，并将第一时钟信号分频后分别发送给各单模计算机的同步电路3；同步电路3根据各分频电路2发送的第一时钟信号，生成同步中断控制信号发送至处理器4，以使各单模计算机的处理器4接收的第二时钟信号保持同步。三模***工作的时候，需要有统一协调的时间基准和定时同步机制，三模时间同步采用物理同步的同步机制，采用三套独立晶振的时钟，分别发送给三个由MPSoC芯片构成的主控模块，每套时钟包括两个晶振(例如OSC1，OSC1’)，一个给分频电路2、另一个给处理器4，实现底层的纳秒级时钟沿同步。

本实用新型实施例中***的全三模冗余计算机采用3个完全独立的ZYNQUltraScale+系列MPSoc芯片组成，采用的Zynq SOC是目前Xilinx最先进的型号系列，型号为XCZU15EG，在复杂***控制及大型AI加速计算***上都有着很好的应用。片上集成4核Arm A53和大容量FPGA(含高速收发器及2000+个并行DSP单元等大量计算加速单元)，在计算及AI加速能力方面性能水平在全球箭机控制***业内领头水平。需要说明的是，本实用新型实施例仅举例说明全三模冗余计算机的组成，在实际应用中也可以选择其他型号的芯片，本实用新型并不以此为限。

本实用新型实施例提供的箭载全三模冗余计算机体系架构的单模计算机还包括：接口电路，其中接口电路用于实现各单模计算机之间的数据通信以及各单模计算机与外部设备的数据通信，包括：双CAN总线接口、高速双以太网口、光电隔离IO接口及光电接口、机外高速总线接口、机外普通接口、机内高速总线接口、机内普通接口。箭载计算机***的各个接口，按照XCZU15EG处理器PS端(ARM端)和PL端(FPGA端)各自的特点进行合理划分。DDR4动态存储器RAM、大容量eMMC闪存存储器、SPI配置存储器、CAN总线接口、Ethernet接口等挂接在XCZU15处理器的PS端(ARM端)；高速总线接口、开关量IO接口、同步及复位逻辑等挂接在XCZU15EG处理器的PL端(FPGA端)。

本实用新型实施例中，DDR4存储器选用Micron公司的MT40A512M16JYE动态DDR4芯片，2片并联，总位宽32bit，容量2GB；EMMC FLASH数据存储器采用Micron公司的MTFC64GAKAEEY大容量EMMC闪存实现，容量64GB；QSPI FLASH采用Micron公司的MT25QU01GBBB8E12，容量128MB；EEPROM采用ATMEL公司的AT24C256C，容量32MB。其中，箭载全三模冗余计算机体系架构还需要为主控模块提供电源的供电模块，需要0.85V、1.2V、1.5V、1.8V、2.5V、3.3V、5V等多个电源轨道，采用凌特的LTM4627、LTM4622电源uModule模块、TI的TPS54525、TPS7A8101、TPS74401线性电源以及TI的DDR专用电源TPS51200生成。晶振选用SiTime公司的SIT5156-FD-33N0-33.333333型温补晶振作为PS端主时钟，符合5ppm的指标要求；选用SiTime公司的晶振，型号为SiT8103AI-23-33E-50.000T作为PL端备用时钟。调试用的RS232串口电平转换采用Linear公司的LTC2802CDE。

其中，PS端接口有双CAN总线接口、高速双以太网口；PL端接口高速自定义总线接口、光电隔离IO接口。CAN总线接口采用XCZU15EG处理器PS端的CAN总线IP核+外部CAN收发器芯片的实现，CAN收发器采用NXP公司的TJA1040T接口芯片；双网口的实现全部通过XCZU15EG处理器PS端的ETH0和ETH1接口实现，两个控制器分别对应两片MARVAL公司88E1111，变压器选用PULSE公司的H5007NL。模组之间互联及对外高速总线都通过GTX高速串行收发器实现，协议控制器通过PL端内的专用IP实现，其中模组之间互联通讯协议采用RapidIO协议，一种高性能、低引脚数、基于报文交换的互连技术，适合于小包传输、实时性强的嵌入式***。对外高速总线采用iRAX协议，由中航通用公司开发，iRAX协议是一种改进的FC-AE和TTE网络，具备高带宽、高可靠、强实时的特点，适合航天器综合电子一体化应用。需要说明的是，本实用新型实施例中所有接口型号均为举例说明，在实际应用中还可以选择其他接口，本实用新型并不以此为限。

本实用新型实施例中，在Xilinx的ZYNQ上运行嵌入式实时操作***，操作***采用北京翼辉信息的SylixOS。SylixOS操作***主要完成如下工作：进行操作***上电自加载及应用软件运行状态准备；通过iRAX总线控制箭载计算机***设备输入输出信息；通过Ethernet总线控制******设备输入输出信息；通过CAN总线控制******设备输入输出信息；进行数据采集；进行IO输入输出控制；接收***设备电平信号并进行中断触发及处理；提供稳定、可靠和标准的基础网络应用协议接口；提供***硬件存储设备的挂载及访问接口；提供***FPGA通用访问接口；提供***FLASH读取和烧写管控接口。本实用新型针对运载火箭控制***特点，对多CPU软件架构和数据交互模式进行了设计，采用以软件作为判决基础，软件在计算过程中对装订数据、过程数据、输入数据、输出数据进行同步，并实现软件的自恢复，以解决原有冗余软硬件***的设计问题。

本实用新型实施例提供了一种箭载全三模冗余计算机体系架构，通过三选二复位选择电路，实现三选二的单模计算机可互相投票进行复位重构的机制，即保证了任意一个计算机的故障都可以通过另外两个计算的投票少数服从多数的方式进行故障复位，又保证了任意故障的一模计算机都不能误复位其他二模的计算机，保证了***复位重构的可靠性；并且电路设计安全可靠，提升了***智能化程度；通过实现箭载计算机体系的全三模冗余，满足运载火箭及可回收运载去飞行控制的要求；采用MPSoC作为模组的CPU，MPSoC的片上集成多个ARM核和大容量FPGA，CPU主频可达到1GHz以上，在计算能力及AI加速能力上具有强大功能；在三模内部通讯上，采用GTX高速串行收发器将三模两两连接，实现三模之间两两连接的全联通结构；并且在MPSoC中部署基于大型嵌入式实时操作***的飞行控制软件***，采用低耦合实时多进程、多线程设计思想，大大提高箭上软件***平台能力。

以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。

Claims (11)

1.一种箭载全三模冗余计算机体系架构，其特征在于，包括：三选二复位选择电路及三个单模计算机，其中，

所述三选二复位选择电路的三个输入端分别与所述三个单模计算机连接，三个输出端分别与所述三个单模计算机的复位端口连接；

当任一单模计算机发生故障时，另外两个单模计算机向所述三选二复位选择电路发送当前故障单模计算机的复位信号，以使所述三选二复位选择电路向当前故障单模计算机的复位端口发送复位控制信号，实现当前故障单模计算机复位。

2.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述三选二复位选择电路包括：与所述三个单模计算机一一对应设置的三个三选二逻辑电路，三选二逻辑电路的输出端与单模计算机的复位端口连接，三选二逻辑电路的三个输入端分别与三个单模计算机连接，用于接收各单模计算机发送的与其对应设置的单模计算机的复位信号，当任意两个输入端接收到复位信号时，控制与其对应设置的单模计算机复位。

3.根据权利要求2所述的箭载全三模冗余计算机体系架构，其特征在于，所述三选二逻辑电路由三个与门构成。

4.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述三个单模计算机之间采用高速总线两两相连，实现任意两个单模计算机之间的数据通信。

5.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述单模计算机内置有，处理器、分频电路、同步电路，其中，

所述分频电路外接第一时钟信号，并将所述第一时钟信号分频后分别发送给各单模计算机的同步电路；

所述同步电路根据各分频电路发送的第一时钟信号，生成同步中断控制信号发送至处理器，以使各单模计算机的处理器接收的第二时钟信号保持同步。

6.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述单模计算机通过MPSoC芯片实现。

7.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述单模计算机还包括：多个数据存储模块，各所述数据存储模块与所述单模计算机MPSoC芯片连接，用于根据不同预设数据类型存储所述单模计算机对应的数据。

8.根据权利要求1所述的箭载全三模冗余计算机体系架构，其特征在于，所述单模计算机还包括：接口模块，所述接口模块用于实现各单模计算机之间的数据通信以及各单模计算机与外部设备的数据通信。

9.根据权利要求8所述的箭载全三模冗余计算机体系架构，其特征在于，所述接口模块包括：双CAN总线接口、高速双以太网口、光电隔离IO接口、机外高速总线接口、机外普通接口、机内高速总线接口、机内普通接口。

10.根据权利要求9所述的箭载全三模冗余计算机体系架构，其特征在于，还包括：通过光电接口实现与机外高速总线接口的连接。

11.根据权利要求4所述的箭载全三模冗余计算机体系架构，其特征在于，还包括：通过高速串行收发器实现所述高速总线的协议。

Images