CN1812075A - 半导体装置的制造方法、半导体装置、及叠层半导体装置 - Google Patents

半导体装置的制造方法、半导体装置、及叠层半导体装置 Download PDF

Info

Publication number
CN1812075A
CN1812075A CNA2005101338162A CN200510133816A CN1812075A CN 1812075 A CN1812075 A CN 1812075A CN A2005101338162 A CNA2005101338162 A CN A2005101338162A CN 200510133816 A CN200510133816 A CN 200510133816A CN 1812075 A CN1812075 A CN 1812075A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
mentioned
slot part
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101338162A
Other languages
English (en)
Other versions
CN100413051C (zh
Inventor
深泽元彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1812075A publication Critical patent/CN1812075A/zh
Application granted granted Critical
Publication of CN100413051C publication Critical patent/CN100413051C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体装置的制造方法，包括：准备包括多个半导体元件部的半导体晶片，形成导电部的工序；在设置于所述半导体晶片能动面的元件区域外周的切断区域上，形成没有贯通所述半导体晶片的第一槽部的工序；使所述半导体晶片的厚度变薄的工序；其后，在所述第一槽部的相反侧的所述背面上，形成没有贯通至该第一槽部的第二槽部的工序；分割所述多个半导体元件部而形成多个半导体芯片的工序；在所述各半导体元件部上形成贯通电极的工序；通过从所述支撑体剥离所述半导体芯片，从而使所述多个半导体元件部单片化的工序。

Description

半导体装置的制造方法、半导体装置、及叠层半导体装置
技术领域
本发明涉及半导体装置的制造方法、半导体装置、叠层半导体装置、电路基板及电子机器。
背景技术
近年来，在携带电话、笔记本型个人电脑、PDA(Personal dateassistance)等携带型电子机器中，随着对小型化、轻量化要求的增加，求得了设置在内部的半导体装置等的各种电子机器的小型化。在这样的背景下，提出了半导体装置的三维实装技术。该三维实装技术是叠层具有同样功能的各半导体装置、和叠层具有不同功能的半导体装置的技术。
另外，进行了三维实装的半导体装置被期望是更小型且更薄的装置。因此，特开2001-127206号公报公开的内容是，作为制造薄的半导体装置的方法，例如在半导体晶片上形成多个半导体装置后，通过背磨(backgrind)而使半导体晶片的厚度变薄后，通过切割来切断半导体晶片而使半导体装置单片化的半导体装置的制造方法。
但是，在对半导体晶片进行背磨的出里面上，形成所谓破碎层的裂缝(crack)。该裂缝容易变成半导体晶片的割裂的起点，从而降低了半导体晶片自身的抗弯强度。另外，在通过切割来切断半导体晶片而形成的半导体芯片(semiconductor chip)的侧壁部上，产生了缺口或裂缝。因此，容易以上述的缺口或裂缝为起点而割裂半导体芯片，从而降低了具备该半导体芯片的半导体装置自身的强度。而且，通过切割而被切断的半导体芯片的端缘部被形成为大致直角。这样，由于在该端缘部上产生应力集中，因此有容易在薄的半导体芯片上产生割裂或缺口、从而降低半导体装置的强度的问题。
发明内容
本发明鉴于上述情况，其目的在于提供半导体装置的制造方法、半导体装置、叠层半导体装置、电路基板及电子机器，其提高了对半导体晶片进行了单片化而得到的半导体芯片的强度。
本发明的半导体装置的制造方法，包括：
准备包括多个半导体元件部的半导体晶片，在所述多个半导体元件部的能动面上形成孔部，在该孔部内形成绝缘膜，在所述孔部内埋入经由该绝缘层从所述能动面突出的导电材料，而形成导电部的工序；
在设置于所述半导体晶片能动面的元件区域外周的切断区域上，形成没有贯通所述半导体晶片的第一槽部的工序；
经由粘接层使半导体晶片和支撑体贴在一起，以使所述绝缘膜不漏出的方式，削掉与所述能动面相反侧的背面，使所述半导体晶片的厚度变薄的工序；
其后，在所述第一槽部的相反侧的所述背面上，形成没有贯通至该第一槽部的第二槽部的工序；
从所述半导体晶片的背面通过各向同性蚀刻使所述绝缘膜漏出，使所述半导体晶片的厚度变薄，并通过连接所述第一槽部和所述第二槽部，从而分割所述多个半导体元件部而形成多个半导体芯片的工序；
从所述背面通过蚀刻，使所述导电部从所述绝缘膜漏出，而在所述各半导体元件部上形成贯通电极的工序；
通过从所述支撑体剥离所述半导体芯片，从而使所述多个半导体元件部单片化的工序。
在本发明的半导体装置的制造方法中，通过形成第一槽部和第二槽部而形成薄厚度部。通过各向同性蚀刻而使半导体晶片的厚度变薄的同时，溶解薄厚度部而连接所述第二槽部和第一槽部。半导体晶片的多个半导体元件部被分割成多个半导体芯片。通过各向同性蚀刻，来除去在例如通过研磨或磨光使半导体晶片的厚度变薄时而形成的裂缝(破碎层)。
另一方面，例如通过切割来形成第二槽部时，在第二槽部的内壁面上会形成破碎层。因此，通过使用各向同性蚀刻来除去第二槽部的破碎层，除去在所述半导体芯片的背面的端缘部上产生的缺口(tipping)。
此时，通过各向同性蚀刻，所述半导体芯片的背面的端缘部被形成为弯曲状。通过将半导体芯片的背面的端缘部形成为弯曲状，可以缓和应力集中，提高半导体芯片的强度。
另外，在所述的半导体装置的制造方法中，优选所述各向同性蚀刻是一边使所述半导体晶片旋转，一边在该半导体晶片的背面上滴下蚀刻液的旋转蚀刻。
这样，在例如进行湿蚀刻时，可以将蚀刻液均匀地涂抹在半导体晶片上，从而可以使半导体晶片的膜厚均匀地变薄。
另外，在所述的半导体装置的制造方法中，优选所述第二槽部的宽度比所述第一槽部的宽度窄。
形成在半导体芯片背面上的第二槽部形成在与于半导体芯片的能动面上形成的第一槽部的相反的位置上。因此，从铅垂方向透视半导体晶片的情况，形成第二槽部的区域与形成第一槽部的区域重合，并且在形成第一槽部的区域内侧包括形成第二槽部的区域。
因此，即使第一槽部的中心位置和第二槽部的中心位置即使有一些误差，在形成形成第一槽部的区域内侧也包括形成第二槽部的区域。不需要形成所述第二槽部时所需的高精度的定位精度，从而可以容易地形成第二槽部。
另外，在所述的半导体装置的制造方法中，优选包括：
形成所述第一槽部后，通过在该第一槽部中埋入树脂而形成树脂层的工序；
通过所述各向同性蚀刻而使所述半导体晶片的厚度变薄的同时，使所述第二槽部到达所述树脂层的工序；
其后，切断所述树脂层而得到半导体芯片的工序；
从所述支撑体剥离所述半导体芯片的工序。
但是，在例如通过切割来形成第一槽部时，在第一槽部的内壁面上会形成裂缝。因此，通过在所述第一槽部内埋入树脂层，所述第一槽部的内壁面上形成的裂缝由树脂层覆盖。由此，所述树脂层防止裂缝的进展。另外，所述树脂层防止因裂缝而导致的半导体芯片的抗弯强度的降低。另外，由于所述树脂层在半导体芯片的侧壁部上，填埋了由第一槽部和第二槽部的宽度差而产生的阶梯差，所以可以防止该阶梯差带来的半导体芯片的缺口。
另外，在所述的半导体装置的制造方法中，优选所述支撑体由具有透光性的材料制成。
由此，通过例如粘接支撑体的粘接层使用具有能通过紫外线照射降低粘着性的性质的材料时，能够容易地从支撑体剥离半导体晶片，实现半导体装置的单片化。
另外，在所述的半导体装置的制造方法中，优选所述粘接层通过被紫外线照射而降低粘着性。
由此，由于作为支撑体使用具有透光性的材料，因此能通过光的照射，从支撑体剥离半导体晶片，容易进行半导体装置的单片化。
本发明的半导体装置，具备：
具有能动面、和位于与该能动面的相反侧并弯曲了端缘部而形成的背面的半导体芯片；
形成在所述半导体芯片的所述能动面上的集成电路；
贯通所述半导体芯片，并向所述能动面以及所述背面突出的贯通电极。
根据本发明的半导体装置，由于将半导体芯片背面的端缘部形成为弯曲状，所以可以缓和所述端缘部的应力集中。另外，即使半导体芯片的厚度变薄，也可以提高该半导体芯片的强度。
另外，在所述半导体装置中，优选所述半导体芯片能动面的端缘部由树脂层覆盖。
但是，在例如从半导体芯片的能动面进行切割时，由于该切割而在能动面的端缘部上产生缺口或裂缝。根据本发明，由于树脂层覆盖产生缺口或裂缝的端缘部，所以可以增强半导体芯片，防止缺口或裂缝向半导体芯片的更深的内部进入，提高半导体芯片的强度。
本发明的叠层半导体装置由叠层了多个所述的半导体装置而构成。
根据本发明的叠层半导体装置，由于叠层了多个上述强度高的半导体装置，所以提高了具备该装置的叠层半导体装置的强度，并提高了可靠性。
本发明的电路基板具备所述的半导体装置、或所述的叠层半导体装置。
根据本发明的电路基板，由于具备所述强度高的半导体装置、或可靠性高的叠层半导体装置，所以提高了具备该装置的叠层半导体装置的强度，并提高了可靠性。
本发明的电子机器，具备所述的电路基板。
根据本发明的电子机器，由于具备上述高的强度、高的可靠性的电路基板，所以提高了具备该装置的电子机器自身的强度，提高了可靠性。
附图说明
图1是本发明的半导体装置的制造所使用的半导体晶片的俯视图。
图2(a)至图2(e)是说明在半导体芯片中埋入导电部时的工序的模式图。
图3(a)至图3(c)是详细说明导电部的制造工序的图。
图4(a)至图4(b)是接着图3的上述导电部的工序说明图。
图5(a)至图5(b)是接着图4的上述导电部的工序说明图。
图6(a)至图6(b)是接着图5的上述导电部的工序说明图。
图7(a)至图7(c)是第一实施方式的半导体装置的工序说明图。
图8(a)至图8(c)是第一实施方式的半导体装置的工序说明图。
图9(a)是半导体装置的侧截面图，图9(b)是半导体装置的变形例。
图10(a)至图10(c)是第二实施方式的半导体装置的工序说明图。
图11(a)至图11(d)是第二实施方式的半导体装置的工序说明图。
图12是第二实施方式的半导体装置的侧截面图。
图13是表示本发明的叠层体的一个例子的侧截面图。
图14是表示本发明的电路基板的一个例子的立体图。
图15是表示本发明的电子机器的一个例子的立体图。
具体实施方式
下面，对半导体装置的制造方法、半导体装置、叠层半导体装置、电路基板及电子机器进行说明。
首先，对本发明的半导体装置1的制造方法的一实施方式进行说明。在说明上述半导体装置1的制造方法时，对为了制造半导体装置1而使用的半导体晶片进行说明。
图1是表示为了制造本发明的半导体装置1而使用的、例如由Si(硅)制成的硅晶片(半导体晶片)100的俯视图。在由该硅晶片11的能动面10A而成的面上，设置有多个半导体元件部80。多个半导体元件部80经过形成贯通电极的工序、切断硅晶片100的工序，从而各个半导体元件部80成为半导体芯片10。半导体装置1包含半导体芯片10。
在各个半导体元件部80的能动面10A上，形成由晶体管、存储元件、其他的电子元件和电气布线以及电极极板等而成的电子电路。另一方面，也可以在作为与上述能动面10A相反侧的背面(参照图2)上形成这些电子电路。
在本实施方式中，硅晶片100中的能动面10A与半导体元件部80以及半导体芯片10中的能动面10A相同，能动面10A的相反侧的背面10B与半导体元件部80以及半导体芯片10B相同。另外，所谓上述半导体芯片10是包括构成半导体装置1用的上述驱动电路等的元件基板。
图2(a)至图2(e)是表示本实施方式的半导体装置1的制造方法中，在上述半导体芯片10上埋入导电部的工序的模式图。另外，图3至图6是详细表示本实施方式的通过半导体装置1的制造方法进行处理的半导体芯片10的表面部分的截面图。另外，在图2至图7所示的形成贯通电极的工序中，对在半导体元件部80上形成贯通电极12的情况进行说明。
图2(a)是图1所示的上述半导体元件部80的大致截面图。另外，图3(a)是图2(a)的标记符号B所示的地方的放大图。
首先，如图3(a)所示，按照顺序在硅晶片100的上述半导体元件部80上形成由SiO2制成的绝缘膜13以及由硼磷硅酸玻璃(BPSG：Borondoped Phospho-Silicate Glass)制成的层间绝缘膜14。
然后，在该层间绝缘膜14上的一部分上形成电极极板16。该电极极板16被构成为，按照顺序叠层形成由Ti(钛)制成的第一层16a、由TiN(氮化钛)制成的第二层16b、由AlCu(铝/铜)制成的第三层16c、以及由TiN制成的第四层(盖层)16d。另外，上述电极极板16，与在没有图示处形成在半导体元件部80的能动面10A上的电子电路电连接。另外，在电极极板16的下方没有形成电子电路。
上述电极极板16通过例如喷镀，在层间绝缘膜14上的整个面上形成由第一层16a、第二层16b、第三层16c、以及第四层16d构成的叠层结构，使用抗蚀剂等通过进行图案形成而被形成为规定的形状(例如圆形形状)。另外，在本实施方式中，虽然举出通过上述的叠层结构而形成电极极板16的情况的例子来进行说明，但也可以仅以电阻低的铜的单层结构来形成电极极板16。另外，电极极板16并不限定与上述的结构，也可以对应所需的电特性、物理特性、以及化学特性进行适当的变更。
另外，在上述层间绝缘膜14上，形成用于覆盖电极极板16的一部分的钝化膜19。作为有选方式，该钝化膜19由SiO2(氧化硅)、SiN(氮化硅)、聚酰亚胺树脂等形成，或者是在SiN上叠层SiO2的结构，或者在SiO2上叠层SiN的结构。
另外，如图2(b)所示，在半导体元件部80的能动面10A上形成孔部H3。这里，参照图3至图5对形成孔部H3的工序进行详细说明。
首先，通过旋转涂胶法、倾倒法、喷涂法等的方法，在钝化膜19的整个面上涂抹抗蚀剂。其后，在钝化膜19上涂抹抗蚀剂，进行预焙。其后，使用形成了规定的图案的掩膜来进行曝光处理以及显影处理，并对抗蚀剂进行图案处理以形成规定的形状。另外，抗蚀剂的形状被设定成与电极极板16的开口形状以及半导体元件部80上所形成的孔的截面形状。在对抗蚀剂进行完图案形成后进行后烘焙。接着，如图3(b)所示，例如利用干蚀刻，在覆盖电极极板16的钝化膜19的一部分上形成开口部H1。形成在该钝化膜19上的开口部H1的截面形状被设定成与电极极板16的开口形状以及半导体元件部80上所形成的孔的截面形状向对应。
接着，将形成开口部H1的钝化膜19上的抗蚀剂作为掩膜，利用干蚀刻对电极极板16进行开口。如图3(c)是表示使电极极板16开口而形成开口部H2状态的截面图。另外，在图3(a)至图3(c)的图中省略抗蚀剂。如图3(c)所示，形成在钝化膜19上的开口部H1的直径和形成在电极极板16上的开口部H2的直径大致相同。
而且，将上述的工序中所使用的抗蚀剂作为掩膜，接着对层间绝缘膜14以及绝缘膜13进行蚀刻，如图4(a)所示，使半导体元件部80露出。图4(a)是表示对层间绝缘膜14以及绝缘膜13进行蚀刻而使半导体元件部80的一部分露出状态的截面图。之后，形成在钝化膜19上的、作为开口掩膜而使用的抗蚀剂利用剥离液或灰化(ashing)等而被剥离。
另外，在上述过程中，使用相同的抗蚀剂掩膜并反复进行蚀刻，但在各蚀刻工序结束后，自不用说也可以重新对抗蚀剂进行图案形成。
作为接下来的工序，将钝化膜19作为掩膜，进行干蚀刻，如图4(b)所示，在半导体元件部80上穿孔。作为干蚀刻，可以采用RIE(ReactiveIon Etching)、ICP(Inductively Coupled Plasma)。
如图4(b)所示，由于将钝化膜19作为掩膜并在半导体元件部80上穿孔，所以形成半导体元件部80上的孔部H3的直径和形成在钝化膜19上的开口部H1的直径大致相同。其结果是，形成在钝化膜19上的开口部H1的直径、形成在电极极板16上的开口部H2、以及形成在半导体80上的孔部H3的直径大致相同。另外，孔部H3的深度适当地被设定成与最终形成的半导体芯片的厚度相对应。
接着，如图2(b)所示，在钝化膜19的上面、和孔部H3的内壁以及底面上形成绝缘膜20。图5(a)是表示在电极极板16的上方、和孔部H3的内壁以及底面上形成绝缘膜20状态的截面图。该绝缘膜20是用于防止电流泄漏的发生、因氧以及水分等而对半导体元件部80的浸蚀等而被设置的。作为绝缘膜20的材料，采用通过使用PECVD(Plasma EnhancedChemical Vapor Deposition)而形成的正硅酸四乙基(Tetra Ethyl OrthoSilicate：Si(OC2H5)4：以下，称作TEOS)即PE-TEOS、以及通过使用臭氧CVD而形成的TEOS即O3-TEOS。另外，也可以采用通过使用CVD而形成的氧化硅。
接着，通过旋转涂胶法、倾倒法、喷涂法等的方法，在钝化膜19的整个面上涂抹抗蚀剂(没有图示)。
其后，进行预焙，并使用形成规定的图案的掩膜并进行曝光处理以及显影处理，并对抗蚀剂进行图案形成而形成抗蚀剂的开口部。该抗蚀剂的开口部形成在形成于孔部H3的周围的电极极板16的上方。抗蚀剂开口部以将孔部H3作为中心的环状形成。接着，对进行了图案化的抗蚀剂进行后烘焙。其后，通过例如干蚀刻除去覆盖电极极板16的一部分的绝缘膜20以及钝化膜19，并对电极极板16的一部分进行开口。这样，也一并除去构成电极极板16的第四层16d的一部分。
图5(b)是表示除去了覆盖电极极板的绝缘膜20以及钝化膜19的一部分状态的截面图。如图5(b)所示，在电极极板16的上面(第三层16c的上面)形成开口部H4。因该开口部H4，电极极板16的第三层16c露出。通过形成该开口部H4，从而可以连接后述的贯通电极(电极部)12和电极极板16。另外，也可以在形成孔部H3部位以外的部位上形成开口部H4。另外，也可以使开口部H4和孔部H3相邻。
接着，如图6(a)所示，在半导体元件部80的能动面10A上形成衬底膜26。这里，由于衬底膜26被形成在半导体元件部80的上面的整个面上，所以在电极极板16的露出部、孔部H3的内壁以及底部上也形成衬底膜26。衬底膜26由阻挡层以及种层形成。形成衬底膜26的工序是，首先形成阻挡层，其后，在该阻挡层上形成种层。阻挡层是例如TiW层，种层是Cu。这些是使用例如IMP(Ion Metal Plasma：离子金属等离子区)法、或者真空蒸镀、喷镀、离子电镀等的PVD(Physical Vapor Deposition)法而形成。为了充分盖住电极极板16和绝缘膜20的阶梯差ST，上述衬底膜26被连续形成在电极极板16上和绝缘膜20上(包括孔部H3的内部)。这里，所谓阶梯差ST是指因电极极板16的第三层16c的上面高度和绝缘膜20的上面高度之差而产生的阶梯差。
当形成完衬底膜26后，如图2(c)所示，在半导体元件部80的能动面10A上涂抹电镀抗蚀剂。其后，通过对电镀抗蚀剂进行图案形成，从而形成仅开口了形成导电部24部分的电镀抗蚀剂图案56。另外，图2(c)至图2(e)中，省略了上述衬底膜26的图示。其后，进行Cu电解电镀，如图2(d)所示，在半导体元件部80的孔部H3以及电镀抗蚀剂图案56的开口部上埋入作为导电材料的Cu(铜)，形成导电部24。
形成上述导电部24后，如图2(e)所示，剥离半导体元件部80上所形成的电镀抗蚀剂图案56。然后，除去由电镀抗蚀剂图案56覆盖的衬底膜26。这里，由于衬底膜26是具有导电性的膜，所以如图6(a)所示，若衬底膜26残留，则因为该衬底膜26，形成在基板10上的全部的导电部24被导通。因此，除去衬底膜26不要的部分而使各自的导电部24间电绝缘。所谓衬底膜26不要的部分是指例如露出在表明的部分。另外，图6(b)是详细表示上述导电部24的机构的截面图。该导电部24是向半导体元件部80的能动面10A突出的突起，并且其一部分被埋入半导体元件部80内。另外，如图6(b)所示，在标记符号C处，导电部24与电极极板16电连接。
(第一槽部的形成工序)
接着，如图7(a)所示，使用切割刀片(没有图示)，在硅晶片100的能动面10A的元件区域外周上所设置的切断区域上，形成不贯通硅晶片的第一槽部22。另外，所谓上述切断区域是指上述硅晶片100上所设置的临接的半导体元件部80间的间隙S(参照图1)。
(使半导体芯片的膜厚变薄的工序)
接着，如图7(b)所示，使紫外线(UV光)反应型的粘接层17介于其间，并将上述半导体芯片10的能动面10A贴在透光性的玻璃板(支撑体)200上。这里，紫外线反应型的上述粘接层17因紫外线的照射而使粘着性降低。因此，使紫外线透过支持硅晶片100的透光性的玻璃板200而进行照射后，粘接层17与紫外线反应而使粘着性降低，从而可以容易地剥离贴在上述玻璃板200上的硅晶片100。
上述玻璃板200为WSS(Wafer Support System)的一形态，半导体芯片(硅晶片)10由玻璃板200支持。而且，在将硅晶片100贴在玻璃板200上的状态下，对硅晶片100进行背磨，而使硅晶片100的膜厚变薄。作为所述背磨，例如使用研磨处理、或磨光处理等的薄型加工等。另外，上述的背磨在不使该导电部24露出的情况下进行，以使设置在半导体芯片10上的导电部24不受到破损。
(第二槽部的形成工序)
接着，如图8(a)所示，在半导体芯片10的背面10B上形成第二槽部23。在此，由于与上述第一槽部22同样使用切割刀片，从而形成第二槽部23。第二槽部23被形成在半导体芯片的能动面10A上所形成的第一槽部22的相反的位置上。另外，上述的第二槽部23的内壁面23a，是由后述的湿式蚀刻而形成的半导体芯片10的侧壁部10C的一部分。
在此，在上述第一槽部22的宽度和第二槽部23的宽度不同的情况，当连接上述第一槽部22和上述第二槽部23时(参照图8(b))，在半导体芯片10的侧壁部10C上产生阶梯差。因此，在该阶梯差部分上，上述半导体芯片10产生缺口，所以有可能降低半导体芯片10的强度。因此，在本实施方式中，上述第一槽部22的宽度和上述第二槽部23的宽度大致相等。另外，上述所谓的大致相等，只要是在上述侧壁部10C上不产生缺口程度的阶梯差，也可以使上述第二槽部23的宽度比上述第一槽部22的宽度窄。这样，在形成上述第二槽部23时，可容许一些位置的偏差，从而在形成上述第二槽部23时，可容易地进行对位。
此时，在被进行背磨的半导体芯片10的背面10B上形成称作破碎层的裂缝。该破碎层容易变成割裂的起点而降低半导体芯片10的抗弯强度。另外，在上述第二槽部23的面上也同样产生裂缝。
另外，由所述第二槽部23，半导体芯片10的与背面10B的端缘部23b产生被称作碎片(chipping)的缺口。
上述的裂缝以及缺口使得半导体芯片10的强度降低。另外，由于上述的裂缝较深地进入刀半导体芯片10的内部，从而容易基板的割裂，导致半导体芯片10的抗弯强度降低。
因此，本实施方式的半导体装置1的制造方法，接下来的工序是，从硅晶片100的背面10B实施各向同性蚀刻，并使硅晶片100的厚度变薄，使覆盖上述导电部24的绝缘膜20露出(参照图8(b))。另外，各向同性蚀刻优选采用湿蚀刻法。
另外，在本实施方式中，作为湿蚀刻的具体方法采用旋转蚀刻法，采用该旋转蚀刻法，一边旋转上述硅晶片100的同时，在硅晶片100的背面10b上滴下由例如氢氟酸和硝酸的混合液而成的蚀刻液。从而变薄半导体晶片的厚度。
另外，如图8(a)所示，由于形成了第一槽部22、在与该第一槽部22的相反侧上的第二槽部23，所以在硅晶片100上形成了薄厚度部100A。该薄厚度部100A的厚度被形成为与硅晶片100的厚度相比足够薄。因此，通过湿蚀刻来融解薄厚度部100A，上述第二槽部23和第一槽部22连接，从而分割成多个半导体元件部80。
如上述通过实施湿蚀刻，可以除去形成在硅晶片100的背面10B或第二槽部23的内壁面23a上的裂缝或缺口。另外，由于湿蚀刻是各向同性蚀刻，所以上述半导体芯片10的背面10B的端缘部23b被形成为弯曲状(参照图8B)。因此，可以防止向半导体芯片10的背面10B的端缘部23b的应力集中。
接着，如图8(c)所示，通过例如干蚀刻上述硅晶片100的背面10B，从而除去绝缘膜20，使导电部24露出而形成贯通电极12。该贯通电极12从半导体芯片10的能动面10A以及背面10B突出。
由于在各半导体芯片10上形成半导体装置1，从而由1个硅晶片100形成了多个半导体装置1。
下面，对剥离半导体装置1的工序进行说明。
上述硅晶片100由于按上述方式经由粘接层17贴在玻璃板200上，所以上述各半导体芯片10被保持在上述玻璃板200上。
首先，透过上述玻璃板200将紫外线照射在粘接层17上。如上所述，粘接层17与紫外线反应而使粘着性降低。从而可以容易地剥离贴在上述玻璃板200上的上述半导体芯片10，使半导体芯片10单片化，可以得到多个半导体装置1(参照图9)。
根据本发明的半导体装置1的制造方法，通过湿蚀刻可以使薄厚度部100A融解，从而能连接第一槽部22和第二槽部23。另外，可以除去形成在硅晶片100的背面10B、以及第二槽部23的内壁面23a上的破碎层。另外，在硅晶片100上，可以逐个分割形成贯通电极12的多个半导体元件部80。通过从玻璃板200剥离硅晶片100，可以使多个半导体芯片10单片化，从而形成被单片化了的半导体装置1。
下面，对通过本实施方式制造的本发明的半导体装置1进行说明。
图9(a)以及图(b)表示了本实施方式的半导体装置1的侧截面图。
如图9(a)所示，上述半导体装置1具备矩形(参照图1)的半导体芯片10、设置在该半导体芯片10上的贯通电极12。通过上述的半导体装置1的制造方法、通过对硅晶片100进行蚀刻而形成上述半导体芯片10。上述贯通电极12贯通了上述半导体芯片10的能动面10A、与该能动面10A的相反侧的背面10B，上述半导体芯片10的能动面10A形成了由晶体管、存储元件、及其他的电子元件而成的集成电路。
上述贯通电极12，例如在俯视的状态下，可以以沿上述半导体芯片10的四边排列的状态而形成，可以沿半导体芯片10上的相对的两个边而形成，或者也可以只在半导体芯片10上形成一个。
在上述半导体芯片的背面10B的端缘部23b上形成有弯曲部21。上述弯曲部21缓和向半导体芯片10的背面10B的端缘部23b的应力集中。另外，如图9(a)所示，上述半导体芯片10的侧壁部10C的表面被形成为平坦的面。另外，如上所述，在没有产生缺口的情况下，如图9(b)所示，在上述的半导体装置1的制作工序中，可以将上述第一槽部22的宽度形成为比上述第二槽部23的宽度大，并形成阶梯状的阶梯差。
此时，如图9(b)所示，在阶梯状的半导体芯片10的角部10D上，通过湿蚀刻而形成弯曲部21。因此，由于缓和了半导体芯片10的角部10D的应力集中，从而能防止上述半导体芯片10的缺口。
在上述贯通电极12上，形成在能动面10A上的第一电极部12A比形成在背面10B上的第二电极部12B大，在俯视的状态下，被形成为圆形或矩形等。另外，在上述半导体芯片10上形成有用于形成上述贯通电极12的孔部H3。
通过在上述孔部H3上设置了绝缘膜20，从而使上述贯通电极12和上述半导体芯片10的硅部分电绝缘。另外，上述贯通电极12与电极极板16连接着，并与设置在半导体芯片10上的上述集成电路电连接。另外，上述半导体装置1经由上述贯通电极12，可以导通半导体芯片10的能动面10A上的第一电极部12A和背面10B上的第二电极部12B。
根据本发明的半导体装置1，由于半导体芯片10的背面10B的端缘部23b弯曲，所以能缓和上述端缘部23b处的应力集中，从而可以提高半导体芯片的强度。另外，由于在上述第二槽部23的半导体芯片10的侧壁部10C的端缘部23b上可除去碎片，并能除去形成在上述侧壁部10C上的破碎层，所以可以提高半导体芯片10的抗弯强度。也可以提高具备该半导体芯片10的半导体装置1的强度。
(第二实施方式)
下面，对本发明的半导体装置的制造方法的第二实施方式进行说明。本实施方式的半导体装置2的制造方法如下的方法，即，当通过上述的第一实施方式的制造工序来形成上述第一槽部22、在该第一槽部22中埋入树脂层25后，由硅晶片100使半导体装置1单片化。因此，对形成上述树脂层25以后的工序进行详细说明，省略关于其他工序的说明。另外，在表示制造上述半导体装置1中间工序的图10(a)至图10(c)以及图11(a)至图11(d)中，与上述实施方式同样，图示了在硅晶片100上的临接的半导体元件部80上形成半导体装置1的工序，以及进行单片化的工序。
首先，与上述第一实施方式同样，形成贯通电极极板16的孔部H3，该电极极板16被设置在由硅晶片100而成的半导体芯片10的能动面10A上。
然后，在孔部H3中形成绝缘膜20，并在上述孔部H3的内侧埋入由铜(Cu)制成的导电部24。由此，形成在电极极板16上突出的导电部24。
形成了上述导电部24后，使用切割刀片(没有图示)从半导体芯片10的能动面10A上形成有开口的第一槽部22。第一槽部22没有贯通硅晶片100。这里，在上述第一槽部22的内壁面22a上产生裂缝(没有图示)，在上述第一槽部22和半导体芯片10能动面10A的端缘部22b上产生由切割刀片带来的缺口(没有图示)。
(埋入树脂层的工序)
与上述的第一实施方式同样，在形成第一槽部22后，在本实施方式的半导体装置的制造方法中，如图10(a)所示，通过在上述第一槽部22中埋入树脂而形成树脂层25。作为构成上述树脂层25的树脂，优选针对进行后述的旋转蚀刻时而使用的蚀刻液(氟酸和硝酸的混合液)具有耐性的树脂，例如使用环氧树脂。
通过在上述第一槽部22埋入树脂层25而形成在上述第一槽部22内壁面22a上的裂缝由树脂层25覆盖。因此，上述树脂层25防止裂缝进展。
(使半导体芯片的厚度变薄的工序)
接着，如图10(b)所示，使反应型的粘接层17介于紫外线(UV光)中，并将上述硅晶片100的能动面10A贴在具有透光性的玻璃板200上。
然后，如图10(c)所示，以将半导体芯片10贴在玻璃板200上的状态，通过对硅晶片100的背面(10B)进行背磨，与上述第一实施方式同样使硅晶片100变薄。
接着，如图11(a)所示，在作为上述树脂层25的正上的上述硅晶片100背面10B上，利用切割刀片形成没有到达上述树脂层25的第二槽部23。
此时，优选上述第二槽部23的宽度比上述第一槽部22的宽度窄。具体而言，在从铅垂方向透视硅晶片100的情况下，形成第二槽部23的区域与形成第一槽部22重合，在形成第一槽部22的区域内侧包含形成第二槽部23的区域。
即，当在硅晶片100上形成上述第二槽部23时，即使第一槽部22的中心位置和第二槽部23的中心位置有一些偏差，在形成第一槽部22的区域内侧也包含形成形成第二槽部23的区域。可以不需要形成第二槽部23所需的高精度的定位精度，从而可容易地形成第二槽部23。并且通过湿蚀刻可以可靠地贯通上述第二槽部23和上述第一槽部22。
在此，于经过了背磨的硅晶片100的背磨10B上产生了裂缝。另外，在上述第二槽部23的内壁面23a(半导体芯片10的侧壁部10C)上也同样产生了裂缝。在上述第二槽部23和半导体芯片10背面10B的端缘部23B上，由切割刀片产生缺口。
作为接下来的工序与上述实施方式一样，如图11(b)所示，通过湿蚀刻而使覆盖上述导电部24的绝缘膜20从硅晶片100的背面10B露出，使硅晶片100的厚度变薄。此时，通过采用旋转蚀刻法，可以使硅晶片100的厚度均匀地变薄。
由于上述树脂层25具有针对蚀刻液的耐性，湿蚀刻止于上述树脂层25。这样，由于上述的湿蚀刻是各向同性的，因此除去了形成在上述第一槽部22的内壁面22a上的缺口。
通过上述的湿蚀刻，在半导体芯片10背面10B的端缘部23b上形成半导体芯片10的弯曲部21。因此，方式向端缘部23b的应力集中。
接着，如图11(c)所示，采用切割刀片或激光来切断上述树脂层25。在此，通过以与上述第二槽部23的宽度对应的宽度来切断上述树脂层25而在半导体装置2的侧壁部10C上形成平坦面。
接着，从上述玻璃板200上剥离半导体芯片10。首先，使紫外线透过上述玻璃板200照射在粘接层17上。粘着上述玻璃板200和上述半导体芯片10的粘接层17与紫外线反应而使粘着性降低。从而可以容易地剥离粘着在上述玻璃板200上的上述半导体芯片10。通过从上述玻璃板200上剥离上述半导体芯片10，可以使在半导体芯片10上具备贯通电极12的半导体装置(参照图12)单片化。
根据本实施方式的半导体装置2的制造方法，除了具有与上述第一实施方式的半导体装置1的制造方法相同的效果外，由于上述第二槽部23的宽度比上述第一槽部22的宽度窄，所以即使形成第二槽部的位置有一些偏差，也可以容易地进行向上述第一槽部22的对位。因此，容易进行形成上述第二槽部23时的定位。另外，通过将树脂层25埋入由切割刀片形成的裂缝中，来覆盖形成在上述第一槽部22面上的裂缝。因此，上述树脂层25防止裂缝进展。因此，可以防止通过切断上述树脂层25而形成的半导体芯片10的、因上述裂缝而导致的抗弯强度的降低。另外，虽然因上述第一槽部22的宽度和第二槽部23的宽度之差而在半导体芯片的侧壁部10C上形成阶梯差，但上述树脂层25可以覆盖、填埋阶梯差。因此，可以防止因上述阶梯差而在半导体芯片10上产生缺口。
而且，通过从玻璃板200剥离上述半导体芯片10，可以得到具备提高了强度的半导体芯片10的半导体装置2。
下面对由第二实施方式制造的本发明的半导体装置进行说明。
图12表示本实施方式的半导体装置的侧截面图，图中符号2是半导体装置。另外，关于本实施方式的半导体装置2与上述实施方式的半导体装置1同一结构的部分，使用同一符号进行说明。
如图12所示，上述半导体装置2具备矩形的半导体芯片10、及设置在该半导体芯片10上的贯通电极12。
在上述半导体芯片10背面10B的端缘部23b上形成弯曲部21。通过该弯曲部21能缓和端缘部23b的应力集中。而且，在半导体装置2中，由树脂层25覆盖上述能动面10A的端缘部23b。
关于其他的详细结构，由于与上述第一实施方式的半导体装置1相同，所以省略说明。
该结构中的上述半导体装置2经由上述贯通电极12可以导通半导体芯片10的能动面10A的第一电极部12A和背面10B的第二电极部12B。
根据本实施方式的半导体装置2，在上述半导体芯片10的能动面10A的端缘部22B上，树脂层25覆盖在切割处理面上产生的缺口、裂缝。
因此，通过树脂层25可增强半导体芯片10，可以防止因上述缺口、以及另外而导致的半导体芯片10的强度的降低。即，可以提高半导体芯片10的抗弯强度，可以实现强度高、且有可靠性的半导体装置2。
另外，本发明并非限于上述实施方式，也可进行各种变更。例如，在本实施方式中，关于贯通电极12的形状，虽然对向能动面10A突出的第一电极12A的大小和向背面10B突出的第二电极12B的大小不同的情况进行了说明，但也可以在能动面10A和背面10B上将贯通电极12形成为同一形状，或将贯通电极形成为各种形状。
下面，对叠层多个本发明的半导体装置1的叠层半导体装置3进行说明。
图13是表示上述叠层半导体装置3的模式图。
如图13所示，在上述叠层半导体装置3中，使上述半导体装置1的能动面10A朝向下方(图13中-Z方向)，使向能动面10A突出的第一电极12A和向背面突出的第二电极12B介于焊锡层40并使它们连接在一起。另外，虽然图13图示了叠层多个上述第一实施方式的半导体装置1的叠层半导体装置3，但该叠层半导体装置3也可以是叠层多个上述第二实施方式的半导体装置2的结构。
这样，作为叠层半导体装置1的方法，举出了：作为热源例如使用焊头，在溶化上述焊锡层40后，使其固化(硬化)而进行实装的方法。
另外，也可以通过在被叠层的多个半导体装置1之间填充绝缘性的底层填料(underfill没有图示)，从而提高叠层半导体装置3的强度，使贯通电极12间的接合以外的地方电绝缘。
另外，也可以在叠层多个半导体装置1时叠层每一层的半导体装置1，也可以通过使用回流(reflow)一并叠层半导体装置1而形成叠层半导体装置3。
在本发明的叠层半导体装置3中，如上所述，由于叠层了多个强度高的半导体装置1，因此提高了具备该半导体装置1的叠层半导体装置2的强度，提高了可靠性。
另外，在本实施方式的叠层半导体装置3中，虽然叠层了多个上述半导体装置1，但也可以是例如在上述半导体装置1上叠层其他的半导体芯片(IC片)等而形成的叠层半导体装置。
下面，对具备由本发明的半导体装置1、2构成的叠层半导体装置3的电路基板进行说明。图14是表示本发明的一实施方式的电路基板的概略构成的立体图。如图14所示，在本实施方式的电路基板150上，放置了在半导体装置1上叠层了半导体芯片等而形成的叠层半导体装置3。电路基板150具有例如玻璃环氧基板等的有机系基板、形成在该有机系基板上的布线图案(没有图示)、设置在该配线图案上的电极极板(没有图示)。这里，配线图案是由铜等的金属材料形成的电路。
然后，通过经由焊锡层40对该电衬垫和上述叠层半导体装置3的最下层的半导体装置1的第一电极部12A进行电连接，而将上述叠层半导体装置3实装在电路基板150上。另外，也可以替代上述叠层半导体装置3，而仅实装一个上述半导体装置1、2。
根据本发明的电路基板150，如上所述，由于具备抗弯强度高的半导体装置1、可靠性高的叠层半导体装置3，因此提高了具备该装置的电路基板150自身的强度，从而提高了可靠性。
下面，对具备上述电路基板150的本发明的电子机器进行说明。图15表示了作为表示本发明的一实施方式的电子机器、即携带电话300的图。上述电路基板150被设置在上述携带电话300的内部。
根据本发明的携带电话300，由于具备上述那样的有强度、可靠性高的电路基板150，因此提高了具备该电路基板的携带电话300自身的可靠性。
另外，电子机器并非限于上述携带电话300，也可以适用于各种电子机器。可以适用于，例如，液晶放映机、与多媒体对应的个人电脑(PC)以及管理工作站(Engineering Work Station)、寻呼机、文字处理器、电视、探测器(view finder)型或监视直视型的磁带录像机、电子笔记体、电子台式计算机、汽车驾驶导向装置、POS终端、具备触摸面板的装置等的电子机器中。

Claims (11)

1.一种半导体装置的制造方法，包括：
准备包含多个半导体元件部的半导体晶片，
在所述多个半导体元件部的能动面上形成孔部，在该孔部内形成绝缘膜，在所述孔部内埋入经由该绝缘层从所述能动面突出的导电材料，而形成导电部的工序；
在设置于所述半导体晶片能动面的元件区域外周的切断区域上，形成没有贯通所述半导体晶片的第一槽部的工序；
经由粘接层使半导体晶片和支撑体贴在一起，以使所述绝缘膜不漏出的方式，削掉与所述能动面相反侧的背面，使所述半导体晶片的厚度变薄的工序；
其后，在所述第一槽部的相反侧的所述背面上，形成没有贯通至该第一槽部的第二槽部的工序；
从所述半导体晶片的背面通过各向同性蚀刻使所述绝缘膜漏出，使所述半导体晶片的厚度变薄，并通过连接所述第一槽部和所述第二槽部，从而分割所述多个半导体元件部而形成多个半导体芯片的工序；
从所述背面通过蚀刻，使所述导电部从所述绝缘膜漏出，从而在所述各半导体元件部形成贯通电极的工序；
通过从所述支撑体剥离所述半导体芯片，使所述多个半导体元件部单片化的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述各向同性蚀刻是一边使所述半导体晶片旋转，一边在该半导体晶片的背面上滴下蚀刻液的旋转蚀刻。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第二槽部的宽度比所述第一槽部的宽度窄。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，包括：
形成所述第一槽部后，通过在该第一槽部中埋入树脂而形成树脂层的工序；
通过所述各向同性蚀刻而使所述半导体晶片的厚度变薄的同时，使所述第二槽部到达所述树脂层的工序；
其后，切断所述树脂层而得到半导体芯片的工序；
从所述支撑体剥离所述半导体芯片的工序。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，所述支撑体由具有透光性的材料制成。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述粘接层通过被紫外线照射而降低粘着性。
7.一种半导体装置，具备：
具有能动面、和位于与该能动面的相反侧并通过弯曲端缘部而形成的背面的半导体芯片；
形成在所述半导体芯片的所述能动面上的集成电路；
贯通所述半导体芯片，并向所述能动面以及所述背面突出的贯通电极。
8.根据权利要求7所述的半导体装置，其特征在于，所述半导体芯片的能动面的端缘部由树脂层覆盖。
9.一种叠层半导体装置，其叠层了多个权利要求7或8所述的半导体装置。
10.一种电路基板，其具备权利要求7或8所述的半导体装置、或权利要求9所述的叠层半导体装置。
11.一种电子机器，其具备权利要求10所述的电路基板。
CNB2005101338162A 2004-12-24 2005-12-21 半导体装置的制造方法、半导体装置、及叠层半导体装置 Active CN100413051C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004372795A JP4349278B2 (ja) 2004-12-24 2004-12-24 半導体装置の製造方法
JP2004372795 2004-12-24

Publications (2)

Publication Number Publication Date
CN1812075A true CN1812075A (zh) 2006-08-02
CN100413051C CN100413051C (zh) 2008-08-20

Family

ID=36610495

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101338162A Active CN100413051C (zh) 2004-12-24 2005-12-21 半导体装置的制造方法、半导体装置、及叠层半导体装置

Country Status (5)

Country Link
US (1) US7361532B2 (zh)
JP (1) JP4349278B2 (zh)
KR (1) KR100665449B1 (zh)
CN (1) CN100413051C (zh)
TW (1) TWI292207B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859745B (zh) * 2009-04-10 2015-06-17 海力士半导体有限公司 堆叠式半导体封装件
CN107464777A (zh) * 2016-06-02 2017-12-12 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法
CN107579043A (zh) * 2016-07-04 2018-01-12 株式会社迪思科 晶片的加工方法
CN109524358A (zh) * 2017-09-20 2019-03-26 东芝存储器株式会社 半导体装置及其制造方法
CN112908935A (zh) * 2019-12-04 2021-06-04 意法半导体(图尔)公司 用于制造电子芯片的方法
CN112908934A (zh) * 2019-12-04 2021-06-04 意法半导体(图尔)公司 用于制造电子芯片的方法
CN113711366A (zh) * 2019-02-07 2021-11-26 富士胶片商业创新有限公司 光半导体元件、光半导体装置、光传输***以及光半导体装置的制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US8242025B2 (en) * 2006-01-16 2012-08-14 Panasonic Corporation Method for producing semiconductor chip, and field effect transistor and method for manufacturing same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100826979B1 (ko) 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP2008244132A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
DE102007039754A1 (de) * 2007-06-22 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Substraten
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
US7880309B2 (en) * 2007-07-30 2011-02-01 Qimonda Ag Arrangement of stacked integrated circuit dice having a direct electrical connection
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR100948999B1 (ko) 2008-01-08 2010-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR100914984B1 (ko) * 2008-01-25 2009-09-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100936070B1 (ko) * 2008-02-26 2010-01-12 재단법인 서울테크노파크 웨이퍼 스택 제작 방법
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
JP5508133B2 (ja) * 2010-05-19 2014-05-28 株式会社ディスコ 板状物の分割装置
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969377B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
US8790996B2 (en) 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
US10418311B2 (en) 2017-03-28 2019-09-17 Micron Technology, Inc. Method of forming vias using silicon on insulator substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
JP3397743B2 (ja) 1996-07-12 2003-04-21 富士通株式会社 半導体装置
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
WO2001015223A1 (fr) * 1999-08-23 2001-03-01 Rohm Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4579489B2 (ja) 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
TW577119B (en) 2002-11-13 2004-02-21 Advanced Semiconductor Eng Semiconductor wafer dicing method
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP2004296839A (ja) * 2003-03-27 2004-10-21 Kansai Paint Co Ltd 半導体チップの製造方法
JP2004297019A (ja) 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859745B (zh) * 2009-04-10 2015-06-17 海力士半导体有限公司 堆叠式半导体封装件
CN107464777A (zh) * 2016-06-02 2017-12-12 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法
CN107579043A (zh) * 2016-07-04 2018-01-12 株式会社迪思科 晶片的加工方法
CN109524358A (zh) * 2017-09-20 2019-03-26 东芝存储器株式会社 半导体装置及其制造方法
CN109524358B (zh) * 2017-09-20 2022-10-28 铠侠股份有限公司 半导体装置及其制造方法
CN113711366A (zh) * 2019-02-07 2021-11-26 富士胶片商业创新有限公司 光半导体元件、光半导体装置、光传输***以及光半导体装置的制造方法
CN112908935A (zh) * 2019-12-04 2021-06-04 意法半导体(图尔)公司 用于制造电子芯片的方法
CN112908934A (zh) * 2019-12-04 2021-06-04 意法半导体(图尔)公司 用于制造电子芯片的方法

Also Published As

Publication number Publication date
US20060138629A1 (en) 2006-06-29
JP2006179752A (ja) 2006-07-06
CN100413051C (zh) 2008-08-20
KR20060073463A (ko) 2006-06-28
TWI292207B (en) 2008-01-01
US7361532B2 (en) 2008-04-22
TW200636937A (en) 2006-10-16
KR100665449B1 (ko) 2007-01-04
JP4349278B2 (ja) 2009-10-21

Similar Documents

Publication Publication Date Title
CN1812075A (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1722406A (zh) 切割薄片及其制造方法、半导体装置的制造方法
CN1151542C (zh) 电子器件及其制造方法
CN1215542C (zh) 半导体器件及其制造方法
CN1279605C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1677658A (zh) 半导体器件及其制造方法
CN1531027A (zh) 半导体器件的制造方法、半导体器件、电路基板和电子设备
US20060284285A1 (en) Manufacturing method for a semiconductor device, semiconductor device, circuit substrate and electronic device
CN1913113A (zh) 半导体器件及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1534770A (zh) 半导体装置、电路基板以及电子设备
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1901162A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1471161A (zh) 半导体器件及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1722370A (zh) 半导体装置的制造方法
CN1649162A (zh) 光传感器模块
CN1841717A (zh) 半导体装置及其制造方法
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1819130A (zh) 半导体装置及其制造方法、电路基板、及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20120419

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120419

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.