CN114765209A - 半导体存储器装置及制造其的方法 - Google Patents

半导体存储器装置及制造其的方法 Download PDF

Info

Publication number
CN114765209A
CN114765209A CN202210020435.7A CN202210020435A CN114765209A CN 114765209 A CN114765209 A CN 114765209A CN 202210020435 A CN202210020435 A CN 202210020435A CN 114765209 A CN114765209 A CN 114765209A
Authority
CN
China
Prior art keywords
layer
channel
insulating layer
gate electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210020435.7A
Other languages
English (en)
Inventor
柳民泰
严祥训
李基硕
李玟洙
李元锡
赵珉熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114765209A publication Critical patent/CN114765209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括：导线，其位于衬底上；第一层间绝缘层，其暴露出导线并且在衬底上限定沟道槽；沟道层，其沿着沟道槽的底部和侧表面延伸；第一栅电极和第二栅电极，它们在沟道槽中彼此间隔开；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。

Description

半导体存储器装置及制造其的方法
相关申请的交叉引用
本申请要求于2021年1月13日在韩国知识产权局提交的韩国专利申请No.10-2021-0004360的优先权，并且其内容以引用方式全文并入本文中。
技术领域
一些示例实施例涉及一种半导体存储器装置和一种制造其的方法。更具体地说，一些示例实施例涉及一种包括竖直沟道晶体管(VCT)的半导体存储器装置和/或制造其的方法。
背景技术
为了满足消费者对卓越性能和/或低廉价格的需求，需要增加半导体存储器装置的集成密度。在半导体存储器装置中，由于半导体存储器装置的集成密度是决定产品价格的重要因素，因此提高的集成密度是特别需要的。
在二维或平面半导体存储装置的情况下，集成密度主要由单位存储器单元所占据的面积决定，因此，精细图案形成技术的水平对集成密度有很大影响。然而，由于利用高价设备来实现图案的小型化，二维半导体存储器装置的集成密度已经增加，但仍然受到限制。因此，提出了包括竖直沟道晶体管的半导体存储器装置，其中沟道在竖直方向上延伸。
发明内容
一些示例实施例提供了一种通过改善界面特性同时减少泄漏电流而具有改进性能的半导体存储器装置。
一些示例实施例还提供了一种制造具有改进性能的半导体存储器装置的方法。
然而，示例实施例的方面不限于本文阐述的这些。对于示例实施例所属领域的普通技术人员之一，通过参照下面给出的本公开的详细描述，示例实施例的以上和其它方面将变得更加显而易见。
根据一些示例实施例，提供了一种半导体存储器装置，半导体存储器装置包括：导线，其位于衬底上并且在第一方向上延伸；第一层间绝缘层，其位于衬底上，第一层间绝缘层暴露出导线的至少一部分，并且限定在与第一方向交叉的第二方向上延伸的沟道槽；沟道层，其沿着沟道槽的底表面和沟道槽的侧表面延伸；第一栅电极和第二栅电极，第一栅电极和第二栅电极在第一方向上彼此间隔开并且在第二方向上延伸，第一栅电极和第二栅电极位于沟道槽中；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层，并且第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。
根据一些示例实施例，提供了一种半导体存储器装置，半导体存储器装置包括：导线，其位于衬底上，并且在第一方向上延伸；第一层间绝缘层，其位于衬底上，第一层间绝缘层暴露出导线的至少一部分并且包括在与第一方向交叉的第二方向上延伸的沟道槽；沟道层，其沿着沟道槽的底表面并且沿着沟道槽的侧表面延伸；第一栅电极，其位于沟道槽中，第一栅电极在第二方向上延伸；以及第一栅极绝缘层，其位于沟道层与第一栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层，第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度，第一栅极绝缘层包括顺序地堆叠在沟道层上的第一电介质层和第二电介质层，并且第二电介质层的介电常数大于第一电介质层的介电常数。
根据一些示例实施例，提供了一种半导体存储器装置，该半导体存储器装置包括：位线，其位于衬底上并且在第一方向上延伸；第一层间绝缘层，其位于衬底上的，第一层间绝缘层暴露出位线的至少一部分并且包括在与第一方向交叉的第二方向上延伸的沟道槽；沟道层，其沿着沟道槽的底表面并且沿着沟道槽的侧表面延伸；第一字线和第二字线，第一字线和第二字线在第一方向上彼此间隔开，并且在第二方向上延伸，第一字线和第二字线位于沟道槽中；第一栅极绝缘层，其位于沟道层与第一字线之间；第二栅极绝缘层，其位于沟道层与第二字线之间；第一电容器结构，其位于第一层间绝缘层上，并且连接至沟道层的邻近于第一字线的一端；以及第二电容器结构，其位于第一层间绝缘层上，并且连接至沟道层的邻近于第二字线的另一端。沟道层包括顺序地堆叠在位线上的第一氧化物半导体层和第二氧化物半导体层，并且第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。
根据一些示例实施例，提供了一种半导体存储器装置，该半导体存储器装置包括：导线，其位于衬底上，并且在第一方向上延伸；第一层间绝缘层，其位于衬底上，并且暴露出导线的至少一部分并且限定在第二方向上延伸的沟道槽，第二方向与第一方向交叉；沟道层，其沿着沟道槽的底表面并且沿着沟道槽的侧表面延伸，沟道层包括氧化物半导体；第一栅电极和第二栅电极，其在第一方向上彼此间隔开，并且分别在第二方向上延伸，第一栅电极和第二栅电极位于沟道槽中；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层和第二栅电极之间。第一栅极绝缘层和第二栅极绝缘层中的每一个包括顺序地堆叠在沟道层上的第一电介质层和第二电介质层，第二电介质层的介电常数大于第一电介质层的介电常数。
根据一些示例实施例，提供了一种制造半导体存储器装置的方法，包括：在在第一方向上延伸的衬底上形成导线；在衬底上形成第一层间绝缘层，第一层间绝缘层暴露出导线的至少一部分并且限定在与第一方向交叉的第二方向上延伸的沟道槽；形成沿着沟道槽的底表面并且沿着沟道槽的侧表面延伸的沟道层；在沟道层上形成初始栅极绝缘层，初始栅极绝缘层沿着沟道层延伸；在初始栅极绝缘层上形成初始栅电极层，初始栅电极层沿着初始栅极绝缘层延伸；以及切割初始栅电极层，以形成在第一方向上彼此间隔开的第一栅电极和第二栅电极。沟道层的形成包括：在导线上顺序地堆叠第一氧化物半导体层和第二氧化物半导体层，并且第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。
附图说明
通过参照附图详细描述本发明的示例实施例，示例实施例的以上和其它方面和/或特征将变得更加清楚，其中：
图1是示出根据一些示例实施例的半导体存储器装置的布局图。
图2是沿着图1的线A-A和B-B截取的剖视图。
图3是示出图2的区域R1的放大图。
图4是沿着图1的线C-C和D-D截取的剖视图。
图5和图6是示出根据一些示例实施例的半导体存储器装置的剖视图。
图7是示出根据一些示例实施例的半导体存储器装置的剖视图。
图8是示出根据一些示例实施例的半导体存储器装置的剖视图。
图9A和图9B是图8的区R2的各种放大图。
图10是示出根据一些示例实施例的半导体存储器装置的剖视图。
图11至图31是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。
图32是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。
图33和图34是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。
具体实施方式
下文中，将参照图1至图10描述根据示例实施例的半导体存储器装置。
图1是示出根据一些示例实施例的半导体存储器装置的布局图。图2是沿着图1的线A-A和B-B截取的剖视图。图3是示出图2的区域R1的放大图。图4是沿着图1的线C-C和D-D截取的剖视图。
参照图1至图4，根据一些示例实施例的半导体存储器装置包括衬底100、导线120、第一层间绝缘层112、沟道层130、栅电极150A和150B、栅极绝缘层140A和140B、填充绝缘层114、着陆焊盘160A和160B和电容器结构170A和170B。
衬底100可具有其中堆叠有基底衬底和异质或同质外延层的结构，但是示例实施例不限于此。衬底100可为或可包括硅衬底、砷化镓衬底、硅锗衬底或者绝缘体上硅(SOI)衬底。例如，下文中，假设衬底100是硅衬底。衬底可为单晶和/或可轻度掺有杂质；然而，示例实施例不限于此。
导线120可形成在衬底100上或直接形成在衬底100上。例如，下绝缘层110可形成在衬底100上，导线120可以设置在下绝缘层110上。导线120可在第一方向X上为细长的/可在第一方向X上延伸。多条导线120中的每一条可在第一方向X上延伸，并且可在与第一方向X交叉的第二方向Y上以等距离间隔开。下绝缘层110可形成为填充导线120之间的空间。在一些示例实施例中，下绝缘层110的顶表面可与导线120的顶表面设置在同一水平处。例如，下绝缘层110可与导线120齐平。导线120可用作根据一些示例实施例的半导体存储器装置的位线或列线。
导线120可包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或者它们的组合。例如，导线120可包括掺杂的多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或者它们的组合，但不限于此。可替换地或除此之外，导线120可包括二维(2D)半导体材料。例如，2D半导体材料可包括石墨烯、碳纳米管或者它们的组合。导线120可包括单层或多层的上述导电材料。
第一层间绝缘层112可形成在衬底100上或直接形成在衬底100上。例如，第一层间绝缘层112可以设置在下绝缘层110的顶表面上。第一层间绝缘层112可包括或者可以限定第一沟道槽112t1和第二沟道槽112t2。第一沟道槽112t1和第二沟道槽112t2可以在第二方向Y上交替地布置。第一沟道槽112t1和第二沟道槽112t2彼此连接。彼此连接的第一沟道槽112t1和第二沟道槽112t2可在第二方向上延伸，或者在第二方向Y上为细长的。
多个第一沟道槽112t1中的每一个可在第二方向Y上延伸，并且可以在第一方向X上等间隔间隔开。第一沟道槽112t1可暴露出导线120的一部分。例如，第一沟道槽112t1的底表面可暴露出导线120的顶表面的一部分。在一些示例实施例中，第一层间绝缘层112中的每一个可在第二方向Y上延伸，并且可以形成通过第一沟道槽112t1和第二沟道槽112t2彼此间隔开的多个绝缘图案。彼此连接的第一沟道槽112t1和第二沟道槽112t2可以设置在在第一方向X上彼此邻近的绝缘图案之间。
第一层间绝缘层112的由第二沟道槽112t2限定的侧表面可以比第一层间绝缘层112的由第一沟道槽112t1限定的侧表面在第一方向X上突出地更多。因此，第一层间绝缘层112的由第一沟道槽112t1限定的宽度W11可以大于第一层间绝缘层112的由第二沟道槽112t2限定的宽度W12。这可能是由于用于形成将在稍后描述的分离沟槽130t的蚀刻工艺的特性造成的。然而，这仅是示例，第一层间绝缘层112的由第一沟道槽112t1限定的宽度W11可以等于或小于由第一层间绝缘层112的第二沟道槽112t2限定的宽度W12。
例如，第一层间绝缘层112可包括氧化硅、氧氮化硅，氮化硅和具有比氧化硅的介电常数低的介电常数的低k材料中的至少一个，但不限于此。例如，低k材料可包括可流动氧化物(FOX)、托宁硅腈(TOSZ)、未掺杂的硅酸盐玻璃(USG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、等离子体增强正硅酸乙酯(PETEOS)、氟硅酸盐玻璃(FSG)、掺碳氧化硅(CDO)、干凝胶、气凝胶、无定形氟化碳、有机硅酸盐玻璃(OSG)、帕利灵、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合物材料及它们的组合中的至少一种，但示例实施例不限于此。
沟道层130可以形成在第一层间绝缘层112中。沟道层130可以沿着第一沟道槽112t1的轮廓延伸。例如，沟道层130可以沿着第一沟道槽112t1的底表面和侧表面保形地延伸。例如，在横断第二方向Y的剖面中，沟道层130可以具有“U”形。多个沟道层130可以通过由第一层间绝缘层112形成的绝缘图案彼此间隔开，并且可以沿着第一方向X排列。由于第一沟道槽112t1可以暴露出导线120，因此沟道层130可以连接至导线120。例如，沟道层130的沿着第一沟道槽112t1的底表面延伸的部分可以接触或者直接接触导线120的顶表面。
分离沟槽130t可以被限定在在第二方向Y上邻近的沟道层130之间。分离沟槽130t可在第一方向X上延伸，并且可以切割第一沟道槽112t1中的在第二方向Y上延伸的沟道层130。因此，多个沟道层130可以在第一方向X和第二方向Y上彼此间隔开，并且可以按照矩阵形式(例如，按照矩形阵列形式)布置。
在根据一些示例实施例的半导体存储器装置中，沟道层130可包括沿着竖直方向(例如，与第一方向X和第二方向Y交叉的第三方向Z)排列的第一源极/漏极区和第二源极/漏极区。例如，沟道层130的下部可用作第一源极/漏极区，并且可以连接至导线120，沟道层130的上部可用作第二源极/漏极区，并且可以连接至着陆焊盘160A或160B，并且沟道层130的第一源极/漏极区和第二源极/漏极区之间的部分可用作沟道区，并且可以由栅电极150A或者150B控制。
在一些示例实施例中，沟道层130可包括氧化物半导体材料。例如，氧化物半导体材料可包括氧化铟镓锌(InxGayZnzO，IGZO)、氧化铟镓硅(InxGaySizO，IGSO)、氧化铟锡锌(InxSnyZnzO，ITZO)、氧化铟镓锡(InxGaySnzO，IGTO)、氧化铟锌(InxZnyO，IZO)、氧化锌(ZnxO，ZnO)、氧化锌锡(ZnxSnyO，ZTO)、氮氧化锌(ZnxOyN，ZnON)、氧化锆锌锡(ZrxZnySnzO，ZZTO)、氧化锡(SnxO，SnO)、氧化铪铟锌(HfxInyZnzO，HIZO)、氧化镓锌锡(GaxZnySnzO，GZTO)、氧化铝锌锡(AlxZnySnzO，AZTO)、氧化钇镓锌(YbxGayZnzO，YGZO)、氧化铟镓(InxGayO，IGO)或者它们的组合。可替换地或除此之外，沟道层130可包括2D半导体材料。例如，2D半导体材料可包括石墨烯、碳纳米管或者它们的组合。沟道层130可包括单层或多层的上述氧化物半导体材料。
在一些示例实施例中，沟道层130可以具有大于硅(Si)的带隙能量的带隙能量。例如，沟道层130可以具有约1.5eV至5.6eV的带隙能量。在一些示例实施例中，沟道层130可以具有约2.0eV至4.0eV的带隙能量。例如，沟道层130可为多晶和/或非晶或可具有多晶和/或非晶相，但是示例实施例不限于此。作为另一示例，沟道层130可为单晶。沟道层130可掺有诸如硼、碳、磷或砷中的至少一个的杂质；然而，示例实施例不限于此。可替换地，沟道层130可为未掺杂的。
在一些示例实施例中，沟道层130可包括顺序地堆叠在导线120上的第一氧化物半导体层132和第二氧化物半导体层134。例如，第一氧化物半导体层132可以沿着第一沟道槽112t1的底表面和侧表面保形地延伸或沿着第一沟道槽112t1的底表面和侧表面直接延伸。第一氧化物半导体层132的沿着第一沟道槽112t1的底表面延伸的部分可接触或直接接触导线120的顶表面。第二氧化物半导体层134可形成在第一氧化物半导体层132上。第二氧化物半导体层134可以沿着第一氧化物半导体层132保形地延伸。
虽然仅示出了第一氧化物半导体层132的厚度TH11和第二氧化物半导体层134的厚度TH12相同，但这仅是示例。与示出的示例不同，第一氧化物半导体层132的厚度TH11可以小于或大于第二氧化物半导体层134的厚度TH12。
第一氧化物半导体层132和第二氧化物半导体层134中的每一个可包括氧化物半导体材料。在一些示例实施例中，第一氧化物半导体层132和第二氧化物半导体层134中的每一个可包括包括铟(In)的氧化物半导体材料。例如，第一氧化物半导体层132和第二氧化物半导体层134中的每一个可包括IGZO、IGSO、ITZO、IGTO、IZO、HIZO、IGO和它们的组合中的至少一种。
在一些示例实施例中，第一氧化物半导体层132可以比第二氧化物半导体层134具有更大的结晶度。这里，结晶度指晶体部分的质量(或体积)与包括晶体部分的材料总质量(或体积)的比率。例如，形成在第一氧化物半导体层132中的晶体部分的比率可以大于形成在第二氧化物半导体层134中的晶体部分的比率。例如，第一氧化物半导体层132可包括结晶的或半结晶的氧化物半导体材料，第二氧化物半导体层134可包括非晶氧化物半导体材料。例如，第一氧化物半导体层132可包括尖晶石IGZO和c轴取向晶体IGZO(CAAC IGZO)中的至少一种。例如，第二氧化物半导体层134可包括非晶IGZO、非晶ITO和非晶IGTO中的至少一种。结晶度可以通过合适的分析技术测量，诸如(但不限于)透射电子显微镜(TEM)微克图像和/或x射线衍射(XRD)技术；然而，示例实施例不限于此。
栅电极150A和150B可以形成在第一沟道槽112t1和第二沟道槽112t2中。栅电极150A和150B中的每一个可在第二方向Y上为细长的并在第二方向Y上延伸，以与导线120交叉。在一些示例实施例中，栅电极150A和150B可包括在第一方向X上彼此间隔开的第一栅电极150A和第二栅电极150B。第一栅电极150A和第二栅电极150B可以在第一沟道槽112t1和第二沟道槽112t2中彼此面对。例如，第一沟道槽112t1可包括在第一方向X上面对的第一侧表面和第二侧表面。第一栅电极150A可以沿着第一沟道槽112t1的第一侧表面延伸，第二栅电极150B可以沿着第一沟道槽112t1的第二侧表面延伸。在这种情况下，可实施每沟道层130两个晶体管结构。第一栅电极150A可用作根据一些示例实施例的半导体存储器装置的第一字线或行线，第二栅电极150B可用作根据一些示例实施例的半导体存储器装置的第二字线。
栅电极150A和150B中的每一个可包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或者它们的组合。例如，栅电极150A和150B中的每一个可包括掺杂的多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或者它们的组合，但是示例实施例不限于此。
栅极绝缘层140A和140B可以介于沟道层130与栅电极150A和150B之间。例如，栅极绝缘层140A和140B可以沿着沟道层130保形地延伸。可替换地或除此之外，栅极绝缘层140A和140B可以沿着栅电极150A和150B的底表面和侧表面延伸。例如，在横断第二方向Y的剖面中，栅极绝缘层140A和140B中的每一个可以具有“L”形。
在一些示例实施例中，栅极绝缘层140A和140B可包括在第一方向X上彼此间隔开的第一栅极绝缘层140A和第二栅极绝缘层140B。第一栅极绝缘层140A可以介于沟道层130与第一栅电极150A之间，第二栅极绝缘层140B可以介于沟道层130与第二栅电极150B之间。第一栅极绝缘层140A和第二栅极绝缘层140B可以在第一沟道槽112t1中彼此面对。例如，第一栅极绝缘层140A可以沿着第一沟道槽112t1的第一侧表面延伸，第二栅极绝缘层140B可以沿着第一沟道槽112t1的第二侧表面延伸。
在一些示例实施例中，栅极绝缘层140A和140B中的每一个的一端可以在对应的栅电极150A和150B的侧表面上对齐。例如，第一栅极绝缘层140A的沿着第一栅电极150A的底表面延伸的一端(例如，底端)可以在第一栅电极150A的面对第二栅电极150B的侧表面上对齐。另外，例如，第二栅极绝缘层140B的沿着第二栅电极150B的底表面延伸的一端(例如，底端)可以在第二栅电极150B的面对第一栅电极150A的侧表面上对齐。这可能是由于用于形成栅电极150A和150B以及栅极绝缘层140A和140B的蚀刻工艺的特性所致。
栅极绝缘层140A和140B中的每一个可包括氧化硅、氧氮化硅、介电常数高于氧化硅的介电常数的高k材料或者它们的组合。例如，高k材料可包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆(ZrO2)、氧化铝(Al2O3)或者它们的组合，但是示例实施例不限于此。
在一些示例实施例中，第一栅极绝缘层140A的厚度TH21可以与第二栅极绝缘层140B的厚度TH22相同，并且第一栅电极150A的厚度TH31可以与第二栅电极150B的厚度TH32相同。本文所用的术语“相同”不仅意味着完全相同，还包括可由于工艺裕量等导致的细微不同。
在一些示例实施例中，第一栅极绝缘层140A和第二栅极绝缘层140B可以形成在同一水平处，第一栅电极150A和第二栅电极150B可以形成在同一水平处。本文所用的术语“形成在同一水平处”意指通过相同制造工艺形成。例如，第一栅极绝缘层140A和第二栅极绝缘层140B可以具有相同的材料组分，第一栅电极150A和第二栅电极150B可以具有相同的材料组分。
填充绝缘层114可以形成在第一沟道槽112t1和第二沟道槽112t2中。填充绝缘层114可以填充在形成沟道层130、栅极绝缘层140A和140B以及栅电极150A和150B之后剩余的第一沟道槽112t1和第二沟道槽112t2。可替换地或除此之外，填充绝缘层114可以填充限定在在第二方向Y上彼此邻近的沟道层130之间的分离沟槽130t。为了便于描述，图1中省略了示出填充绝缘层114。
例如，填充绝缘层114可包括氧化硅、氮氧化硅、氮化硅和介电常数低于氧化硅的介电常数的低k材料中的至少一个，但是示例实施例不限于此。
着陆焊盘160A和160B可形成在第一层间绝缘层112和填充绝缘层114上。着陆焊盘160A和160B可以连接至或者直接连接至沟道层130。例如，第二层间绝缘层116可形成在第一层间绝缘层112和填充绝缘层114上。着陆焊盘160A和160B可以穿过第二层间绝缘层116，并且可以连接至沟道层130的上部。在一些示例实施例中，第二层间绝缘层116的顶表面可与着陆焊盘160A和160B的顶表面设置在同一水平处。
在一些示例实施例中，着陆焊盘160A和160B中的每一个可以设置为在竖直方向(例如，第三方向Z)上与沟道层130的至少一部分重叠。多个着陆焊盘160A和160B可以在第一方向X和第二方向Y上彼此间隔开，并且可以按照矩阵形式设置。然而，这仅是示例，并且只要连接至沟道层130，多个着陆焊盘160A和160B也可以按照诸如蜂窝状或正六边形的各种其它形式布置。
在一些示例实施例中，着陆焊盘160A和160B可包括在第一方向X上彼此间隔开的第一着陆焊盘160A和第二着陆焊盘160B。第一着陆焊盘160A可以接触沟道层130的邻近于第一栅电极150A的一端，第二着陆焊盘160B可以接触沟道层130的邻近于第二栅电极150B的另一端。虽然仅示出了第一着陆焊盘160A在第三方向Z上与第一栅电极150A叠置并且第二着陆焊盘160B在第三方向Z上与第二栅电极150B叠置，这仅是示例。只要第一着陆焊盘160A和第二着陆焊盘160B中的每一个连接至沟道层130，第一着陆焊盘160A和第二着陆焊盘160B的设置可以变化。
在一些示例实施例中，着陆焊盘160A和160B中的每一个可以接触或者直接接触沟道层130的侧表面的至少一部分。在这种情况下，着陆焊盘160A和160B中的每一个与沟道层130之间的接触面积可以增大，从而可降低界面电阻和/或可增大半导体装置的操作速度。例如，如图所示，着陆焊盘160A和160B中的每一个可以接触第一氧化物半导体层132的侧表面和第二氧化物半导体层134的顶表面。
着陆焊盘160A和160B中的每一个可包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物，或者它们的组合。例如，着陆焊盘160A和160B中的每一个可包括掺杂的多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx，或者它们的组合，但是示例实施例不限于此。
电容器结构170A和170B可形成在着陆焊盘160A和160B上。电容器结构170A和170B可以布置为对应于着陆焊盘160A和160B。着陆焊盘160A和160B可以将沟道层130与电容器结构170A和170B电连接。电容器结构170A和170B中的每一个可包括下电极172A和172B、电容器电介质层174和上电极176。电容器结构170A和170B可以利用在下电极172A和172B与上电极176之间产生的电位差在电容器电介质层174中存储电荷。虽然电容器结构170A和170B可以作为线性电容器操作，但是示例实施例不限于此。例如，电容器结构170A和170B可以非线性地操作和/或可以作为磁滞结构和/或忆阻器结构操作。
下电极172A和172B可以电连接至着陆焊盘160A和160B。下电极172A和172B中的每一个可以具有在竖直方向(例如，第三方向Z)上延伸的柱形，但是示例实施例不限于此。在一些示例实施例中，下电极172A和172B可以设置为在竖直方向(例如，第三方向Z)上与着陆焊盘160A和160B叠置。例如，多个下电极172A和172B可以在第一方向X和第二方向Y上彼此间隔开，并且可以按照矩阵形式排列。
在一些示例实施例中，下电极172A和172B可包括在第一方向X上彼此间隔开的第一下电极172A和第二下电极172B。第一下电极172A可接触或直接接触第一着陆焊盘160A的顶表面，并且第二下电极172B可以接触第二着陆焊盘160B的顶表面。因此，电容器结构170A和170B可包括沿着第一方向X布置的第一电容器结构170A和第二电容器结构170B。
电容器电介质层174可以介于下电极172A和172B与上电极176之间。例如，电容器电介质层174可以沿着下电极172A和172B的外周表面和第二层间绝缘层116的顶表面保形地延伸。上电极176可形成在电容器电介质层174的顶表面上。
在一些示例实施例中，上电极176可为沿着与第三方向Z交叉或者平行于衬底100的上表面的平面延伸的板形结构。例如，第三层间绝缘层118可形成在电容器电介质层174上，以填充下电极172A和172B之间的空间。第三层间绝缘层118的顶表面可与电容器电介质层174的最顶表面设置在同一水平处。上电极176可以沿着电容器电介质层174的顶表面和第三层间绝缘层118的顶表面延伸。然而，这仅是示例，并且可以省略第三层间绝缘层118。作为另一示例，与示出的示例不同，上电极176可形成在电容器电介质层174上，以填充下电极172A和172B之间的空间。
下电极172A和172B中的每一个和上电极176可包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物，或者它们的组合。例如，下电极172A和172B中的每一个和上电极176可包括掺杂的多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx，或者它们的组合，但是示例实施例不限于此。
电容器电介质层174可包括氧化硅、氮氧化硅、介电常数高于氧化硅的介电常数的高k材料或者它们的组合。例如，高k材料可包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆(ZrO2)、氧化铝(Al2O3)，或者它们的组合，但是示例实施例不限于此。
为了降低半导体存储器装置的泄漏电流，研究了包括氧化物半导体材料(例如，IGZO)的沟道层。然而，包括氧化物半导体材料的沟道层可以与导线(例如，位线)界面特性差，这可以导致半导体存储器装置的性能劣化。
然而，根据一些示例实施例的半导体存储器装置可以利用沟道层130降低泄漏电流和/或改进与导线120的界面特性。例如，如上所述，沟道层130可包括顺序地堆叠在导线120上的第一氧化物半导体层132和第二氧化物半导体层134。第一氧化物半导体层132具有相对大的结晶度，因此可以具有高载流子迁移率(诸如高电子和/或空穴迁移率)，并且可以改进与导线120的界面特性(例如，可以减小与导线120的界面电阻)。可替换地或除此之外，第二氧化物半导体层134可包括非晶氧化物半导体材料，从而可以有效地减小泄漏电流。因此，可以提供改进了性能的半导体存储器装置。
图5和图6是示出根据一些示例实施例的半导体存储器装置的剖视图。为了便于描述，可以重述或省略参考图1至图4进行的描述的冗余部分。
参照图5和图6，根据一些示例实施例的半导体存储器装置还包括***电路元件PT和线间绝缘层210。
***电路元件PT和线间绝缘层210可形成在衬底100上。***电路元件PT可包括控制形成在衬底100上的半导体存储器元件的功能的控制元件和虚设元件。线间绝缘层210可以覆盖***电路元件PT。
在一些示例实施例中，***电路元件PT可包括顺序地形成在衬底100的顶表面上的第一导电图案220和第二导电图案230。第一导电图案220和第二导电图案230可以构成用于控制半导体存储器元件的功能的各种电路元件。例如，***电路元件PT不仅可包括诸如二极管和/或诸如平面晶体管的晶体管的各种有源元件，还可以包括诸如电容器、电阻器和电感器的各种无源元件。***电路元件PT可包括用于读出放大器和/或行驱动器和/或列解码器和行解码器的晶体管；然而，示例实施例不限于此。
在一些示例实施例中，***电路元件PT和线间绝缘层210可以设置在第一层间绝缘层112下方。例如，下绝缘层110可以堆叠在线间绝缘层210的顶表面上。第一层间绝缘层112可以堆叠在下绝缘层110的顶表面上。例如，根据一些示例实施例的半导体存储器装置可具有***上单元(COP)结构。
在一些示例实施例中，***电路元件PT可以连接至导线120。例如，连接至***电路元件PT的布线图案240可以形成在线间绝缘层210中。另外，可以通过穿过下绝缘层110来形成连接穿通件250以将导线120和布线图案240连接。因此，导线120可以由***电路元件PT控制。
图7是示出根据一些示例实施例的半导体存储器装置的剖视图。为了便于描述，可以重述或省略参考图1至图4进行的描述的冗余部分。
参照图7，根据一些示例实施例的半导体存储器装置包括在第一方向X上彼此间隔开的第一沟道层130A和第二沟道层130B。
例如，第一沟道层130A可以沿着第一沟道槽112t1的第一侧表面延伸，第二沟道层130B可以沿着第一沟道槽112t1的第二侧表面延伸。第一沟道层130A和第二沟道层130B可以在第一沟道槽112t1中彼此面对。彼此面对的第一沟道层130A和第二沟道层130B可以实施彼此面对的晶体管的结构。
在一些示例实施例中，第一沟道层130A可以沿着第一栅极绝缘层140A的底表面和侧表面延伸，第二沟道层130B可以沿着第二栅极绝缘层140B的底表面和侧表面延伸。例如，在横断第二方向Y的剖面中，第一沟道层130A和第二沟道层130B中的每一个可以具有“L”形状。
在一些示例实施例中，第一沟道层130A和第二沟道层130B中的每一个的一端可以与对应的栅极绝缘层140A和140B的一端连续。例如，第一沟道层130A的沿着第一栅极绝缘层140A的底表面延伸的一端可以与第一栅极绝缘层140A的一端连续。可替换地或除此之外，例如，第二沟道层130B的沿着第二栅极绝缘层140B的底表面延伸的一端可以与第二栅极绝缘层140B的一端连续。这可能是由于用于形成第一沟道层130A和第二沟道层130B的蚀刻工艺的特性所致。
在一些示例实施例中，第一沟道层130A和第二沟道层130B中的每一个可包括顺序地堆叠在导线120上的第一氧化物半导体层132和第二氧化物半导体层134。
图8是示出根据一些示例实施例的半导体存储器装置的剖视图。图9A和图9B是图8的区R2的各种放大图。为了便于描述，可以重述或省略参考图1至图4进行的描述的冗余部分。
参照图8至图9A，在根据一些示例实施例的半导体存储器装置中，栅极绝缘层140A和140B中的每一个包括按次序堆叠在沟道层130上的第一电介质层142和第二电介质层144。
例如，第一电介质层142可以沿着沟道层130保形地延伸。第一电介质层142可以接触沟道层130。第二电介质层144可形成在第一电介质层142上。第二电介质层144可以在第一电介质层142上保形地延伸。
虽然仅示出了第一电介质层142的厚度TH41和第二电介质层144的厚度TH42相同，但这仅是示例。与示出的示例不同，第一电介质层142的厚度TH41可以小于或大于第二电介质层144的厚度TH42。
在一些示例实施例中，第二电介质层144的介电常数可以高于第一电介质层142的介电常数。例如，第一电介质层142可包括具有相对小的介电常数的氧化硅和/或氮氧化硅，第二电介质层144可包括具有相对大的介电常数的高k材料。例如，高k材料可包括氧化铪(HfO2)、氧化铪硅(HfSiO)、氧化铪硅氮(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆(ZrO2)、氧化铝(Al2O3)或者它们的组合，但不限于此。例如，第一电介质层142可包括氧化硅，第二电介质层144可包括氧化铝和氧化铪中的至少一种。
包括诸如氧化硅的具有相对小的介电常数的材料的第一电介质层142可以具有少量缺陷，例如用于电子和/或空穴捕获的相对较少的区域，因此可以提高根据一些示例实施例的半导体存储器装置的可靠性。诸如氧化铝和氧化铪的包括具有相对大的介电常数的材料的第二电介质层144可以有效控制泄漏电流，并且在后续工艺中(例如，由于氢(H)渗透等)，可以防止或减小栅极绝缘层140A和140B的质量变差的可能性。因此，可以提供性能极大改进的半导体存储器装置。
参照图8和图9B，在根据一些示例实施例的半导体存储器装置中，沟道层130可以形成为单层。
形成为单层的沟道层130可包括氧化物半导体材料。在一些示例实施例中，沟道层130可包括包括铟(In)的氧化物半导体材料。例如，沟道层130可包括IGZO、IGSO、ITZO、IZO、HIZO、IGO和它们的组合中的至少一个。
在一些示例实施例中，沟道层130可为上面参照图1至图4描述的第一氧化物半导体层132和第二氧化物半导体层134之一。
图10是示出根据一些示例实施例的半导体存储器装置的剖视图。为了便于描述，可以重述或省略参考图1至图4进行的描述的冗余部分。
参照图10，根据一些示例实施例的半导体存储器装置还包括接触线125和接触图案165A和165B。
接触线125可以介于导线120与沟道层130之间。例如，接触线125可以沿着导线120的顶表面延伸。沟道层130的沿着第一沟道槽112t1的底表面延伸的部分可以接触接触线125的顶表面。
接触线125可包括相比于导线120与沟道层130具有优越的界面特性的材料。例如，接触线125可包括ITO、钛(Ti)和钽(Ta)中的至少一个，但不限于此。
接触图案165A和165B可以介于沟道层130与着陆焊盘160A和160B之间。例如，接触图案165A和165B可以接触沟道层130的上部。着陆焊盘160A和160B可以设置在接触图案165A和165B的顶表面上。
在一些示例实施例中，接触图案165A和165B可包括在第一方向X上彼此间隔开的第一接触图案165A和第二接触图案165B。第一接触图案165A可以将沟道层130连接至第一着陆焊盘160A，第二接触图案165B可以将沟道层130连接至第二着陆焊盘160B。
接触图案165A和165B可包括相比于着陆焊盘160A和160B与沟道层130具有改进/优越的界面特性的材料。例如，接触图案165A和165B可包括ITO、钛(Ti)和钽(Ta)中的至少一个，但是不限于此。
在图10中，仅描述了包括接触线125和接触图案165A和165B二者的半导体存储器装置，但这仅是示例。在另一示例中，可以省略接触线125与接触图案165A和165B中的任一个。
下文中，将参照图1至图34描述根据一些示例实施例的用于制造半导体存储器装置的方法。
图11至图31是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。为了便于描述，可以重述或省略参考图1至图10进行的描述的冗余部分。
参照图11至图13，在衬底100上形成导线120和第一层间绝缘层112。例如，图12是沿着图11的线A-A和B-B截取的剖视图，图13是沿着图11的线C-C和D-D截取的剖视图。
例如，可在衬底100上形成下绝缘层110，可在下绝缘层110上形成导线120。可以通过诸如化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺的沉积工艺形成下绝缘层110和导线120之一或二者。可替换地或除此之外，可通过电化学沉积工艺形成导线120。导线120可以在第一方向X上为细长的。多条导线120各自可以在第一方向X上延伸，并且可以在与第一方向X交叉的第二方向Y上以等间隔间隔开。
可在下绝缘层110上形成第一层间绝缘层112。第一层间绝缘层112可以覆盖下绝缘层110的顶表面和导线120的顶表面。
参照图14至图16，在第一层间绝缘层112中形成第一沟道槽112t1。例如，图15是沿着图14的线A-A和B-B截取的剖视图，图16是沿着图14的线C-C和D-D截取的剖视图。可以通过诸如湿法蚀刻或干法蚀刻工艺中的至少一种的蚀刻工艺形成第一沟道槽112t1。
第一沟道槽112t1可以在第二方向Y上为细长的，以与导线120交叉。多个第一沟道槽112t1各自可以在第二方向Y上延伸，并且可在第一方向X上等距离间隔开。第一沟道槽112t1的底表面可暴露出导线120的顶表面的一部分。因此，多个绝缘图案(第一层间绝缘层112)可以形成为在第二方向Y上延伸的同时通过第一沟道槽112t1彼此间隔开。
参照图17至图19，在第一沟道槽112t1中形成沟道层130。例如，图18是沿着图17的线A-A和B-B截取的剖视图，图19是沿着图17的线C-C和D-D截取的剖视图。
例如，可以形成沿着导线120和第一层间绝缘层112保形地延伸的氧化物半导体层。可以通过例如原子层沉积(ALD)工艺形成氧化物半导体层，但是示例实施例不限于此。
接着，可在沟道层130上形成牺牲层310。牺牲层310可形成为填充第一沟道槽112t1。接着，可以执行暴露出第一层间绝缘层112的顶表面的平面化工艺。因此，可以形成沿着第一沟道槽112t1的轮廓延伸的沟道层130。另外，可以形成通过第一层间绝缘层112彼此间隔开并且沿着第一方向X排列的多个沟道层130。例如，平面化工艺可包括化学机械抛光(CMP)工艺和/或回蚀工艺，但是示例实施例不限于此。
在一些示例实施例中，沟道层130可包括顺序地堆叠在导线120上的第一氧化物半导体层132和第二氧化物半导体层134。例如，第一氧化物半导体层132可形成为沿着导线120和第一层间绝缘层112保形地延伸。接着，可形成沿着第一氧化物半导体层132保形地延伸的第二氧化物半导体层134。
在一些示例实施例中，第一氧化物半导体层132可以比第二氧化物半导体层134具有更大的结晶度。例如，第一氧化物半导体层132可包括结晶的或半结晶的氧化物半导体材料，第二氧化物半导体层134可包括非晶氧化物半导体材料。例如，可以通过TEM工艺和/或XRD工艺来确定结晶度；然而，示例实施例不限于此。
参照图20至图22，形成用于切割沟道层130的分离沟槽130t。例如，图21是沿着图20的线A-A和B-B截取的剖视图，图22是沿着图20的线C-C和D-D截取的剖视图。
可以通过图案化牺牲层310和沟道层130形成分离沟槽130t。分离沟槽130t可在第一方向X上延伸，并且可以切割在第一沟道槽112t1中在第二方向Y上延伸的沟道层130。因此，所述多个沟道层130可以在第一方向X和第二方向Y上彼此间隔开，并且可以按照矩阵形式布置。例如，可以通过干法蚀刻工艺来执行牺牲层310和沟道层130的图案化，但不限于此。在形成分离沟槽130t之后，可以去除牺牲层310，例如，可以被蚀刻和/或灰化以被去除。
在一些示例实施例中，可以在第一层间绝缘层112中形成第二沟道槽112t2。可以从第一层间绝缘层112的侧表面得到第二沟道槽112t2。因此，第一层间绝缘层112的由第一沟道槽112t1限定的宽度W11可以大于第一层间绝缘层112的由第二沟道槽112t2限定的宽度W12。例如，可以执行牺牲层310和沟道层130的图案化，以与第一层间绝缘层112的一部分重叠。因此，可以完全切割沟道层130。
参照图23至图25，在沟道层130上顺序地形成初级栅极绝缘层140和初级栅电极层150。例如，图24是沿着图23的线A-A和B-B截取的剖视图，图25是沿着图23的线C-C和D-D截取的剖视图。
例如，初级栅极绝缘层140和初级栅电极层150中的每一个可以沿着沟道层130保形地延伸。初级栅极绝缘层140可包括氧化硅、氮氧化硅、介电常数高于氧化硅的介电常数的高k材料，或者它们的组合。初级栅电极层150可包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物，或者它们的组合。
参照图26至图28，切割初级栅极绝缘层140和初级栅电极层150以形成栅极绝缘层140A和140B以及栅电极150A和150B。例如，图27是沿着图26的线A-A和B-B截取的剖视图，图28是沿着图26的线C-C和D-D截取的剖视图。
例如，可以在第一沟道槽112t1中执行切割初级栅极绝缘层140和初级栅电极层150的蚀刻工艺。因此，可以在第一沟道槽112t1中形成包括在第一方向X上彼此间隔开的第一栅电极150A和第二栅电极150B的栅电极150A和150B。可替换地或除此之外，可以形成包括在第一沟道槽112t1中在第一方向X上彼此间隔开的第一栅极绝缘层140A和第二栅极绝缘层140B的栅极绝缘层140A和140B。
在一些示例实施例中，可以与切割初级栅电极层150同步执行切割初级栅极绝缘层140。在这种情况下，栅极绝缘层140A和140B中的每一个的一端可以与对应的栅电极150A和150B的侧表面连续。
在一些示例实施例中，当切割初级栅极绝缘层140和初级栅电极层150时，可以不切割沟道层130。
参照图29至图31，在沟道层130上形成着陆焊盘160A和160B。例如，图30是沿着图29的线A-A和B-B截取的剖视图，图31是沿着图29的线C-C和D-D截取的剖视图。
例如，可在沟道层130、栅极绝缘层140A和140B以及栅电极150A和150B上形成填充第一沟道槽112t1的填充绝缘层114。接着，可在第一层间绝缘层112和填充绝缘层114上形成第二层间绝缘层116。着陆焊盘160A和160B可形成为穿过第二层间绝缘层116，以连接至沟道层130的上部。
接着，参照图1至图4，在着陆焊盘160A和160B上形成电容器结构170A和170B。
例如，可在着陆焊盘160A和160B上形成布置为对应于着陆焊盘160A和160B的下电极172A和172B。接着，可以在下电极172A和172B上顺序地形成电容器电介质层174和上电极176。因此，可以提供制造具有改进的性能的半导体存储器装置的方法。
图32是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。例如，图32是示出用于解释图23至图25之后的步骤的中间步骤的示图。
参照图32，切割沟道层130。
例如，可以在第一沟道槽112t1中形成在第二方向Y上延伸以切割沟道层130的沟槽。因此，可以在第一沟道槽112t1中形成在第一方向X上彼此间隔开的第一沟道层130A和第二沟道层130B。
在一些示例实施例中，可以与切割初级栅极绝缘层140和初级栅电极层150同时执行切割沟道层130。在这种情况下，第一沟道层130A和第二沟道层130B中的每一个的一端可以与对应的栅极绝缘层140A和140B的一端连续。
在一些示例实施例中，第一沟道层130A和第二沟道层130B中的每一个可包括顺序地堆叠在导线120上的第一氧化物半导体层132和第二氧化物半导体层134。
接着，可以执行上面参照图29至图31描述的步骤。因此，可以制造上面参照图7描述的半导体存储器装置。
图33和图34是示出根据一些示例实施例的用于解释用于制造半导体存储器装置的方法的中间步骤的示图。例如，图32是示出用于解释在图20至图22之后的步骤的中间步骤的示图。
参照图33和图34，初级栅极绝缘层140包括顺序地堆叠在沟道层130上的第一电介质层142和第二电介质层144。
例如，可形成沿着沟道层130保形地延伸的第一电介质层142。接着，可形成沿着第一电介质层142保形地延伸的第二电介质层144。
在一些示例实施例中，第二电介质层144可以比第一电介质层142具有更高的介电常数。例如，第一电介质层142可包括具有相对小的介电常数的氧化硅或者氮氧化硅，第二电介质层144可包括具有相对大的介电常数的高k材料。
接着，可以执行上面参照图26至图31描述的步骤。因此，可以制造上面参照图8和图9A描述的半导体存储器装置。
示例实施例不一定限于上述公开的实施例。此外，上述示例实施例中的任何一个都不一定相互排斥。例如，一些示例实施例可以包括参考一个示图公开和描述的特征，并且还可以包括参考另一个示图公开和描述的特征。
虽然已经参考本发明构思的示例实施例具体示出和描述了一些示例性实施例，但是本领域的普通技术人员将理解，在不脱离由所附权利要求所限定的本发明构思的精神和范围的情况下，可以对其中的形式和细节进行各种改变。因此，期望示例实施例在所有方面被视为说明性的而非限制性的，参考所附权利要求而不是前述描述以指示本发明的范围。

Claims (20)

1.一种半导体存储器装置，包括：
导线，其位于衬底上并且在第一方向上延伸；
第一层间绝缘层，其位于所述衬底上，所述第一层间绝缘层暴露出所述导线的至少一部分，并且限定在与所述第一方向交叉的第二方向上延伸的沟道槽；
沟道层，其沿着所述沟道槽的底表面并且沿着所述沟道槽的侧表面延伸；
第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在所述第一方向上彼此间隔开并且在所述第二方向上延伸，所述第一栅电极和所述第二栅电极位于所述沟道槽中；
第一栅极绝缘层，其位于所述沟道层与所述第一栅电极之间；以及
第二栅极绝缘层，其位于所述沟道层与所述第二栅电极之间，
其中，所述沟道层包括顺序地堆叠在所述导线上的第一氧化物半导体层和第二氧化物半导体层，并且
所述第一氧化物半导体层的结晶度大于所述第二氧化物半导体层的结晶度。
2.根据权利要求1所述的半导体存储器装置，其中，所述第一栅极绝缘层沿着所述第一栅电极的底表面并且沿着所述第一栅电极的侧表面延伸，并且
所述第二栅极绝缘层沿着所述第二栅电极的底表面并且沿着所述第二栅电极的侧表面延伸。
3.根据权利要求1所述的半导体存储器装置，其中，所述第一氧化物半导体层和所述第二氧化物半导体层中的每一个包括包含铟的氧化物半导体材料。
4.根据权利要求3所述的半导体存储器装置，其中，所述第一氧化物半导体层包括尖晶石氧化铟镓锌和c轴取向晶体氧化铟镓锌中的至少一种。
5.根据权利要求3所述的半导体存储器装置，其中，所述第二氧化物半导体层包括非晶氧化铟镓锌、非晶氧化铟锡和非晶氧化铟镓锡中的至少一种。
6.根据权利要求1所述的半导体存储器装置，其中，所述第一栅极绝缘层和所述第二栅极绝缘层中的每一个包括顺序地堆叠在所述沟道层上的第一电介质层和第二电介质层，并且
所述第二电介质层的介电常数高于所述第一电介质层的介电常数。
7.根据权利要求1所述的半导体存储器装置，其中，所述沟道层限定了在所述第一方向上延伸的分离沟槽，以切割所述沟道层。
8.根据权利要求1所述的半导体存储器装置，还包括：
第一电容器结构，其位于所述第一层间绝缘层上并且连接至所述沟道层的邻近于所述第一栅电极的一端；以及
第二电容器结构，其位于所述第一层间绝缘层上并且连接至所述沟道层的邻近于所述第二栅电极的另一端。
9.根据权利要求1所述的半导体存储器装置，还包括：
***电路元件，其位于所述衬底上，并且电连接至所述导线；以及
线间绝缘层，其位于所述衬底上，并且覆盖所述***电路元件，
其中，所述第一层间绝缘层堆叠在所述线间绝缘层的顶表面上。
10.一种半导体存储器装置，包括：
导线，其位于所述衬底上，并且在第一方向上延伸；
第一层间绝缘层，其位于所述衬底上，所述第一层间绝缘层暴露出所述导线的至少一部分并且包括在与所述第一方向交叉的第二方向上延伸的沟道槽；
沟道层，其沿着所述沟道槽的底表面并且沿着所述沟道槽的侧表面延伸；
第一栅电极，其位于所述沟道槽中，所述第一栅电极在所述第二方向上延伸；以及
第一栅极绝缘层，其位于所述沟道层与所述第一栅电极之间，
其中，所述沟道层包括顺序地堆叠在所述导线上的第一氧化物半导体层和第二氧化物半导体层，
所述第一氧化物半导体层的结晶度大于所述第二氧化物半导体层的结晶度，
所述第一栅极绝缘层包括顺序地堆叠在所述沟道层上的第一电介质层和第二电介质层，并且
所述第二电介质层的介电常数大于所述第一电介质层的介电常数。
11.根据权利要求10所述的半导体存储器装置，其中，所述第一栅极绝缘层沿着所述第一栅电极的底表面并且沿着所述第一栅电极的侧表面延伸。
12.根据权利要求11所述的半导体存储器装置，其中，所述第一栅极绝缘层的一端与所述第一栅电极的所述侧表面连续。
13.根据权利要求10所述的半导体存储器装置，其中，所述第一电介质层包括氧化硅。
14.根据权利要求10所述的半导体存储器装置，其中，所述第二电介质层包括氧化铝和氧化铪中的至少一种。
15.根据权利要求10所述的半导体存储器装置，还包括：
第二栅电极，其位于所述沟道槽中，所述第二栅电极在所述第一方向上与所述第一栅电极间隔开，并且在所述第二方向上延伸；以及
第二栅极绝缘层，其位于所述沟道层与所述第二栅电极之间，
其中，所述第一栅极绝缘层和所述第二栅极绝缘层中的每一个包括所述第一电介质层和所述第二电介质层。
16.一种半导体存储器装置，包括：
位线，其位于衬底上并且在第一方向上延伸；
第一层间绝缘层，其位于所述衬底上，所述第一层间绝缘层暴露出所述位线的至少一部分并且包括在与所述第一方向交叉的第二方向上延伸的沟道槽；
沟道层，其沿着所述沟道槽的底表面并且沿着所述沟道槽的侧表面延伸；
第一字线和第二字线，所述第一字线和所述第二字线在所述第一方向上彼此间隔开，并且在所述第二方向上延伸，所述第一字线和所述第二字线位于所述沟道槽中；
第一栅极绝缘层，其位于所述沟道层与所述第一字线之间；
第二栅极绝缘层，其位于所述沟道层与所述第二字线之间；
第一电容器结构，其位于所述第一层间绝缘层上，并且连接至所述沟道层的邻近于所述第一字线的一端；以及
第二电容器结构，其位于所述第一层间绝缘层上，并且连接至所述沟道层的邻近于所述第二字线的另一端，
其中，所述沟道层包括顺序地堆叠在所述位线上的第一氧化物半导体层和第二氧化物半导体层，并且
所述第一氧化物半导体层的结晶度大于所述第二氧化物半导体层的结晶度。
17.根据权利要求16所述的半导体存储器装置，还包括：
第二层间绝缘层，其位于所述第一层间绝缘层上，并且覆盖所述第一层间绝缘层；
第一着陆焊盘，其穿过所述第二层间绝缘层，以将所述沟道层的一端连接至所述第一电容器结构；以及
第二着陆焊盘，其穿过所述第二层间绝缘层，以将所述沟道层的另一端连接至所述第二电容器结构。
18.根据权利要求17所述的半导体存储器装置，其中，所述第一着陆焊盘接触所述沟道层的侧表面的至少一部分。
19.根据权利要求17所述的半导体存储器装置，还包括：
接触图案，其位于所述沟道层的一端与所述第一着陆焊盘之间，
其中，所述接触图案包括氧化铟锡、钛和钽中的至少一种。
20.根据权利要求16所述的半导体存储器装置，还包括：
接触线，其位于所述位线与所述沟道层之间，
其中，所述接触线包括氧化铟锡、钛和钽中的至少一种。
CN202210020435.7A 2021-01-13 2022-01-10 半导体存储器装置及制造其的方法 Pending CN114765209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210004360A KR20220102242A (ko) 2021-01-13 2021-01-13 반도체 메모리 장치 및 그 제조 방법
KR10-2021-0004360 2021-01-13

Publications (1)

Publication Number Publication Date
CN114765209A true CN114765209A (zh) 2022-07-19

Family

ID=82322537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210020435.7A Pending CN114765209A (zh) 2021-01-13 2022-01-10 半导体存储器装置及制造其的方法

Country Status (4)

Country Link
US (1) US20220223732A1 (zh)
KR (1) KR20220102242A (zh)
CN (1) CN114765209A (zh)
TW (1) TW202228247A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116761423A (zh) * 2023-02-08 2023-09-15 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、3d存储器、电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240030234A (ko) * 2022-08-30 2024-03-07 삼성전자주식회사 채널 구조물을 포함하는 반도체 소자
KR20240030818A (ko) * 2022-08-31 2024-03-07 삼성전자주식회사 반도체 메모리 장치
TWI805480B (zh) * 2022-09-08 2023-06-11 力晶積成電子製造股份有限公司 半導體裝置的製造方法
KR20240044721A (ko) * 2022-09-29 2024-04-05 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6208469B2 (ja) * 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
JP7051511B2 (ja) * 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
US11462541B2 (en) * 2018-12-17 2022-10-04 Intel Corporation Memory cells based on vertical thin-film transistors
KR102681258B1 (ko) * 2018-12-27 2024-07-03 에스케이하이닉스 주식회사 복수의 채널층을 구비하는 비휘발성 메모리 장치
US11610894B2 (en) * 2019-06-28 2023-03-21 Intel Corporation Capacitor separations in dielectric layers
US11832438B2 (en) * 2019-06-28 2023-11-28 Intel Corporation Capacitor connections in dielectric layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116761423A (zh) * 2023-02-08 2023-09-15 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、3d存储器、电子设备
CN116761423B (zh) * 2023-02-08 2024-03-01 北京超弦存储器研究院 3d堆叠的半导体器件及其制造方法、3d存储器、电子设备

Also Published As

Publication number Publication date
TW202228247A (zh) 2022-07-16
KR20220102242A (ko) 2022-07-20
US20220223732A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US11742351B2 (en) Semiconductor device and method of manufacturing the same
US20220223732A1 (en) Semiconductor memory device and method for fabricating the same
US11887986B2 (en) Semiconductor memory device
US11955549B2 (en) Layered structure, semiconductor device including the same, and manufacturing method thereof
US11417772B2 (en) Semiconductor device
TW202145513A (zh) 記憶體元件
US20230298945A1 (en) Semiconductor device
US20230163213A1 (en) Semiconductor device
TW202331852A (zh) 半導體裝置
CN115884592A (zh) 半导体器件
KR20230123345A (ko) 반도체 메모리 소자
KR20230041108A (ko) 반도체 소자
US11903184B2 (en) Semiconductor memory devices and methods for fabricating the same
US20240244831A1 (en) Semiconductor memory device and manufacturing method thereof
EP4404710A1 (en) Semiconductor device
US20230328962A1 (en) Semiconductor device
US20240064999A1 (en) Semiconductor device including data storage structure and method of manufacturing data storage structure
EP4307386A1 (en) Semiconductor device
KR20230121691A (ko) 반도체 장치 및 그 제조 방법
KR20220168241A (ko) 반도체 소자
CN116744672A (zh) 半导体存储器件
KR20230074349A (ko) 반도체 장치
CN116806091A (zh) 半导体存储器件
JP2024101991A (ja) 半導体装置
CN117641893A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination