CN1144348C - 栅极电路 - Google Patents

栅极电路 Download PDF

Info

Publication number
CN1144348C
CN1144348C CNB991107748A CN99110774A CN1144348C CN 1144348 C CN1144348 C CN 1144348C CN B991107748 A CNB991107748 A CN B991107748A CN 99110774 A CN99110774 A CN 99110774A CN 1144348 C CN1144348 C CN 1144348C
Authority
CN
China
Prior art keywords
grid
switch
thyristor
resistance
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991107748A
Other languages
English (en)
Other versions
CN1244063A (zh
Inventor
星公弘
雄
金井丈雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1244063A publication Critical patent/CN1244063A/zh
Application granted granted Critical
Publication of CN1144348C publication Critical patent/CN1144348C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种栅极电路。本发明的栅极电路具有由具有一个端子连接于半导体开关元件S1的射极的栅极切断电源和通过电阻Rg连接上述栅极切断电源Eoff的另一端子与半导体开关元件S1的栅极的开关SWoff构成的切断栅极电路，在所述栅极电路中，具备连接上述栅极切断电源Eoff的另一端子与半导体开关元件S1的栅极的第2开关SWoff2，在切断动作完成的时刻闭合第2开关SWoff，以此不通过电阻与栅极切断电源Eoff连接。

Description

栅极电路
技术领域
本发明涉及MOS栅极型半导体元件的栅极电路。
背景技术
MOS栅极型半导体元件与可控硅系半导体元件相比，具有栅极电路小型、能耗低等多种优点。图1是使用MOS栅极型半导体元件的单相逆变器的结构图
在图1中，S1～S4是MOS栅极型半导体元件，3是电容器，4是负载，这里MOS栅极型半导体元件S1～S4采用IEGT。
与MOS栅极型半导体元件S1～S4连接着栅极电路G1～G4，其详细情况示于图2。栅极电路具有栅极接通(on gate)电源Eon、栅极切断(off gate)电源Eoff、接通用的开关SWon，以及切断用的开关SWoff，接通用的开关SWon和切断用的开关SWoff的连接点通过栅极电阻Rg连接于MOS栅极型半导体元件的栅极G上，栅极接通电源Eon与栅极切断电源Eoff的连接点连接于MOS栅极型半导体元件的射极E。
通常，栅极接通电源Eon与栅极切断电源的电压为15V左右，栅极电阻Rg使用10欧姆左右。
在单相的逆变器中，MOS栅极型半导体元件S1和S2或MOS栅极型半导体元件S3和S4的关系被称为上下桥臂(arm)。通常上下桥臂、例如MOS栅极型半导体元件S1和S2不同时开关，而是某一方的栅极电路处于负偏压状态，以使其不触发，使另一方的元件接通/截止。
但是已有的栅极电路存在下面所述的问题。
处于负偏压的元件、例如元件S1的栅极端子的电位如果有足够低的负偏压则没有问题，但是在另一方的元件S2已经接通时，一旦元件S1的栅极电位即负偏压的电位如图3所示过渡性地偏向正的一方，则元件S1也变为导通，元件S1和S2同时导通，则桥臂短路。
负偏压过渡性地转向一方的现象随着MOS栅极型半导体元件的耐高压化而变得显著起来。
还有一个问题是，如果想要用一个栅极电路将多个并联连接的元件切断，则栅极电路的射极布线与元件主回路的射极布线之间就会产生循环电流，各元件的栅极电位就变得不稳定，就将产生电流的不平衡等情况。
关于这种现象下面使用图4、图5加以说明。图4是各桥臂由2个并联连接的元件构成的单相逆变器的结构图，图5是图4的一部分的放大详图。
在这里，元件S11和S12处于导通状态，流着电流，接着，为了切断电流，使元件S11和S12截止。于是，电流i11和电流i12成为回路A的循环电流，该电流的变化和布线电感使元件S11和元件S12的栅极用的射极端子的电位产生波动，产生电流不平衡的情况。
发明内容
于是，本发明的目的在于，提供一种在开关时负偏压不发生变动的栅极电路及使并联连接元件的栅极循环电流不存在的电路。
为了达到上述目的，本发明的栅极电路具有切断(turn off)栅极电路，该切断栅极电路由作为半导体开关元件在断开时的电源的、一个端子连接于半导体开关元件的射极的栅极切断电源和通过电阻连接上述栅极切断电源的另一端子与半导体开关元件的栅极的第1开关构成，在所述栅极电路中，具备连接上述栅极切断电源的另一端子与半导体开关元件的栅极的第2开关。在规定的时刻使第2开关闭合，以此不通过电阻与栅极切断电源连接，负偏压的效果大而且稳定，因此没有误触发的情况。
本发明的栅极电路具有切断栅极电路，该切断栅极电路由作为半导体开关元件在断开时的电源的、一个端子连接于半导体开关元件的射极的第1栅极切断电源和通过电阻连接上述第1栅极切断电源的另一端子与半导体开关元件的栅极的第1开关构成，在所述栅极电路中，具备比所述第1栅极切断电源绝对值大的、一个端子连接于半导体开关元件的射极的第2栅极切断电源和连接上述第2栅极切断电源的另一端子与半导体开关元件的栅极的第2开关。在规定的时刻使第2开关闭合，以此连接于比栅极切断电源绝对值大的第2栅极切断电源，负偏压的效果大而且稳定，因此没有误触发的情况。
本发明的栅极电路中，所述第2开关通过比所述电阻小的所述第2电阻连接于所述半导体开关元件的栅极上。在规定的时刻使第2开关闭合，以此通过比所述电阻小的电阻与栅极切断电源连接，负偏压的效果大大稳定，因此没有误触发的情况。
本发明的栅极电路中，所述第2开关在所述开关闭合起经过规定的时限后闭合。由于在经过断开动作完成所需要的时间后使第2开关闭合，能够提供比以往大的负偏压，所以没有误触发的情况。
本发明的栅极电路中，所述第2开关一旦栅极电压达到设定电压值以下即闭合。由于栅极电压下降到断开动作的重要部分完成的电压时使第2开关闭合，能够提供比以往大的负偏压，所以没有误触发的情况。
本发明的栅极电路中，所述第2开关一旦流入所述半导体开关元件的电流达到设定电流值以下即闭合。由于流入半导体开关元件的电流下降到断开动作的重要部分完成的电流时使第2开关闭合，能够提供比以往大的负偏压，所以没有误触发的情况。
本发明的栅极电路中，所述第2开关一旦加在所述半导体开关元件上的电压超过设定电压值即闭合。由于在加在所述半导体开关元件上的电压上升到断开动作的重要部分完成的电压时使所述第2开关闭合，能够提供比以往大的负偏压，所以没有误触发的情况。
本发明的栅极电路中，将具有栅极电路的半导体开关元件串联连接、构成电力变换装置的桥臂时，所述第2开关的闭合与桥臂的相反侧的半导体开关元件的接通同步。能够提供比以往大的负偏压，所以没有误触发的情况。
本发明的栅极电路中，将多个半导体开关元件的栅极用的射极端子并联连接，又，将并联连接所述多个半导体开关元件的栅极用的射极端子并联连接的节点，连接到所述栅极电路的负偏压电源上，在这种栅极电路中，所述节点和所述多个栅极用的射极端子之间还分别通过电阻加以连接。以此使射极侧不发生循环电流，因此相对栅极的射极电位不变，达到电流平衡。
本发明的栅极电路中，在栅极电路具备使所述电阻短路的第3开关。在规定的时刻使第3开关闭合，以此使所述电阻短路，因而能够可靠地加上负偏压。
本发明的栅极电路中，所述第3开关在所述半导体开关元件断开完成后闭合。以此使所述电阻短路，因而能够可靠地加上负偏压。
本发明的栅极电路中，将具有栅极电路的半导体开关元件串联连接、构成电力变换装置的桥臂时，所述第3开关的闭合与桥臂的相反侧的半导体开关元件的接通同步。以此使所述电阻短路，因而能够可靠地加上负偏压。
以下为附图的详细说明，参考以下的说明同时考虑到与附图的联系，将更加完整地认识本发明及其许多优点。
附图说明
图1是单相逆变器的结构图。
图2是已有的栅极电路的结构图。
图3是已有的栅极电路在接通时的波形图。
图4是2个并联连接的元件构成的逆变器的结构图。
图5是图4的一部分的放大详图。
图6是本发明第1实施例的结构图。
图7是本发明第1实施例的时序图。
图8是本发明第2实施例的结构图。
图9是本发明第3实施例的结构图。
图10是本发明第4实施例的结构图。
图11是本发明第5实施例的结构图。
图12是本发明第6实施例的结构图。
图13是本发明第7实施例的结构图。
图14是本发明第8实施例的结构图。
图15是本发明第9实施例的结构图。
具体实施方式
下面参考附图，对一系列视图中相同或相似的部分标以相同的参考编号的部分，并且特别参考图6对本发明以实施例加以描述。
图6是本发明第1实施例的结构图，图7是本发明第1实施例的时序图。在这里，与图2相同的要素标以相同的编号并省略其说明。
在图6中，与图2不同之处在于，增加了通过栅极电阻Rb与MOS栅极型半导体元件S1的栅极G连接的开关SWoff2和使截止信号延迟规定的时间后提供给开关SWoff的时间延迟电路TD。栅极电阻Rb比栅极电阻Rg小，是例如1欧姆左右。
下面对第1实施例的作用加以说明。
实际进行的切断是一旦得到截止信号，首先将开关SWoff闭合，通过使用栅极电阻Rg的栅极电路和以往一样进行。又，截止信号在时间延迟电路TD设定的时间T1、例如比断开动作完成的时间稍微长些的时间T1之后、例如大约10微秒之后将开关SWoff2闭合，通过栅极电阻Rb施加负偏压。
由于栅极电阻Rb比栅极电阻Rg小，因此负偏压的效果变大。而且即使电阻Rb完全没有也可以。
这时电源Eoff直接加在栅极与射极之间，因此负偏压的效果大而且稳定，所以不担心误触发。而时间T1也可以设定为与所谓停滞时间(dead time)相同的时间。
又，由于在上下桥臂的相反侧元件接通的时候也发生负偏压的变动，因此作为其他时刻，利用与上下桥臂的相反侧元件的接通开关SWon的闭合同步闭合的方法，也可以抑制上下桥臂的相反侧元件接通时负偏压的变动。
由于这样可靠地施加负偏压，因此不会发生例如上下桥臂的相反侧元件的开关的影响使负偏压不稳定、造成误触发的情况。
下面对本发明第2实施例加以说明。
图8是本发明第2实施例的结构图，与图6相同的要素标以相同的编号并省略其说明。
在图8中，与图6不同之处在于，增加了连接于栅极切断电源Eoff与MOS栅极型半导体元件S1的射极E之间的电容器CB。
在这样的栅极电路的情况下，栅极切断电源Eoff往往以内部阻抗大的电解电容器构成。
为了使负偏压更加有效地起作用。采取了增加频率特性良好的电容器CB、而且将回路1的布线缩短到最短的结构，以此进一步提高负偏压的效果。
下面对本发明第3实施例加以说明。
图9是本发明第3实施例的结构图，与图6相同的要素标以相同的编号并省略其说明。
在图9中，与图6不同之处在于，开关SWoff2的电源使用与栅极切断电源Eoff不同的电源Eoff2。电源Eoff2的电压设定得比栅极切断电源Eoff大。
虽然是负偏压的电压值越大越稳定，但是栅极的耐压是有限的，耐压值是例如40V或50V左右。但是栅极电路中有开关SWon和SWoff，而且由于栅极存在电容，所以会发生瞬态性过电压。
于是，通常栅极接通电源Eon和栅极切断电源Eoff选择为15V。但是如果断开动作结束，则栅极电容器的充电也终止，就不担心瞬态过电压的发生，因此可以使用比栅极切断电源Eoff大的负偏压电源Eoff2、例如25V。
借助于此，由于使偏压变大，可以希望得到稳定的负偏压。
下面对本发明实施例4加以说明。
图10是本发明第4实施例的结构图，与图6相同的要素标以相同的编号并省略其说明。
在图10中，与图6不同之处在于，图6由时间延迟电路TD提供给开关SWoff2的信号，而图10是在MOS栅极型半导体元件S1的栅极电压在规定值以下时提供。
具体地说，用比较器COM将MOS栅极型半导体元件S1的栅极电压VGE与设定电压值Vref加以比较，以“与”栅极电路取该比较器COM的输出与截止信号的逻辑积，将“与”栅极电路的输出作为输往开关SWoff2的信号。
这里对实施例的作用加以说明。
如果栅极电压VGE达到设定电压Vref、例如-10V，就将开关SWoff2闭合。如果栅极电压VGE降低到这个程度，则断开动作的重要部分已经完成，因此即使从Rg变成Rb或变成零电阻，也不会形成成为问题的断开浪涌电压和引起元件破坏、以及产生EMI(电磁干扰)噪声的高dv/dt。
这样，在断开动作的重要部分完成的时刻通过电阻值小的栅极电阻Rb提供负偏压，以此可靠地施加负偏压，所以能够消除上下桥臂的相反侧元件的开关的影响引起的负偏压不稳定及误触发的情况。
下面对本发明第5实施例加以说明。
图11是本发明第5实施例的结构图，与图6相同的要素标以相同的编号并省略其说明。
在图11中，与图6不同之处在于，将MOS栅极型半导体元件换为带电流传感器的元件，在电流传感器测出的主电流Ic下降到电流基准值Iref以下的情况下向开关SWoff2提供信号。
具体地说，用比较器COM将电流传感器测定出的主电流Ic与设定电流值Iref加以比较，以“与”栅极电路取该比较器COM的输出与截止信号的逻辑积，将“与”栅极电路的输出作为输往开关SWoff2的信号。
在这里，对实施例的作用加以说明。
如果主电流Ic达到设定电流值Iref，就将开关SWoff2闭合。如果主电流Ic降低到这个程度，则断开动作的重要部分已经完成，因此即使栅极电阻从Rg变成Rb或变成零电阻，也不会形成成为问题的断开浪涌电压和引起元件破坏、以及产生EMI噪声的高dv/dt。
这样，在断开动作的重要部分完成的时刻通过电阻值小的栅极电阻Rb提供负偏压，以此可靠地施加负偏压，所以能够消除上下桥臂的相反侧元件的开关的影响引起的负偏压不稳定及误触发的情况。
下面对本发明第6实施例加以说明。
图12是本发明第6实施例的结构图，与图6相同的要素标以相同的编号并省略其说明。
在图12中，与图6不同之处在于，在MOS栅极型半导体元件S1上施加的电压超过电压基准值VrefCE的情况下向开关SWoff2提供信号。
具体地说，用比较器COM将使用分压电阻R1、R2测定的MOS栅极型半导体元件S1上所加的电压与设定电压值VrefCE加以比较，以“与”栅极电路取该比较器COM的输出与截止信号的逻辑积，将“与”栅极电路的输出作为输往开关SWoff2的信号。
在这里，对实施例加以说明。
使用分压电阻R1、R2测定MOS栅极型半导体元件S1上所加的电压，如果该电压达到设定电压值VrefCE，就将开关SWoff2闭合。如果MOS栅极型半导体元件S1上所加的电压上升到这个程度，则断开动作的重要部分已经完成，因此即使栅极电阻从Rg变成Rb或变成零电阻，也不会形成成为问题的断开浪涌电压和引起元件破坏、以及产生EMI噪声的高dv/dt。
这样，在断开动作的重要部分完成的时刻通过电阻值小的栅极电阻Rb提供负偏压，以此可靠地施加负偏压，所以能够消除上下桥臂的相反侧元件的开关的影响引起的负偏压不稳定及引起误触发的情况。
下面对本发明第7实施例加以说明。
图13是本发明第7实施例的结构图，与图2及图5相同的要素标以相同的编号并省略其说明。
在图13中，与图5不同之处在于，栅极接通电源Eon与Off gate电源Eoff的连接点与MOS栅极型半导体元件S11的射极E及MOS栅极型半导体元件S12的射极E通过电阻Re进行连接。
电阻Re的电阻值为栅极电阻Rg的约1/10～1/20，是对本来的栅极电阻Rg没有影响的电阻值。例如假设Rg为10欧姆，则电阻Re为0.5欧姆左右。
这样***电阻Re，以阻止图5所示的循环电流(回路A)的发生。
于是，由于在射极一侧不发生循环电流，则栅极电位、特别是相对栅极的射极电位不变，所以能够取得电流平衡。
下面对本发明第8实施例加以说明。
图14是本发明第8实施例的结构图，与图14相同的要素标以相同的编号并省略其说明。
图14是将并联连接的MOS栅极型半导体元件封装的例子。
在图14中，点划线A包围的部分是封装件，该封装件可以是压接型，也可以是模块型的。Rgin与本发明的部分没有关系，但是向来为了取得芯片的电流平衡而在封装件中加入小栅极电阻。
在本实施例中此外还设置电阻Re。还可以将Re作为(Rgin+Re)，与栅极电阻一起集中设置于射极侧。
这样，即使元件S11和S12不是芯片、而是封装的元件，也一样不会在射极侧产生循环电流，因此相对栅极的射极电位不变动，封装元件之间取得良好的电流平衡。
下面对本发明第9实施例加以说明。
图15是本发明第9实施例的结构图，与图6及图13相同的要素标以相同的编号并省略其说明。
在图15中，与图13不同之处在于，增加了通过栅极电阻Rb连接于MOS栅极型半导体元件的栅极G的开关SWoff2、与电阻Re并联连接的开关SWoff3和将截止信号延迟规定的时间后提供给开关SWoff2、开关SWoff3的时间延迟电路TD。
若像实施例7那样，不仅设置栅极侧的电阻Rg，而且在栅极用射极一侧也设置电阻Re，则负偏压的效果变得迟钝，因此本实施例的目的在于，在负偏压时将该电阻Re短路，以便可靠地加上偏压。
这里对开关SWoff3的开闭加以说明。首先，开关SWoff3闭合的时刻如果与开关SWoff闭合经过T1的时间后开关SWoff2闭合使Rg短路使负偏压强化同步，则使负偏压更加强化。也就是说，开关SWoff3与开关SWoff2的闭合同步闭合。
又，在另一时刻、即上下桥臂的相反侧元件接通时，由于负偏压变动而与上下桥臂的相反侧元件的接通开关SWon的闭合同步闭合。
这样则能够改善并联连接元件的电流平衡，同时可靠地加上负偏压，不必担心会发生误触发的情况。
还有，通过上述说明对单相2电平的逆变器进行了说明，但是即使是3相、是NPC的逆变器，使用本发明也能够得到相同的效果。
如上所述，采用本发明可以希望得到这样的效果，即能够使负偏压稳定，防止误触发，而且使元件并联连接的情况下的电流能够很好平衡。
显然，根据上述说明，可以对本发明附加各种变更和变化。因此应该理解为，可以在本发明的权利要求书的范围内实施本发明，而不仅是这里的具体描述。

Claims (11)

1.一种栅极电路，具有由作为半导体开关元件在断开时的电源的、一个端子连接于半导体开关元件的射极的栅极切断电源和通过电阻连接上述栅极切断电源的另一端子与半导体开关元件的栅极的第1开关构成的切断栅极电路，其特征在于，具备连接上述栅极切断电源的另一端子与半导体开关元件的栅极的第2开关。
2.一种栅极电路，具有由作为半导体开关元件在断开时的电源的、一个端子连接于半导体开关元件的射极的第1栅极切断电源和通过电阻连接上述第1栅极切断电源的另一端子与半导体开关元件的栅极的第1开关构成的切断栅极电路，其特征在于，具备比所述第1栅极切断电源绝对值大的、一个端子连接于半导体开关元件的射极的第2栅极切断电源和连接上述第2栅极切断电源的另一端子与半导体开关元件的栅极的第2开关。
3.根据权利要求1或2所述的栅极电路，其特征在于，所述第2开关通过比所述电阻小的所述第2电阻连接于所述半导体开关元件的栅极上。
4.根据权利要求1或2或3所述的栅极电路，其特征在于，所述第2开关在所述开关闭合起经过规定的时限后闭合。
5.根据权利要求1或2或3所述的栅极电路，其特征在于，所述第2开关一旦栅极电压达到设定电压值以下即闭合。
6.根据权利要求1或2或3所述的栅极电路，其特征在于，所述第2开关一旦流入所述半导体开关元件的电流达到设定电流值以下即闭合。
7.根据权利要求1或2或3所述的栅极电路，其特征在于，所述第2开关一旦加在所述半导体开关元件上的电压超过设定电压值即闭合。
8.根据权利要求1或2或3所述的栅极电路，其特征在于，将具有栅极电路的半导体开关元件串联连接、构成电力变换装置的桥臂时，所述第2开关的闭合与桥臂的相反侧的半导体开关元件的接通同步。
9.一种栅极电路，将多个半导体开关元件的栅极用的射极端子并联连接，又，将并联连接所述多个半导体开关元件的栅极用的射极端子的节点，连接到所述栅极电路的负偏压电源上，其特征在于，
所述节点与所述多个栅极用的射极端子之间还分别通过电阻加以连接，
而且还具备使所述电阻短路的第3开关。
10.根据权利要求9所述的栅极电路，其特征在于，所述第3开关在所述半导体开关元件断开完成后闭合。
11.根据权利要求9或10所述的栅极电路，其特征在于，将具有栅极电路的半导体开关元件串联连接、构成电力变换装置的桥臂时，所述第3开关的闭合与桥臂的相反侧的半导体开关元件的接通同步。
CNB991107748A 1998-08-05 1999-08-05 栅极电路 Expired - Fee Related CN1144348C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP220954/1998 1998-08-05
JP22095498A JP3432425B2 (ja) 1998-08-05 1998-08-05 ゲート回路
JP220,954/1998 1998-08-05

Publications (2)

Publication Number Publication Date
CN1244063A CN1244063A (zh) 2000-02-09
CN1144348C true CN1144348C (zh) 2004-03-31

Family

ID=16759166

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991107748A Expired - Fee Related CN1144348C (zh) 1998-08-05 1999-08-05 栅极电路

Country Status (5)

Country Link
US (1) US6271708B1 (zh)
EP (2) EP0978942B1 (zh)
JP (1) JP3432425B2 (zh)
CN (1) CN1144348C (zh)
DE (1) DE69941615D1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001089090A1 (fr) * 2000-05-18 2001-11-22 Mitsubishi Denki Kabushiki Kaisha Composant a semiconducteur de puissance
US6344768B1 (en) * 2000-08-10 2002-02-05 International Business Machines Corporation Full-bridge DC-to-DC converter having an unipolar gate drive
JP3885563B2 (ja) * 2001-11-16 2007-02-21 日産自動車株式会社 パワー半導体駆動回路
JP3685137B2 (ja) * 2002-02-06 2005-08-17 日産自動車株式会社 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置
DE10236532C1 (de) * 2002-08-09 2003-08-14 Semikron Elektronik Gmbh Schaltungsanordnung zur Ansteuerung von Leistungstransistoren
JP2004215458A (ja) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路
JP3799341B2 (ja) 2003-07-25 2006-07-19 株式会社東芝 ゲート駆動回路及び半導体装置
US20050057875A1 (en) * 2003-09-15 2005-03-17 Joseph Kover Programmable system to dynamically control the DC current through a load circuit and/or the DC voltage across a load circuit
JP2005218068A (ja) * 2004-02-02 2005-08-11 Nippon Precision Circuits Inc 半導体スイッチング回路
JP2006197672A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 電力変換装置
JP2006296119A (ja) * 2005-04-13 2006-10-26 Nichicon Corp 半導体スイッチング素子の駆動回路
JP4650688B2 (ja) * 2006-02-03 2011-03-16 株式会社デンソー 絶縁ゲート型トランジスタ駆動回路装置
DE112006004207A5 (de) * 2006-12-21 2009-12-03 Siemens Aktiengesellschaft Stromrichter mit Kurzschlussstrombegrenzung
JP2007166655A (ja) * 2007-02-05 2007-06-28 Hitachi Ltd 電力用半導体素子の駆動装置
US7812647B2 (en) * 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
JP4682173B2 (ja) 2007-07-12 2011-05-11 株式会社日立製作所 電圧駆動型半導体素子のドライブ回路及びインバータ装置
JP5401774B2 (ja) * 2007-08-27 2014-01-29 富士電機株式会社 半導体素子のゲート駆動回路
JP4849048B2 (ja) * 2007-10-17 2011-12-28 株式会社デンソー オフ保持回路
JP5954924B2 (ja) * 2010-08-09 2016-07-20 富士電機株式会社 電力変換装置
JP2012044836A (ja) * 2010-08-23 2012-03-01 Sharp Corp スイッチング電源回路およびそれを用いた電子機器
JP2012090435A (ja) * 2010-10-20 2012-05-10 Mitsubishi Electric Corp 駆動回路及びこれを備える半導体装置
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
JP5569460B2 (ja) * 2011-04-21 2014-08-13 株式会社デンソー 負荷駆動装置
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
CN102799130B (zh) * 2012-07-26 2015-01-21 西安电子科技大学 低电压微功耗电源开关及控制方法
GB2508129B (en) 2012-09-19 2020-02-26 Nidec Control Techniques Ltd Semiconductor device driving unit
CN102929163B (zh) * 2012-10-26 2015-07-15 中国兵器工业集团第二一四研究所苏州研发中心 自我控制完全断电的电源电子开关电路
JP5741605B2 (ja) * 2013-02-04 2015-07-01 株式会社デンソー 電子装置
WO2014196136A1 (ja) 2013-06-04 2014-12-11 パナソニックＩｐマネジメント株式会社 ゲートドライバおよびこれを備えたパワーモジュール
JP2015177591A (ja) * 2014-03-13 2015-10-05 富士電機株式会社 半導体装置及び半導体システム
JP6655837B2 (ja) 2015-02-26 2020-02-26 パナソニックＩｐマネジメント株式会社 双方向コンバータ、コントローラ、および半導体装置
CN107534383B (zh) 2015-05-13 2020-09-01 松下半导体解决方案株式会社 驱动电路、开关控制电路以及开关装置
JP6252561B2 (ja) * 2015-07-28 2017-12-27 トヨタ自動車株式会社 電気回路
JP6503977B2 (ja) * 2015-08-25 2019-04-24 住友電気工業株式会社 電力変換回路の制御方法および電力変換モジュール
JP6602266B2 (ja) 2016-06-06 2019-11-06 株式会社東芝 半導体装置、電力変換装置、及び、車両
JP6907662B2 (ja) * 2017-04-04 2021-07-21 富士電機株式会社 ゲート駆動回路およびこれを備えた負荷駆動装置
JP6888395B2 (ja) * 2017-04-25 2021-06-16 株式会社デンソー スイッチの駆動回路
CN110352548B (zh) * 2017-09-15 2021-03-02 富士电机株式会社 功率模块、反向导通igbt及驱动电路
US11115019B2 (en) * 2018-03-09 2021-09-07 Ford Global Technologies, Llc Dynamic short circuit protection
JP2020167915A (ja) * 2019-03-28 2020-10-08 矢崎総業株式会社 スイッチ制御回路
JP7118027B2 (ja) * 2019-04-17 2022-08-15 三菱電機株式会社 ゲートドライバ
JP2019216599A (ja) * 2019-08-09 2019-12-19 株式会社東芝 半導体装置、電力変換装置、及び、車両
CN112701901A (zh) * 2021-01-06 2021-04-23 元山(济南)电子科技有限公司 一种碳化硅场效应管的防误导通电路及方法
US11855635B2 (en) * 2021-06-30 2023-12-26 Navitas Semiconductor Limited Transistor DV/DT control circuit
CN118054779A (zh) * 2022-11-16 2024-05-17 立积电子股份有限公司 开关装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
JP2910859B2 (ja) * 1989-09-29 1999-06-23 株式会社東芝 半導体素子の駆動回路
JP2837054B2 (ja) * 1992-09-04 1998-12-14 三菱電機株式会社 絶縁ゲート型半導体装置
JP3123349B2 (ja) 1994-06-29 2001-01-09 富士電機株式会社 半導体装置の制御回路
US5617048A (en) * 1994-09-19 1997-04-01 National Semiconductor Corporation Hysteretic power-up circuit
GB2309606A (en) * 1995-10-31 1997-07-30 Plessey Semiconductors Ltd Circuits for generating a current which is proportional to absolute temperature
JP3421507B2 (ja) * 1996-07-05 2003-06-30 三菱電機株式会社 半導体素子の駆動回路
DE19628131C2 (de) * 1996-07-12 2003-07-17 Semikron Elektronik Gmbh Gatespannungsbegrenzung für eine Schaltungsanordnung
JP3564893B2 (ja) * 1996-09-02 2004-09-15 株式会社明電舎 電圧制御形スイッチング素子のゲート駆動回路
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
CN1078971C (zh) * 1997-05-23 2002-02-06 株式会社东芝 使用mos栅型半导体元件的电力变换装置

Also Published As

Publication number Publication date
EP1648088A2 (en) 2006-04-19
EP0978942A2 (en) 2000-02-09
US6271708B1 (en) 2001-08-07
EP0978942B1 (en) 2009-11-04
EP1648088B1 (en) 2013-11-20
CN1244063A (zh) 2000-02-09
JP3432425B2 (ja) 2003-08-04
EP1648088A3 (en) 2008-05-14
EP0978942A3 (en) 2003-10-01
JP2000059189A (ja) 2000-02-25
DE69941615D1 (de) 2009-12-17

Similar Documents

Publication Publication Date Title
CN1144348C (zh) 栅极电路
CN211930609U (zh) 一种基于短路电流抑制的SiC MOSFET短路保护电路
CN1049770C (zh) 功率晶体管过电流保护电路
CN1201471C (zh) Npc逆变器控制***
AU735847B2 (en) Gate circuit for insulated gate semiconductor device
CN1232022C (zh) 驱动控制装置、功率变换装置及其控制方法和使用方法
JP3590612B2 (ja) 電力半導体素子の過電流制限回路
JP6350301B2 (ja) 負荷駆動制御装置および負荷駆動制御方法
CN1230820A (zh) 用于电压驱动开关元件的栅极控制电路
US20140091324A1 (en) Switching circuit and semiconductor module
JP2010252568A (ja) 半導体素子の駆動回路
CN1445928A (zh) 功率半导体元件的驱动电路
Obara et al. Active gate control in half-bridge inverters using programmable gate driver ICs to improve both surge voltage and switching loss
CN1845412A (zh) 过功率保护装置
Adamowicz et al. Evaluation of SiC JFETs and SiC Schottky diodes for wind generation systems
CN1006345B (zh) 换流器的过电流保护电路
US9685862B2 (en) Semiconductor device and semiconductor module
CN1371159A (zh) 用于闸流晶体管的栅极驱动器
CN1274077C (zh) 用于回扫变换器的同步整流电路
CN1050226C (zh) 半导体器件
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
Li et al. Gate drive design for a hybrid Si IGBT/SiC MOSFET module
Dankov et al. Comparative study of power SiC MOSFET control drivers
US11146168B2 (en) Snubber circuit and power conversion apparatus
JP2002135097A (ja) 半導体装置および半導体装置モジュール

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040331

Termination date: 20150805

EXPY Termination of patent right or utility model