CN113740718A - 一种时序单元建立时间的测量方法和测量电路 - Google Patents

Abstract

本申请提出一种时序单元建立时间的测量方法和测量电路。该测量方法适用于时序单元建立时间的测量电路，该测量方法包括：分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，第一周期值为在第一测试路径下待测时序单元正确接收时钟信号的临界周期，第二周期值为在第二测试路径下延迟检测模块正确接收时钟信号的临界周期，第三周期值为在第三测试路径下延迟检测模块正确接收时钟信号的临界周期；根据第一周期值、第二周期值和第三周期值确定时序单元的建立时间。

Description

一种时序单元建立时间的测量方法和测量电路

技术领域

本申请涉及数字集成电路的测量技术领域，例如涉及一种时序单元建立时间的测量方法和测量电路。

背景技术

时序单元的建立时间是影响信号数据稳定传输的重要因素之一，在进行时序单元库的设计时，时序单元建立时间的精确测量直接影响芯片的性能、生产和制造。现有技术中通常采用时钟相位精细调节法或通过多个缓冲器作为最小测量刻度等效测量建立时间。然而，这些方法存在很多不足，比如受限于时钟相位可调范围小和缓冲器存在延迟，测量的时钟路径和数据路径存在差异性，且在不同的测试电压下这种差异性的表现更明显，由此会导致时序单元建立时间的测量误差非常大。

发明内容

有鉴于此，本申请实施例提供一种时序单元建立时间的测量方法和测量电路，以提高时序单元建立时间的测量精度，满足芯片的性能要求。

本申请实施例提供一种时序单元建立时间的测量电路，该测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块；

其中，所述时钟信号发生模块分别与所述第一选择模块、所述延迟检测模块和所述控制模块电连接；所述延迟检测模块分别与所述第一选择模块、所述第二选择模块和所述控制模块电连接；所述第一选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述第二选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述数据信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述时钟信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述待测时序单元与所述控制模块电连接；

所述控制模块用于控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，以基于所述第一测试路径、所述第二测试路径和所述第三测试路径，确定时序单元的建立时间，其中，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成。

本申请实施例还提供一种时序单元建立时间的测量方法，该测量方法适用于本申请实施例所述的时序单元建立时间的测量电路，所述测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块，所述控制模块控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成；

所述方法包括：

分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，所述第一周期值为在所述第一测试路径下所述待测时序单元正确接收所述时钟信号的临界周期，所述第二周期值为在所述第二测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期，所述第三周期值为在所述第三测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期；

根据所述第一周期值、所述第二周期值和所述第三周期值确定时序单元的建立时间。

关于本申请的以上实施例和其他方面以及其实现方式，在附图说明、具体实施方式和权利要求中提供更多说明。

附图说明

图1是现有技术中的一种时序单元建立时间的示意图；

图2是本申请实施例提供的一种时序单元建立时间的测量电路的结构示意图；

图3是本申请实施例提供的另一种时序单元建立时间的测量电路的结构示意图；

图4是本申请实施例提供的一种时序单元建立时间的测量方法的流程图；

图5是本申请实施例提供的一种时钟信号的周期值的确定方法的流程图；

图6是本申请实施例提供的一种N个临界周期测试值确定方法的流程图；

图7是本申请实施例提供的一种时钟信号的临界周期预估范围确定方法的流程图。

具体实施方式

下文中将结合附图对本申请的实施例进行说明。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

图1是现有技术中的一种时序单元建立时间的示意图。参考图1，时序单元(如触发器)的建立时间(tsu：setup time)是指在时序单元的时钟信号上升沿到来以前，数据信号需要保持稳定不变的时间。如果建立时间tsu不够，数据将不能在这个时钟上升沿被稳定的打入触发器，建立时间tsu就是指这个最小的稳定时间。

在现有技术中，时序单元的建立时间是在单元库设计的时候，可由spice工具通过仿真得到，但这只是一个理论计算值，如果理论计算值相比于芯片中的实际数值偏大，则给后端时序收敛加重了不必要的困难，而如果理论计算值要偏小，则可能造成芯片生产后出现时序问题，芯片达不到实际工作频率，因此在完成时序单元库设计后，建立时间的理论与实际之间的数值保持一致性非常重要。为了确保建立时间的实际值与理论值保持一致，通常需要对建立时间进行测量验证。

在一种现有的技术方案中，提出一种基于时钟相位精细调节的建立时间的测量方法，例如通过对时钟相位的精细调节，将精确调节后的两个具有相位偏差的时钟分别作为时钟与数据送入待测时序单元进行setup violation(建立时间时序违例)的识别，以此判断出时序单元的建立时间，但这种本身测量精度受限于时钟相位可调的最小step，加之时钟在不同传输路径上具有差异性，且在不同电压下，这种差异性的表现各不相同，建立时间误差非常大。

在另一种现有的技术方案中，提出利用一个延迟较小的buffer(缓冲器)作为最小测量刻度，同时针对时序单元的时钟与数据路径构造不同数量差异的buffer，以此来判断出建立时间等效于多少个最小测量刻度buffer，这种方法的精度也受限于作为最小测量刻度的buffer的延迟，同样在测量的时钟与数据通路上也存在差异性，且在不同电压下，这种差异性的表现会显著加大，导致测量结果误差非常大。

有鉴于此，本申请提出一种时序单元建立时间的测量电路和测量方法，首先通过控制模块控制第一选择模块和第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，然后分别确定时钟信号在第一测试路径下待测时序单元正确接收时钟信号的临界周期(记为第一周期值)、在第二测试路径下延迟检测模块正确接收时钟信号的临界周期(记为第二周期值)、在第三测试路径下延迟检测模块正确接收时钟信号的临界周期(记为第三周期值)，最后根据第一周期值、第二周期值和第三周期值确定时序单元的建立时间。由此可知，时序单元建立时间的确定只与第一周期值、第二周期值和第三周期值有关，而不会受限于时钟相位调节范围和缓冲器延迟，以及不同的测试电压差异性大导致测量误差大的问题，从而提高了测量的精度。

在一实现方式中，图2是本申请实施例提供的一种时序单元建立时间的测量电路的结构示意图，参考图2，该测试电路包括时钟信号发生模块110、第一选择模块120、第二选择模块130、延迟检测模块140、数据信号传输模块150、时钟信号传输模块160、待测时序单元170和控制模块180；

其中，时钟信号发生模块110分别与第一选择模块120、延迟检测模块140和控制模块180电连接；延迟检测模块140分别与第一选择模块120、第二选择模块130和控制模块180电连接；第一选择模块120分别与控制模块180、数据信号传输模块150和时钟信号传输模块160电连接；第二选择模块130分别与控制模块180、数据信号传输模块150和时钟信号传输模块160电连接；数据信号传输模块150分别与待测时序单元170和控制模块180电连接，时钟信号传输模块160分别与待测时序单元170和控制模块180电连接，待测时序单元170与控制模块180电连接；

控制模块180用于控制第一选择模块120和第二选择模块130，形成第一测试路径、第二测试路径和第三测试路径，以基于第一测试路径、第二测试路径和第三测试路径，确定时序单元的建立时间，其中，第一测试路径由时钟信号发生模块110、数据信号传输模块150、时钟信号传输模块160、待测时序单元170和控制模块180组成，第二测试路径由时钟信号发生模块110、延迟检测模块140、数据信号传输模块150和控制模块180组成，第三测试路径由时钟信号发生模块110、延迟检测模块140、时钟信号传输模块160和控制模块180组成。

在一实施例中，第一选择模块120用于控制时钟信号发生模块110和延迟检测模块140中的一个分别与数据信号传输模块150和时钟信号传输模块160接通。第二选择模块130用于控制数据信号传输模块150和时钟信号传输模块160中的一个与延迟检测模块140接通。例如，当控制模块180控制第一选择模块120控制信号发生模块110分别与数据信号传输模块150和时钟信号传输模块160接通，测试电路进入待测时序单元建立时间的临界点测试模式，即形成由时钟信号发生模块110、数据信号传输模块150、时钟信号传输模块160、待测时序单元170和控制模块180组成的第一测试路径。

当控制模块180控制第一选择模块120控制延迟检测模块140分别与数据信号传输模块150和时钟信号传输模块160接通，控制第二选择模块130控制数据信号传输模块150和时钟信号传输模块160中的一个与延迟检测模块140接通，使测试电路进入时钟信号传输路径与数据信号传输路径的延迟比较模式，其中，数据信号传输路径为由时钟信号发生模块110、延迟检测模块140、数据信号传输模块150和控制模块180组成的第二测试路径，时钟信号传输路径为由时钟信号发生模块110、延迟检测模块140、时钟信号传输模块160和控制模块180组成的第三测试路径。

在一实施例中，图3是本申请实施例中提供的另一种时序单元建立时间的测量电路的结构示意图，参考图3，时钟信号发生模块110包括时钟调频单元111和时钟脉冲控制单元112，时钟调频单元111与时钟脉冲控制单元112电连接，时钟脉冲控制单元112分别与延迟检测模块140和第一选择模块120的第一输入端A1电连接，控制模块180分别与时钟调频单元111和时钟脉冲控制单元112电连接。

在实施例中，时钟调频单元111可以为PLL(Phase Locked Loop，锁相环)，用做时钟源，其时钟频率精度和稳定度高，抖动小，且频率可精细化调整。时钟脉冲控制单元112可以为OCC电路(on-chip-clock，时钟产生电路)，用于输出时钟脉冲信号。

在一实施例中，参考图3，延迟检测模块140包括第一发送寄存器141和接收寄存器142，其中，第一发送寄存器141的第一输入端与时钟信号发生模块110电连接，第一发送寄存器141的第二输入端输入外接数据信号data1，第一发送寄存器141的输出端与第一选择模块120的第二输入端A2电连接；接收寄存器142的第一输入端与时钟信号发生模块110电连接，接收寄存器142的第二输入端与第二选择模块130的输出端电连接，接收寄存器142的输出端与控制模块180电连接。

在实施例中，第一发送寄存器141用于测试电路在第二测试路径和第三测试路径下数据信号传输的起点，接收寄存器142用于测试电路第二测试路径和第三测试路径下数据信号传输的终点。例如，在第二测试路径下，控制模块180控制第一选择模块120的第二输入端A2接通，即将延迟检测模块的第一发送寄存器141的输出端分别与数据信号传输模块150和时钟信号传输模块160接通，同时控制模块180还控制第二选择模块130的第二输入端B2与延迟检测模块140的接收寄存器142接通，即形成由时钟信号发生模块110、第一发送寄存器141、数据信号传输模块150、接收寄存器142和控制模块180组成的第二测试路径。在第二测试路径下测试时，第一发送寄存器141的第一输入端输入时钟信号发生模块110输出的时钟信号，第一发送寄存器141的第二输入端输入外接数据信号data1，外接数据信号data1由第一发送寄存器141输出，经数据信号传输模块150，最终输送到接收寄存器142。在第三测试路径下，控制模块180控制第一选择模块120的第二输入端A2接通，即将延迟检测模块的第一发送寄存器141的输出端分别与数据信号传输模块150和时钟信号传输模块160接通，同时控制模块180还控制第二选择模块130的第一输入端B1与延迟检测模块140的接收寄存器142接通，即形成由时钟信号发生模块110、第一发送寄存器141、时钟信号传输模块160、接收寄存器142和控制模块180组成的第三测试路径。在第三测试路径下测试时，第一发送寄存器141的第一输入端输入时钟信号发生模块110输出的时钟信号，第一发送寄存器141的第二输入端输入外接数据信号data1，外接数据信号data1由第一发送寄存器141输出，经时钟信号传输模块160，最终输送到接收寄存器142。

在一实施例中，参考图3，数据信号传输模块150包括第二发送寄存器151，第二发送寄存器151的第一输入端与第一选择模块的输出端电连接，第二发送寄存器151的第二输入端输入外接数据信号data1，第二发送寄存器151的输出端分别与第二选择模块130的第二输入端和待测时序单元170的第二输入端电连接。

在实施例中，第二发送寄存器151的第二输入端输入外接数据信号data1用于为第一测试路径测试时提供数据信号。例如，在第一测试路径下，控制模块180控制第一选择模块120的第一输入端A1接通，即信号发生模块110的输出端分别与数据信号传输模块150和时钟信号传输模块160接通，形成由时钟信号发生模块110、数据信号传输模块150、时钟信号传输模块160、待测时序单元170和控制模块180组成的第一测试路径。在第一测试路径下测试时，第二发送寄存器151的第一输入端输入时钟信号发生模块110输出的时钟信号，第二发送寄存器151的第二输入端输入外接数据信号data1，外接数据信号data1由第二发送寄存器151输出，然后输送到待测时序单元170。

在实施例中，参考图3，第二发送寄存器151的复位端、第一发送寄存器141的复位端、接收寄存器142的复位端、待测时序单元170的复位端均与控制模块180电连接，通过控制模块180可以控制第二发送寄存器151、第一发送寄存器141、接收寄存器142和待测时序单元170的复位和清零功能。

在一实施例中，参考图3，数据信号传输模块150还包括第一缓冲模块b1，第一缓冲模块b1的输入端与第二发送寄存器151的输出端电连接，第一缓冲模块b1的输出端分别与第二选择模块130的第二输入端和待测时序单元170的第二输入端电连接；时钟信号传输模块160包括第二缓冲模块b2，第二缓冲模块b2的输入端与第一选择模块120的输出端电连接，第二缓冲模块b2的输出端分别与第二选择模块130的第一输入端B1和待测时序单元170的第一输入端电连接。

在实施例中，第二发送寄存器151和第一缓冲模块b1组成数据信号传输路径，第一缓冲模块b1用于调节数据传输模块150的延迟时间。第二缓冲模块b2形成时钟信号传输路径，第二缓冲模块b2用于调节时钟信号传输模块160的延迟时间。需要说明的是，数据信号传输路径的第一缓冲模块b1的数量可以包括多个，时钟信号传输路径的第二缓冲模块b2的个数也可以包括多个，其具体的个数可以根据实际的测试需求进行设置，具体个数在此不做具体的限定。

在一实施例中，当控制模块180控制第一选择模块120的第一输入端A1闭合且第二输入端A2断开、第二选择模块130的第一输入端B1和第二输入端B2均断开时，形成第一测试路径；当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、第二选择模块130的第一输入端B1断开且第二输入端B2闭合时，形成第二测试路径；当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、第二选择模块130的第一输入端B1闭合且第二输入端B2断开时，形成第三测试路径。

在实施例中，当控制模块180控制第一选择模块120的第一输入端A1闭合且第二输入端A2断开、第二选择模块130的第一输入端B1和第二输入端B2均断开时，即使得延迟检测模块与数据信号传输模块150和时钟信号传输模块160断开，使信号发生模块110的输出端分别与数据信号传输模块150和时钟信号传输模块160接通，形成由时钟信号发生模块110、数据信号传输模块150(包括由第二发送寄存器151和第一缓冲模块b1组成的数据信号传输路径)、时钟信号传输模块160(包括由第二缓冲模块b2形成的时钟信号传输路径)、待测时序单元170和控制模块180组成的第一测试路径。在第一测试路径中，数据信号传输路径具有固定延迟，延迟数值记为T_data，时钟信号传输路径也具有固定延迟，延迟数值记为T_clk。在第一测试路径下测试时，第二发送寄存器151的第一输入端输入时钟信号发生模块110输出的时钟信号，第二发送寄存器151的第二输入端输入外接数据信号data1，通过时钟信号发生模块110可以调节时钟信号的频率，通常，当时钟信号频率比较慢时，外接数据信号data1由第二发送寄存器151输出后能够被待测时序单元170捕获到，但是当时钟信号频率达到某个阈值时，会出现setup违例，待测时序单元170将无法捕获第二发送寄存器151发出的数据信号，此时出现setup违例的时钟信号的临界周期记为Period_su，且该临界周期满足如下条件：

T_data-T_clk＝Period_su-Tsu

其中，Tsu为待测时序单元的建立时间。

当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、第二选择模块130的第一输入端B1断开且第二输入端B2闭合时，即使得第一发送寄存器141与数据信号传输模块150(包括由第二发送寄存器151和第一缓冲模块b1组成的数据信号传输路径)接通，数据信号传输模块150与接收寄存器142接通，形成由时钟信号发生模块110、第一发送寄存器141、第二发送寄存器151、第一缓冲模块b1、接收寄存器142和控制模块180组成的第二测试路径。在第二测试路径下测试时，第一发送寄存器141的第一输入端输入时钟信号发生模块110输出的时钟信号，第一发送寄存器141的第二输入端输入外接数据信号data1，通过时钟信号发生模块110可以调节时钟信号的频率，通常，当时钟信号频率比较慢时，外接数据信号data1由第一发送寄存器141发出经第二发送寄存器151和第一缓冲模块b1输出后能够被接收寄存器142捕获到，当时钟信号频率比较快时能够提高数据信号的传输速率，但是当时钟信号频率太快时，接收寄存器142将无法正常接收由第一发送寄存器141发出的数据信号。则当时钟信号频率达到某个阈值时，接收寄存器142刚好能够收到数据信号时的时钟信号的周期为临界周期，该临界周期记为Period_data。

当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、第二选择模块130的第一输入端B1闭合且第二输入端B2断开时，即使得第一发送寄存器141与时钟信号传输模块160(包括由第二缓冲模块b2形成的数据信号传输路径)接通，数时钟信号传输模块160与接收寄存器142接通，形成由时钟信号发生模块110、第一发送寄存器141、第二缓冲模块b2、接收寄存器142和控制模块180组成的第三测试路径。在第三测试路径下测试时，第一发送寄存器141的第一输入端输入时钟信号发生模块110输出的时钟信号，第一发送寄存器141的第二输入端输入外接数据信号data1，通过时钟信号发生模块110可以调节时钟信号的频率，通常，当时钟信号频率比较慢时，外接数据信号data1由第一发送寄存器141发出经第二缓冲模块b2输出后能够被接收寄存器142捕获到，当时钟信号频率比较快时能够提高数据信号的传输速率，但是当时钟信号频率太快时，接收寄存器142将无法正常接收由第一发送寄存器141发出的数据信号。则当时钟信号频率达到某个阈值时，接收寄存器142刚好能够收到数据信号时的时钟信号的周期为临界周期，该临界周期记为Period_clk。则，第二测试路径下的临界周期Period_data和第三测试路径下的Period_clk满足如下条件：

T_data-T_clk＝Period_data-Period_clk

则结合第一测试路径下出现setup违例的时钟信号的临界周期记为Period_su所满足的条件，可以得到：

T_su＝Period_su-(Period_data-Period-clk)

由此可知，时序单元建立时间T_su只与第一测试路径下的待测时序单元出现违例时的时钟信号的临界周期记为Period_su、第二测试路径下延迟检测模块能刚好正常接收到数据信号时的时钟信号的临界周期Period_data和第三测试路径下延迟检测模块能刚好正常接收到数据信号时的时钟信号的临界周期Period_clk有关，而与数据信号传输路径和时钟信号传输路径的差异性、缓冲器的延迟、以及测试电压无关，可以避免现有技术中存在因数据信号传输路径和时钟信号传输路径的差异性、缓冲器的延迟、测试电压不同差异性大等问题而导致的测量结果误差较大的问题，从而可以提高待测时序单元建立时间的测量精度。

在一实现方式中，图4是本申请实施例提供的一种时序单元建立时间的测量方法的流程图，本申请的时序单元建立时间的测量方法适用于本申请任意实施例所述的时序单元建立时间的测量电路，该测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块，控制模块控制第一选择模块和第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，第一测试路径由时钟信号发生模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块组成，第二测试路径由时钟信号发生模块、延迟检测模块、数据信号传输模块和控制模块组成，第三测试路径由时钟信号发生模块、延迟检测模块、时钟信号传输模块和控制模块组成；

参考图4，该测量方法包括如下步骤：

S210、分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，第一周期值为在第一测试路径下待测时序单元正确接收时钟信号的临界周期，第二周期值为在第二测试路径下延迟检测模块正确接收时钟信号的临界周期，第三周期值为在第三测试路径下延迟检测模块正确接收时钟信号的临界周期；

S220、根据第一周期值、第二周期值和第三周期值确定时序单元的建立时间。

在一实施例中，时序单元的建立时间＝第一周期值-(第二周期值-第三周期值)。

在实施例中，通过控制模块180可以控制时钟信号发生模块110输出的时钟信号的周期或频率，以实现在第一测试路径、第二测试路径和第三测试路径下时钟信号频率的调节。

在实施例中，参考图4，分别测得：在第一测试路径下，待测时序单元出现违例时，待测时序单元刚好能捕获到由数据信号传输模块150的第二发送寄存器151发出的数据信号时，时钟信号的周期值，即第一周期值Period_su；在第二测试路径下，接收寄存器142刚好能捕获到由延迟检测模块140的第一发送寄存器141发出的经数据信号传输模块150输出的数据信号时，时钟信号的周期值，即第二周期值Period_data；在第三测试路径下，接收寄存器142刚好能捕获到由延迟检测模块140的第一发送寄存器141发出的经时钟信号传输模块160输出的数据信号时，时钟信号的周期值，即第三周期值Period_clk。其中，第一周期值、第二周期值、第三周期值和待测时序单元的建立时间满足如下关系：

T_su＝Period_su-(Period_data-Period_clk)

由此，可以确定待测时序单元的建立时间T_su。

在一实现方式中，图5是本申请实施例提供的一种时钟信号的周期值的确定方法的流程图，根据图5所述的方法可以确定时钟信号的周期值，其中，周期值为第一周期值、第二周期值、第三周期值中的任意一项。确定时钟信号的周期值的方法包括如下步骤：

S310、确定N个临界周期测试值；

S320、根据N个临界周期测试值，确定时钟信号的周期值。

在实施例中，确定第一周期值的过程包括：在第一测试路径下测试待测时序单元出现违例时，待测时序单元刚好能捕获到由数据信号传输模块150的第二发送寄存器151发出的数据信号时，时钟信号的周期值，得到一个临界周期测试值Period_su_trigger_1。重复上述测试N-1次，共得到N个第一周期值的临界周期测试值。将N个第一周期值的临界周期测试值取平均值，得到第一周期值。表达式如下：

其中，Period_su_trigger_i为第i次测试实验测得的第一周期值的临界周期测试值，Period_su_avg为N次测试实验的第一周期值的临界周期测试值的平均值。

在实施例中，确定第二周期值的过程包括：在第二测试路径下测试接收寄存器142刚好能捕获到由延迟检测模块140的第一发送寄存器141发出的经数据信号传输模块150输出的数据信号时，时钟信号的周期值，得到一个临界周期测试值Period_data_trigger_1。重复上述测试N-1次，共得到N个第二周期值的临界周期测试值。将N个第二周期值的临界周期测试值取平均值，得到第二周期值。表达式如下：

其中，Period_data_trigger_i为第i次测试实验测得的第二周期值的临界周期测试值，Period_data_avg为N次测试实验的第二周期值的临界周期测试值的平均值。

在实施例中，确定第三周期值的过程包括：在第三测试路径下测试接收寄存器142刚好能捕获到由延迟检测模块140的第一发送寄存器141发出的经时钟信号传输模块160输出的数据信号时，时钟信号的周期值，得到一个临界周期测试值Period_clk_trigger_1。重复上述测试N-1次，共得到N个第三周期值的临界周期测试值。将N个第三周期值的临界周期测试值取平均值，得到第三周期值。表达式如下：

其中，Period_clk_trigger_i为第i次测试实验测得的第三周期值的临界周期测试值，Period_clk_avg为N次测试实验的第三周期值的临界周期测试值的平均值。

在一实现方式中，图6是本申请实施例提供的一种N个临界周期测试值确定方法的流程图，参考图6，确定N个临界周期测试值的方法包括如下步骤：

S410、S1:确定时钟信号的临界周期预估范围；

S420、S2:确定第一步长；

S430、S3:从临界周期预估范围的右区间值开始，依次按照第一步长向临界周期预估范围的左区间值进行测试，直到待测时序单元或延迟检测模块正确接收时钟信号，记录当前时刻时钟信号的周期，作为第一次临界周期测试值；

S440、重复S1～S3步骤N-1次，则分别得到第二次临界周期测试值、第三次临界周期测试值、…、第N次临界周期测试值。

在实施例中，以第一周期值的N个临界周期测试值的确定为例，确定第一周期值的N个临界周期测试值的过程包括：在第一测试路径下，时钟信号发生模块以一定的时钟频率发出时钟信号，调节时钟信号的频率，测试不同时钟频率下待测时序单元出现违例的情况，记录待测时序单元出现违例时的时钟信号的频率或周期，找到待测时序单元出现违例时钟信号的临界周期的大概范围，即临界周期预估范围F，记为<Period_gross-step_p，Period_gross+step_p>。然后确定一个第一步长step1，通过控制模块180改变时钟信号发生模块110输出的时钟信号的周期，测试每个不同时钟周期下的待测时序单元的违例情况。其中，时钟信号的周期的改变可以为：从临界周期预估范围F的右区间值Period_gross+step_p开始，依次按照第一步长step1向临界周期预估范围F的左区间值Period_gross-step_p进行测试，直到待测时序单元正确接收时钟信号，记录当前时刻时钟信号的周期，作为第一次临界周期测试值。然后重复上述过程N-1次，则分别得到第二次临界周期测试值、第三次临界周期测试值、…、第N次临界周期测试值。同理，按照上述方法可以确定第二周期值的N个临界周期测试值和第三周期值的N个临界周期测试值。

在一实现方式中，图7是本申请实施例提供的一种时钟信号的临界周期预估范围确定方法的流程图，参考图7，确定时钟信号的临界周期预估范围的方法包括如下步骤：

S510、获取时钟信号的临界周期的期望值；

S520、确定周期步长，其中，周期步长包括多个预设时间窗；

S530、根据周期步长从小到大依次进行测试，直到第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时，以第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时的测试值与周期步长之差作为临界周期预估范围的左区间值，以第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时的测试值与周期步长之和作为临界周期预估范围的右区间值。

在实施例中，示例性的，以第一周期值的时钟信号的临界周期预估范围的确定过程为例，确定时钟信号的临界周期预估范围的过程为：首先，通过理论计算获取时钟信号的临界周期的期望值，例如，可由spice工具通过仿真得到。然后确定一个周期步长step2，其中，周期步长step2是可变的，包括多个不同周期的预设时间窗，例如周期步长step2包括T1、T2、T3…Tn等多个大小不等的时长。最后，通过控制模块180改变时钟信号发生模块110输出的时钟信号的周期，测试第一测试路径下对应的时钟信号周期下的待测时序单元出现违例时的时钟信号的临界周期。其中，时钟信号的周期的改变可以为：按照周期步长step2的各个预设时间窗由小到大的顺序依次改变时钟信号的周期并分别进行测试，直到第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时，以第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时的测试值与周期步长之差作为临界周期预估范围的左区间值，以第一次出现时钟信号的临界周期的测试值与临界周期的期望值不一致时的测试值与周期步长之和作为临界周期预估范围的右区间值。同理，按照上述方法可以确定第二周期值的时钟信号的临界周期预估范围和第三周期值的时钟信号的临界周期预估范围。

在一实施例中，第一步长根据时钟信号发生抖动的时长确定。

通常，时钟源所产生的时钟信号一般都会存在抖动现象，由于时钟源质量的不同，发生抖动的大小会存在很大的差异，且抖动会影响时钟信号的第一周期值、第二周期值和第三周期值的确定。为了消除或尽量减少时钟抖动对测量结果精度影响，则根据时钟信号发生抖动的时长确定第一步长。设第一步长为step1，设时钟信号发生抖动的时长为T_jitter，则第一步长可根据如下公式确定，

step1＝T_jitter/M

其中，M为整数，M的值越大，步长越小，则细调的精度越高，降低抖动影响的效果就越好。

以上所述，仅为本申请的示例性实施例而已，并非用于限定本申请的保护范围。一般来说，本申请的多种实施例可以在硬件或专用电路、软件、逻辑或其任何组合中实现。例如，一些方面可以被实现在硬件中，而其它方面可以被实现在可以被控制器、微处理器或其它计算装置执行的固件或软件中，尽管本申请不限于此。

通过示范性和非限制性的示例，上文已提供了对本申请的示范实施例的详细描述。但结合附图和权利要求来考虑，对以上实施例的多种修改和调整对本领域技术人员来说是显而易见的，但不偏离本发明的范围。因此，本发明的恰当范围将根据权利要求确定。

Claims (12)

1.一种时序单元建立时间的测量方法，其特征在于，所述测量方法适用于时序单元建立时间的测量电路，所述测量电路包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块，所述控制模块控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成；

所述方法包括：

分别确定时钟信号的第一周期值、第二周期值和第三周期值，其中，所述第一周期值为在所述第一测试路径下所述待测时序单元正确接收所述时钟信号的临界周期，所述第二周期值为在所述第二测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期，所述第三周期值为在所述第三测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期；

根据所述第一周期值、所述第二周期值和所述第三周期值确定时序单元的建立时间。

2.根据权利要求1所述的时序单元建立时间的测量方法，其特征在于，所述时序单元的建立时间等于所述第一周期值与所述第三周期的和减去所述第二周期值。

3.根据权利要求1所述的时序单元建立时间的测量方法，其特征在于，所述确定时钟信号的周期值，所述周期值为所述第一周期值、所述第二周期值、所述第三周期值中的任意一项，包括：

确定N个临界周期测试值；

根据所述N个临界周期测试值，确定所述时钟信号的周期值。

4.根据权利要求3所述的时序单元建立时间的测量方法，其特征在于，所述确定N个临界周期测试值，包括：

S1:确定时钟信号的临界周期预估范围；

S2:确定第一步长；

S3:从所述临界周期预估范围的右区间值开始，依次按照所述第一步长向所述临界周期预估范围的左区间值进行测试，直到所述待测时序单元或所述延迟检测模块正确接收所述时钟信号，记录当前时刻所述时钟信号的周期，作为第一次临界周期测试值；

重复S1～S3步骤N-1次，分别得到第二次临界周期测试值、第三次临界周期测试值、…、第N次临界周期测试值。

5.根据权利要求4所述的时序单元建立时间的测量方法，其特征在于，所述确定时钟信号的临界周期预估范围，包括：

获取所述时钟信号的临界周期的期望值；

确定周期步长，其中，所述周期步长包括多个预设时间窗；

根据所述周期步长从小到大依次进行测试，直到第一次出现所述时钟信号的临界周期的测试值与所述临界周期的期望值不一致时，以所述第一次出现所述时钟信号的临界周期的测试值与所述临界周期的期望值不一致时的测试值与所述周期步长之差作为所述临界周期预估范围的左区间值，以所述第一次出现所述时钟信号的临界周期的测试值与所述临界周期的期望值不一致时的测试值与所述周期步长之和作为所述临界周期预估范围的右区间值。

6.根据权利要求4所述的时序单元建立时间的测量方法，其特征在于，所述第一步长根据所述时钟信号发生抖动的时长确定。

7.一种时序单元建立时间的测量电路，其特征在于，包括时钟信号发生模块、第一选择模块、第二选择模块、延迟检测模块、数据信号传输模块、时钟信号传输模块、待测时序单元和控制模块；

其中，所述时钟信号发生模块分别与所述第一选择模块、所述延迟检测模块和所述控制模块电连接；所述延迟检测模块分别与所述第一选择模块、所述第二选择模块和所述控制模块电连接；所述第一选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述第二选择模块分别与所述控制模块、所述数据信号传输模块和所述时钟信号传输模块电连接；所述数据信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述时钟信号传输模块分别与所述待测时序单元和所述控制模块电连接，所述待测时序单元与所述控制模块电连接；

所述控制模块用于控制所述第一选择模块和所述第二选择模块，形成第一测试路径、第二测试路径和第三测试路径，以基于所述第一测试路径、所述第二测试路径和所述第三测试路径，确定时序单元的建立时间，其中，所述第一测试路径由所述时钟信号发生模块、所述数据信号传输模块、所述时钟信号传输模块、待测时序单元和控制模块组成，所述第二测试路径由所述时钟信号发生模块、所述延迟检测模块、所述数据信号传输模块和控制模块组成，所述第三测试路径由所述时钟信号发生模块、所述延迟检测模块、所述时钟信号传输模块和控制模块组成。

8.根据权利要求7所述的时序单元建立时间的测量电路，其特征在于，所述时钟信号发生模块包括时钟调频单元和时钟脉冲控制单元，所述时钟调频单元与所述时钟脉冲控制单元电连接，所述时钟脉冲控制单元分别与所述延迟检测模块和所述第一选择模块的第一输入端电连接，所述控制模块分别与所述时钟调频单元和所述时钟脉冲控制单元电连接。

9.根据权利要求7所述的时序单元建立时间的测量电路，其特征在于，所述延迟检测模块包括第一发送寄存器和接收寄存器，其中，所述第一发送寄存器的第一输入端与所述时钟信号发生模块电连接，所述第一发送寄存器的第二输入端输入外接数据信号，所述第一发送寄存器的输出端与所述第一选择模块的第二输入端电连接；

所述接收寄存器的第一输入端与所述时钟信号发生模块电连接，所述接收寄存器的第二输入端与所述第二选择模块的输出端电连接，所述接收寄存器的输出端与所述控制模块电连接。

10.根据权利要求9所述的时序单元建立时间的测量电路，其特征在于，所述数据信号传输模块包括第二发送寄存器，所述第二发送寄存器的第一输入端与所述第一选择模块的输出端电连接，所述第二发送寄存器的第二输入端输入外接数据信号，所述第二发送寄存器的输出端分别与所述第二选择模块的第二输入端和所述待测时序单元的第二输入端电连接。

11.根据权利要求10所述的时序单元建立时间的测量电路，其特征在于，所述数据信号传输模块还包括第一缓冲模块，所述第一缓冲模块的输入端与所述第二发送寄存器的输出端电连接，所述第一缓冲模块的输出端分别与所述第二选择模块的第二输入端和所述待测时序单元的第二输入端电连接；

所述时钟信号传输模块包括第二缓冲模块，所述第二缓冲模块的输入端与所述第一选择模块的输出端电连接，所述第二缓冲模块的输出端分别与所述第二选择模块的第一输入端和所述待测时序单元的第一输入端电连接。

12.根据权利要求11所述的时序单元建立时间的测量电路，其特征在于，

当所述控制模块控制所述第一选择模块的第一输入端闭合且第二输入端断开、所述第二选择模块的第一输入端和第二输入端均断开时，形成所述第一测试路径；

当所述控制模块控制所述第一选择模块的第一输入端断开且第二输入端闭合、所述第二选择模块的第一输入端断开且第二输入端闭合时，形成所述第二测试路径；

当所述控制模块控制所述第一选择模块的第一输入端断开且第二输入端闭合、所述第二选择模块的第一输入端闭合且第二输入端断开时，形成所述第三测试路径。

Images