JPS61189472A - 集積回路の試験法 - Google Patents
集積回路の試験法Info
- Publication number
- JPS61189472A JPS61189472A JP2965585A JP2965585A JPS61189472A JP S61189472 A JPS61189472 A JP S61189472A JP 2965585 A JP2965585 A JP 2965585A JP 2965585 A JP2965585 A JP 2965585A JP S61189472 A JPS61189472 A JP S61189472A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- tester
- frequency divider
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の試験方法に関し、特に高周波発振回
路を必要とする集積回路の試験方法に関する。
路を必要とする集積回路の試験方法に関する。
従来、この種の試験法は集積回路専用テスターの動作速
度よりも、被測定用集積回路の動作速度（発振周波数が
高い）が速い究め一般には手動により測定を行なってい
る。
度よりも、被測定用集積回路の動作速度（発振周波数が
高い）が速い究め一般には手動により測定を行なってい
る。
上述し几従来の集積回路の試験法は手動方式を採用して
いるため集積回路の試験に於いて発振特性は手動で、発
振特性以外は、自動テスターで行なうことになり、試験
の処理時間が一般の集積回路に比べて倍以上かかるとい
う欠点がある。
いるため集積回路の試験に於いて発振特性は手動で、発
振特性以外は、自動テスターで行なうことになり、試験
の処理時間が一般の集積回路に比べて倍以上かかるとい
う欠点がある。
本発明の集積回路の試験法は被測定用集積回路と集積回
路用テスター間に分周器を挿入し、この分周器出力の周
期から発振周波数を検出するものである。
路用テスター間に分周器を挿入し、この分周器出力の周
期から発振周波数を検出するものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のシステム回路図である。一
般的に集積回路専用テスター４（以下テスターと称す）
で集積回路ｌ（以下ｔＣと称す）の電気的特性を測定す
るときは、テスター４からの命令信号ｄがＥＣ１の入力
端子に入力されＩＣ１をプログラマブルに動作させるこ
とにより、その内容をＩＣ１の出力端子に出力させ、そ
の情報ｅをテスター４に入力し、あらかじめ用意されて
いるテスター４内の期待値と照合し、測定データの判断
を行なう。本発明では、前記測定以外にＩＣ１の発振周
波数を測定する几めに外部に分周器６を設け、ＩＣの発
振信号ａが２ＮＡＮＤゲート５の一方の入力に入力され
、もう−万の入力は、テスター４から送られてぐる分周
器６の初期設定信号すとして入力される。分周器６は発
振信号をクロックとして分周が行なわれ、分周器６の出
力Ｑから信号が送信されこの信号をテスター４が受けて
期待値と照合して発振周波数の良否の判断を行なう。
般的に集積回路専用テスター４（以下テスターと称す）
で集積回路ｌ（以下ｔＣと称す）の電気的特性を測定す
るときは、テスター４からの命令信号ｄがＥＣ１の入力
端子に入力されＩＣ１をプログラマブルに動作させるこ
とにより、その内容をＩＣ１の出力端子に出力させ、そ
の情報ｅをテスター４に入力し、あらかじめ用意されて
いるテスター４内の期待値と照合し、測定データの判断
を行なう。本発明では、前記測定以外にＩＣ１の発振周
波数を測定する几めに外部に分周器６を設け、ＩＣの発
振信号ａが２ＮＡＮＤゲート５の一方の入力に入力され
、もう−万の入力は、テスター４から送られてぐる分周
器６の初期設定信号すとして入力される。分周器６は発
振信号をクロックとして分周が行なわれ、分周器６の出
力Ｑから信号が送信されこの信号をテスター４が受けて
期待値と照合して発振周波数の良否の判断を行なう。
第２図は具体的な信号波形のタイミングチャートである
。ａはＩＣ１の発振信号であり、テスター４からの信号
ｂＨ初期設定するため最初は低電位状態になっており、
このとき、２ＮＡＮＤ ゲー）５ｉｄ閉じ、分周器６は
リセット状態にある。ここでテスター４の命令により信
号すが立上る（低電位→高電位）と、２ＮＡＮ１）ゲー
ト５及び分周器６の入力が開く九め、発振信号ａを分周
器６に入力できる状態となる。分周器６の出力Ｑは発振
信号ａを入力してから、ｎ分周した後信号Ｃは立上る（
ここで発振周波数信号と分周器とが同期とれｔことにな
る）。この時点からテスター４の分周器６の周期時間の
測定が開始され、次に立下る（高電位→低電位）まで測
定される。測定が終ｒすると、信号すは豆下り分周器６
がリセット状態になる。尚テスター４での判断は分周器
６をバイナリイ方式にし九場合、次の様に計算される。
。ａはＩＣ１の発振信号であり、テスター４からの信号
ｂＨ初期設定するため最初は低電位状態になっており、
このとき、２ＮＡＮＤ ゲー）５ｉｄ閉じ、分周器６は
リセット状態にある。ここでテスター４の命令により信
号すが立上る（低電位→高電位）と、２ＮＡＮ１）ゲー
ト５及び分周器６の入力が開く九め、発振信号ａを分周
器６に入力できる状態となる。分周器６の出力Ｑは発振
信号ａを入力してから、ｎ分周した後信号Ｃは立上る（
ここで発振周波数信号と分周器とが同期とれｔことにな
る）。この時点からテスター４の分周器６の周期時間の
測定が開始され、次に立下る（高電位→低電位）まで測
定される。測定が終ｒすると、信号すは豆下り分周器６
がリセット状態になる。尚テスター４での判断は分周器
６をバイナリイ方式にし九場合、次の様に計算される。
ｆｏ：発振周波数、Ｔｏ：発振周期
Ｔ：測定周期、ｎ：分局段数
〔発明の効果〕
以上説明し友ように本発明は、外部に分周期を設定する
ことによりテスターの動作周波数より高い周波数源をも
つｆｃＩＣを自動的に測定することができる効果がある
。
ことによりテスターの動作周波数より高い周波数源をも
つｆｃＩＣを自動的に測定することができる効果がある
。
第１図は本発明の一実施例によるテストシステムの回路
図、第２図は口略図内信号のタイミングチャートである
。 １・・・・・・被測定集積回路、２・・・・・・発振イ
ノバータ、３・・・・・・水晶撮動子、４・・自・・集
積回路専用テスター、５・・・・・・２ＮＡＮＤゲート
、６・・川・分周期、ａ・・・・・・発振信号、ｂ・・
・・・・分周器の初期設定信号、Ｃ・・・・・・分周器
出力信号、ｄ・・・・・・集積回路専用テスターから被
測定集積回路への命令信号、ｅ・・・・・・被測定集積
回路から集積回路専用テスターへのデータ信号。 ／９４むり゛チャート 茅２回
図、第２図は口略図内信号のタイミングチャートである
。 １・・・・・・被測定集積回路、２・・・・・・発振イ
ノバータ、３・・・・・・水晶撮動子、４・・自・・集
積回路専用テスター、５・・・・・・２ＮＡＮＤゲート
、６・・川・分周期、ａ・・・・・・発振信号、ｂ・・
・・・・分周器の初期設定信号、Ｃ・・・・・・分周器
出力信号、ｄ・・・・・・集積回路専用テスターから被
測定集積回路への命令信号、ｅ・・・・・・被測定集積
回路から集積回路専用テスターへのデータ信号。 ／９４むり゛チャート 茅２回
Claims (1)
- 被測定用集積回路の発振出力を分周器により分周し該分
周器の分周出力を集積回路用テスターに入力し、該テス
ターより前記分周器の分周出力の周期を測定する事によ
り被測定用集積回路の発振周波数を測定することを特徴
とする集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2965585A JPS61189472A (ja) | 1985-02-18 | 1985-02-18 | 集積回路の試験法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2965585A JPS61189472A (ja) | 1985-02-18 | 1985-02-18 | 集積回路の試験法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189472A true JPS61189472A (ja) | 1986-08-23 |
Family
ID=12282125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2965585A Pending JPS61189472A (ja) | 1985-02-18 | 1985-02-18 | 集積回路の試験法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0396272A2 (en) * | 1989-05-02 | 1990-11-07 | Kabushiki Kaisha Toshiba | IC device including test circuit |
| US5260931A (en) * | 1990-10-02 | 1993-11-09 | Tdk Corporation | Disk cartridge with improved transmission shutter mechanism |
-
1985
- 1985-02-18 JP JP2965585A patent/JPS61189472A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0396272A2 (en) * | 1989-05-02 | 1990-11-07 | Kabushiki Kaisha Toshiba | IC device including test circuit |
| US5260931A (en) * | 1990-10-02 | 1993-11-09 | Tdk Corporation | Disk cartridge with improved transmission shutter mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5997065A (ja) | 論理回路試験装置の試験パタ−ン発生装置 | |
| DE69017169D1 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
| JPS61186023A (ja) | クロック発生回路 | |
| JPH03134574A (ja) | パルス持続時間測定方法および回路 | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| CN114326925A (zh) | 一种信号同步输出方法、装置、设备及介质 | |
| US5754063A (en) | Method and apparatus to measure internal node timing | |
| US5315242A (en) | Method for measuring AC specifications of microprocessor | |
| JP3069717B2 (ja) | 通信用ｉｃの試験方法 | |
| JPH0933619A (ja) | 半導体試験装置における周波数測定方法 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR100492692B1 (ko) | 테스트 장치 | |
| JPH1152015A (ja) | 高速半導体集積回路装置のテスト回路 | |
| JPS5914784Y2 (ja) | パツケ−ジテスタ | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH0389180A (ja) | 期待パターンの後半反転回路 | |
| KR20030058820A (ko) | 디램의 스피드 테스트 회로 및 테스트방법 | |
| US9906355B2 (en) | On-die signal measurement circuit and method | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| JPS62152046A (ja) | クロツク発生回路を内蔵する集積回路 | |
| JPH0829487A (ja) | Ｄｕｔの良否判定回路 | |
| JPS61117466A (ja) | 伝搬遅延時間の測定方法 | |
| JPH04109733A (ja) | 出力回路 | |
| JPH0534418A (ja) | テスト回路 | |
| JPH04249779A (ja) | 半導体のテスト装置 |