发明内容
本发明的目的在于提供一种量子芯片的测试方法、装置以及量子计算机,用于解决现有技术中量子芯片测试效率较低的问题。
为了解决以上技术问题,本发明提出一种量子芯片的测试方法,所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特,所述测试方法包括:
对所述第一量子比特执行第一实验,所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时;
对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时;
基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。
可选地,所述对所述第一量子比特执行第一实验,包括:
设置第一延时的预设范围,所述第一延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第一频率控制线上待施加的第一频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第一延时的预设范围,对所述第一频率控制线施加具有不同所述第一延时的所述第一频率控制信号;
获取所述第一量子比特处于选定本征态的概率随所述第一延时的第一变化情况;
基于所述第一变化情况获取所述第一相对延时。
可选地,所述基于所述第一变化情况获取所述第一相对延时,包括:
在所述第一变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第一延时的值为第一时间;
所述第一相对延时设置为所述第一时间。
可选地,所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,包括:
设置第三延时的预设范围,所述第三延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第三频率控制线上待施加的第三频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第三延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第二量子态控制线施加所述第二量子态控制信号;
判断所述第三延时的预设范围是否均已遍历;
若否,则调整所述第三延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第二量子比特处于选定本征态的概率随所述第三延时的第三变化情况;
基于所述第三变化情况获取所述第三相对延时。
可选地,所述基于所述第三变化情况获取所述第三相对延时,包括:
在所述第三变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第三延时的值为第三时间;
所述第三相对延时设置为所述第三时间。
可选地,所述基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,包括:
基于以下公式获取所述第五相对延时:
t5=t3-t1;
其中,t1为所述第一相对延时,t3为所述第三相对延时,t5为所述第五相对延时。
基于同一发明构思,本发明还提出一种量子芯片的测试方法,所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线与第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试方法包括:
对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验,所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时;
基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时;
基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时;
基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时。
可选地,所述系列实验包括利用单量子比特逻辑门获取所述第一相对延时的第一实验,所述第一实验包括:
设置第一延时的预设范围,所述第一延时为所述第一量子态控制信号与所述第一频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第一延时的预设范围,对所述第一频率控制线施加具有不同所述第一延时的所述第一频率控制信号;
获取所述第一量子比特处于选定本征态的概率随所述第一延时的第一变化情况;
基于所述第一变化情况获取所述第一相对延时。
可选地,所述基于所述第一变化情况获取所述第一相对延时,包括:
在所述第一变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第一延时的值为第一时间;
所述第一相对延时设置为所述第一时间。
可选地,所述系列实验还包括利用单量子比特逻辑门获取所述第二相对延时的第二实验,所述第二实验包括:
设置第二延时的预设范围,所述第二延时为所述第二量子态控制信号与所述第二频率控制信号在时序上的起始时刻的时间差;
对所述第二量子态控制线施加所述第二量子态控制信号;
根据设定的所述第二延时的预设范围,对所述第二频率控制线施加具有不同所述第二延时的所述第二频率控制信号;
获取所述第二量子比特处于选定本征态的概率随所述第二延时的第二变化情况;
基于所述第二变化情况获取所述第二相对延时。
可选地,所述基于所述第二变化情况获取所述第二相对延时,包括:
在所述第二变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第二延时的值为第二时间;
所述第二相对延时设置为所述第二时间。
可选地,所述系列实验还包括利用单量子比特逻辑门获取所述第三相对延时的第三实验,所述第三实验包括:
设置第三延时的预设范围,所述第三延时为所述第一量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第三延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第二量子态控制线施加所述第二量子态控制信号;
判断所述第三延时的预设范围是否均已遍历;
若否,则调整所述第三延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第二量子比特处于选定本征态的概率随所述第三延时的第三变化情况;
基于所述第三变化情况获取所述第三相对延时。
可选地,所述基于所述第三变化情况获取所述第三相对延时,包括:
在所述第三变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第三延时的值为第三时间;
所述第三相对延时设置为所述第三时间。
可选地,所述系列实验还包括利用单量子比特逻辑门获取所述第四相对延时的第四实验,所述第四实验包括:
设置第四延时的预设范围,所述第四延时为所述第二量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差;
对所述第二量子态控制线施加所述第二量子态控制信号;
根据设定的所述第四延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第一量子态控制线施加所述第一量子态控制信号;
判断所述第四延时的预设范围是否均已遍历;
若否,则调整所述第四延时的值,并返回执行所述对所述第二量子态控制线施加所述第二量子态控制信号;
若是,则获取所述第一量子比特处于选定本征态的概率随所述第四延时的第四变化情况;
基于所述第四变化情况获取所述第四相对延时。
可选地,所述基于所述第四变化情况获取所述第四相对延时,包括:
在所述第四变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第四延时的值为第四时间;
所述第四相对延时设置为所述第四时间。
可选地,所述基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,包括:
基于以下公式获取所述第五相对延时:
t5=t3-t1;
其中,t1为所述第一相对延时,t3为所述第三相对延时,t5为所述第五相对延时。
可选地,所述基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时,包括:
基于以下公式获取所述第六相对延时:
t6=t2-t4;
其中,t2为所述第二相对延时,t4为所述第四相对延时,t6为所述第六相对延时。
可选地,所述基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时,包括:
基于以下公式获取所述第七相对延时;
t7=t5+t6;
其中,t5为所述第五相对延时,t6为所述第六相对延时,t7为所述第七相对延时。
基于同一发明构思,本发明还提出一种量子芯片的信号同步方法,利用上述特征描述中任一项所述的量子芯片的测试方法获取的各个相对延时对所述量子芯片中各个量子比特的频率控制线和/或量子态控制线的信号做同步校准。
基于同一发明构思,本发明还提出一种量子芯片的测试装置,所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特,所述测试装置包括:
第一实验执行模块,其被配置为对所述第一量子比特执行第一实验,所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时;
第三实验执行模块,其被配置为对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时;
第五相对延时获取模块,其被配置为基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。
基于同一发明构思,本发明还提出一种量子芯片的测试装置,所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线与第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试装置包括:
系列实验执行模块,其被配置对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验,所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时;
第五相对延时获取模块,其被配置为基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,所述第五相对延时用于反映所述第一频率控制信号与所述第三频率控制信号之间的相对延时;
第六相对延时获取模块,其被配置为基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时,所述第六相对延时用于反映所述第二频率控制信号与所述第三频率控制信号之间的相对延时;
第七相对延时获取模块,其被配置为基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时,所述第七相对延时用于反映所述第一频率控制信号与所述第二频率控制信号之间的相对延时。
基于同一发明构思,本发明还提出一种量子控制***,利用上述特征描述中任一项所述的量子芯片的测试方法,或包括上述特征描述中任一项所述的量子芯片的测试装置。
基于同一发明构思,本发明还提出一种量子计算机,包括上述特征描述中所述的量子控制***。
基于同一发明构思,本发明还提出一种可读存储介质,其上存储有计算机程序,所述计算机程序被一处理器执行时能实现上述特征描述中任一项所述的量子芯片的测试方法,或上述特征描述中所述的量子芯片的信号同步方法。
与现有技术相比,本发明具有以下有益效果:
本发明提出的一种量子芯片的测试方法,利用量子芯片中的可调耦合器作为中转媒介,首先获取第一量子比特的第一量子态控制线与第一频率控制线之间的第一相对延时,然后获取第一量子比特的第一量子态控制线与可调耦合器的第三频率控制线之间的第三相对延时,然后利用获取到的第一相对延时和第三相对延时直接获取第一频率控制线与第三频率控制线的第五相对延时,本申请的方案无需两量子比特逻辑门的参与,有效提高了量子芯片的测试效率。
本发明还提出一种量子芯片的信号同步方法、量子芯片的测试装置、量子控制***、量子计算机以及可读存储介质,与所述量子芯片的测试方法属于同一发明构思,因此具有相同的有益效果,在此不做赘述。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参考图2,本发明实施例提出一种量子芯片的测试方法,所述量子芯片包括第一量子比特、第二量子比特以及用于耦合连接所述第一量子比特和所述第二量子比特的可调耦合器,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线以及第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试方法包括:
S10:对所述第一量子比特执行第一实验,所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时;
S20:对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时;
S30:基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。
本领域技术人员可以理解的是,在本实施例中,所述第一相对延时用于反映施加在所述第一量子态控制线上的第一量子态控制信号与施加在所述第一频率控制线上的第一频率控制信号之间的相对延时,所述第三相对延时用于反映所述第一量子态控制信号与施加在所述第三频率控制线上的第三频率控制信号之间的相对延时,所述第五相对延时用于反映所述第一频率控制信号与所述第三频率控制信号之间的相对延时。
另外,在对量子比特的量子态控制线上施加量子态控制信号(也即X门)将其激发到|1>态时,若此时频率控制线的频率控制信号在时序上与量子态控制信号完全重合,由于量子比特的比特频率被调开,此时的X门就无法将该量子比特驱动到|1>态,量子控制信号与频率控制信号在时序上已经对齐,我们利用这种现象,由于一般情况下频率控制线上信号传输速度比量子态控制线上信号传输速度快,所以我们可以通过扫描频率控制线上施加的延时,测得|1>态概率最低(或者|0>态概率最高)对应的延时就是频率控制线路需要施加的延时大小。以上描述也是本实施例中第一实验、第二实验、第三实验、第四实验可以获得相应延时的原理。与现有技术不同之处在于,本实施例提出的一种量子芯片的测试方法,利用量子芯片中的可调耦合器作为中转媒介,首先获取第一量子比特的第一量子态控制线与第一频率控制线之间的第一相对延时,然后获取第一量子比特的第一量子态控制线与可调耦合器的第三频率控制线之间的第三相对延时,然后利用获取到的第一相对延时和第三相对延时直接获取第一频率控制线与第三频率控制线的第五相对延时,本申请实施例的方案无需两量子比特逻辑门的参与,有效提高了量子芯片的测试效率。
本领域技术人员可以理解的是,对于包含可调耦合器的量子芯片而言,其结构一般为相邻的两个量子比特通过可调耦合器耦合连接,可调耦合器可以调节两个量子比特的耦合强度。量子芯片的结构可参考图1,其中,Q1和Q2为两个量子比特,C0为可调耦合器,R1和R2为两个量子比特的读取腔,XY1、XY2为量子态控制线,Z1、Z2、Z3为频率控制线,可调耦合器的结构实际上与量子比特的结构类似,区别仅在于可调耦合器只有频率控制线,没有配套的量子态控制线以及读取腔。在量子芯片的实际应用时,我们需要保证量子芯片中的时序能够对齐,以图1为例,需要保证XY1、XY2、Z1、Z2以及Z3的时序对齐,以此确保量子芯片中各种信号的同步。另外,量子比特的本征态包括|0>态以及|1>态。
请参考图3,在本实施例中,所述对所述第一量子比特执行第一实验,包括:
设置第一延时的预设范围,所述第一延时为所述第一量子态控制信号与所述第一频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第一延时,对所述第一频率控制线施加所述第一频率控制信号;
判断所述第一延时的预设范围是否均已遍历;
若否,则调整所述第一延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第一量子比特处于|0>态或|1>态的概率随所述第一延时的第一变化情况;
基于所述第一变化情况获取所述第一相对延时。
本领域技术人员可以理解的是,对于量子比特而言,施加在量子态控制线上的量子态控制信号其实就是量子比特逻辑门,在本实施例中提到的各种量子态控制信号其实是π信号也就是X门,X门是单量子比特逻辑门的一种,其作用是将量子比特从基态激发到激发态,例如,所述第一量子态控制信号为X门。本实施例中提到的各种频率控制信号本质上是一种脉冲信号,优选为一种平顶高斯波,例如所述第一频率控制信号为一种平顶高斯波。
具体地,所述基于所述第一变化情况获取所述第一相对延时,包括:
在所述第一变化情况中获取所述第一量子比特处于|0>态或|1>态的概率的极值点对应的所述第一延时的值为第一时间;
所述第一相对延时设置为所述第一时间。
请参考图5,在本实施例中,所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,包括:
设置第三延时的预设范围,所述第三延时为所述第一量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第三延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第二量子态控制线施加所述第二量子态控制信号;
判断所述第三延时的预设范围是否均已遍历;
若否,则调整所述第三延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第二量子比特处于|0>态或|1>态的概率随所述第三延时的第三变化情况;
基于所述第三变化情况获取所述第三相对延时。
具体地,所述基于所述第三变化情况获取所述第三相对延时,包括:
在所述第三变化情况中获取所述第二量子比特处于|0>态或|1>态的概率的极值点对应的所述第三延时的值为第三时间;
所述第三相对延时设置为所述第三时间。
具体地,基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,包括:
基于以下公式获取所述第五相对延时:
t5=t3-t1;
其中,t1为所述第一相对延时,t3为所述第三相对延时,t5为所述第五相对延时。
基于同一发明构思,请参考图7,本实施例还提出一种量子芯片的测试方法,所述量子芯片包括第一量子比特、第二量子比特以及用于耦合连接所述第一量子比特和所述第二量子比特的可调耦合器,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线与第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试方法包括:
S100:对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验,所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时;
S200:基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时;
S300:基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时;
S400:基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时。
本领域技术人员可以理解的是,所述第一相对延时用于反映施加在所述第一量子态控制线上的第一量子态控制信号与施加在所述第一频率控制线上的第一频率控制信号之间的相对延时,所述第二相对延时用于反映施加在所述第二量子态控制线上的第二量子态控制信号与施加在所述第二频率控制线上的第二频率控制信号之间的相对延时,所述第三相对延时用于反映所述第一量子态控制信号与施加在所述第三频率控制线上的第三频率控制信号之间的相对延时,所述第四相对延时用于反映所述第二量子态控制信号与所述第三频率控制信号之间的相对延时,所述第五相对延时用于反映所述第一频率控制信号与所述第三频率控制信号之间的相对延时,所述第六相对延时用于反映所述第二频率控制信号与所述第三频率控制信号之间的相对延时,所述第七相对延时用于反映所述第一频率控制信号与所述第二频率控制信号之间的相对延时。
具体地,在本实施例中,所述量子芯片的测试方法可具体包括:
对所述第一量子比特执行第一实验,所述第一实验用于获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时;
对所述第二量子比特执行第二实验,所述第二实验用于获取所述第二量子态控制线与所述第二频率控制线之间的第二相对延时;
对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,所述第三实验用于获取所述第一量子态控制线与所述第三频率控制线之间的第三相对延时;
对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第四实验,所述第四实验用于获取所述第二量子态控制线与所述第三频率控制线之间的第四相对延时;
基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时;
基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时;
基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时。
请参考图3,在本实施例中,所述对所述第一量子比特执行第一实验,包括:
设置第一延时的预设范围,所述第一延时为所述第一量子态控制信号与所述第一频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第一延时,对所述第一频率控制线施加所述第一频率控制信号;
判断所述第一延时的预设范围是否均已遍历;
若否,则调整所述第一延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第一量子比特处于|0>态或|1>态的概率随所述第一延时的第一变化情况;
基于所述第一变化情况获取所述第一相对延时。
具体地,所述基于所述第一变化情况获取所述第一相对延时,包括:
在所述第一变化情况中获取所述第一量子比特处于|0>态或|1>态的概率的极值点对应的所述第一延时的值为第一时间;
所述第一相对延时设置为所述第一时间。
请参考图4,在本实施例中,对所述第二量子比特执行第二实验,包括:
设置第二延时的预设范围,所述第二延时为所述第二量子态控制信号与所述第二频率控制信号在时序上的起始时刻的时间差;
对所述第二量子态控制线施加所述第二量子态控制信号;
根据设定的所述第二延时,对所述第二频率控制线施加所述第二频率控制信号;
判断所述第二延时的预设范围是否均已遍历;
若否,则调整所述第二延时的值,并返回执行所述对所述第二量子态控制线施加所述第二量子态控制信号;
若是,则获取所述第二量子比特处于|0>态或|1>态的概率随所述第二延时的第二变化情况;
基于所述第二变化情况获取所述第二相对延时。
具体地,所述基于所述第二变化情况获取所述第二相对延时,包括:
在所述第二变化情况中获取所述第二量子比特处于|0>态或|1>态的概率的极值点对应的所述第二延时的值为第二时间;
所述第二相对延时设置为所述第二时间。
请参考图5,在本实施例中,所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,包括:
设置第三延时的预设范围,所述第三延时为所述第一量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差;
对所述第一量子态控制线施加所述第一量子态控制信号;
根据设定的所述第三延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第二量子态控制线施加所述第二量子态控制信号;
判断所述第三延时的预设范围是否均已遍历;
若否,则调整所述第三延时的值,并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号;
若是,则获取所述第二量子比特处于|0>态或|1>态的概率随所述第三延时的第三变化情况;
基于所述第三变化情况获取所述第三相对延时。
具体地,所述基于所述第三变化情况获取所述第三相对延时,包括:
在所述第三变化情况中获取所述第二量子比特处于|0>态或|1>态的概率的极值点对应的所述第三延时的值为第三时间;
所述第三相对延时设置为所述第三时间。
请参考图6,在本实施例中,所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第四实验,包括:
设置第四延时的预设范围,所述第四延时为所述第二量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差;
对所述第二量子态控制线施加所述第二量子态控制信号;
根据设定的所述第四延时,对所述第三频率控制线施加所述第三频率控制信号;
对所述第一量子态控制线施加所述第一量子态控制信号;
判断所述第四延时的预设范围是否均已遍历;
若否,则调整所述第四延时的值,并返回执行所述对所述第二量子态控制线施加所述第二量子态控制信号;
若是,则获取所述第一量子比特处于|0>态或|1>态的概率随所述第四延时的第四变化情况;
基于所述第四变化情况获取所述第四相对延时。
具体地,所述基于所述第四变化情况获取所述第四相对延时,包括:
在所述第四变化情况中获取所述第一量子比特处于|0>态或|1>态的概率的极值点对应的所述第四延时的值为第四时间;
所述第四相对延时设置为所述第四时间。
进一步地,在本实施例中,所述基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,包括:
基于以下公式获取所述第五相对延时:
t5=t3-t1;
其中,t1为所述第一相对延时,t3为所述第三相对延时,t5为所述第五相对延时。
进一步地,在本实施例中,所述基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时,包括:
基于以下公式获取所述第六相对延时:
t6=t2-t4;
其中,t2为所述第二相对延时,t4为所述第四相对延时,t6为所述第六相对延时。
进一步地,在本实施例中,所述基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时,包括:
基于以下公式获取所述第七相对延时;
t7=t5+t6;
其中,t5为所述第五相对延时,t6为所述第六相对延时,t7为所述第七相对延时。
在所述第三实验和所述第四实验中,由于可调耦合器没有配套的量子态控制线,在执行实验时,借助了与其耦合连接的两个量子比特的量子态控制线,具体原理在上面已经描述过,在此不做赘述,所述第一实验、所述第二实验与所述第三实验、所述第四实验的流程基本相同,区别仅在于在所述第三实验和所述第四实验中,分别多了对所述第二量子态控制线施加所述第二量子态控制信号以及对所述第一量子态控制线施加所述第一量子态控制信号。
基于同一发明构思,本实施例还提出一种量子芯片的信号同步方法,利用上述特征描述中任一项所述的量子芯片的测试方法(图2),或利用上述特征描述中任一项所述的量子芯片的测试方法(图7)获取的各个相对延时对所述量子芯片中各个量子比特的频率控制线和/或量子态控制线的信号做同步校准。
基于同一发明构思,请参考图8,本实施例还提出一种量子芯片的测试装置,所述量子芯片包括第一量子比特、第二量子比特以及用于耦合连接所述第一量子比特和所述第二量子比特的可调耦合器,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线以及第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试装置包括:
第一实验执行模块10,其被配置为对所述第一量子比特执行第一实验,所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时;
第三实验执行模块20,其被配置为对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验,所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时;
第五相对延时获取模块30,其被配置为基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。
可以理解的是,所述第一实验执行模块10、所述第三实验执行模块20以及所述第五相对延时获取模块30可以合并在一个装置中实现,或者其中的任意一个模块可以被拆分成多个子模块,或者,所述第一实验执行模块10、所述第三实验执行模块20以及所述第五相对延时获取模块30中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个功能模块中实现。根据本发明的实施例,所述第一实验执行模块10、所述第三实验执行模块20以及所述第五相对延时获取模块30中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上***、基板上的***、封装上的***、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,所述第一实验执行模块10、所述第三实验执行模块20以及所述第五相对延时获取模块30中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
基于同一发明构思,请参考图9,本实施例还提出一种量子芯片的测试装置,所述量子芯片包括第一量子比特、第二量子比特以及用于耦合连接所述第一量子比特和所述第二量子比特的可调耦合器,所述第一量子比特具有第一量子态控制线与第一频率控制线,所述第二量子比特具有第二量子态控制线与第二频率控制线,所述可调耦合器具有第三频率控制线,所述测试方法包括:
系列实验执行模块100,其被配置对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验,所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时;
第五相对延时获取模块200,其被配置为基于所述第一相对延时以及所述第三相对延时,获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时,所述第五相对延时用于反映所述第一频率控制信号与所述第三频率控制信号之间的相对延时;
第六相对延时获取模块300,其被配置为基于所述第二相对延时以及所述第四相对延时,获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时,所述第六相对延时用于反映所述第二频率控制信号与所述第三频率控制信号之间的相对延时;
第七相对延时获取模块400,其被配置为基于所述第五相对延时以及所述第六相对延时,获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时,所述第七相对延时用于反映所述第一频率控制信号与所述第二频率控制信号之间的相对延时。
可以理解的是,所述系列实验执行模块100、所述第五相对延时获取模块200、所述第六相对延时获取模块300、所述第七相对延时获取模块400可以合并在一个装置中实现,或者其中的任意一个模块可以被拆分成多个子模块,或者,所述系列实验执行模块100、所述第五相对延时获取模块200、所述第六相对延时获取模块300、所述第七相对延时获取模块400中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个功能模块中实现。根据本发明的实施例,所述系列实验执行模块100、所述第五相对延时获取模块200、所述第六相对延时获取模块300、所述第七相对延时获取模块400中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上***、基板上的***、封装上的***、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,所述系列实验执行模块100、所述第五相对延时获取模块200、所述第六相对延时获取模块300、所述第七相对延时获取模块400中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
基于同一发明构思,本实施例还提出一种量子控制***,利用上述特征描述中任一项所述的量子芯片的测试方法(图2),或利用上述特征描述中任一项所述的量子芯片的测试方法(图7),或包括所述的量子芯片的测试装置。
基于同一发明构思,本实施例还提出一种量子计算机,包括所述的量子控制***。
基于同一发明构思,本实施例还提出一种可读存储介质,其上存储有计算机程序,所述计算机程序被一处理器执行时能实现上述特征描述中任一项所述的量子芯片的测试方法(图2),或上述特征描述中任一项所述的量子芯片的测试方法(图7),或所述的量子芯片的信号同步方法。
所述可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备,例如可以是但不限于电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所描述的计算机程序可以从可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收所述计算机程序,并转发该计算机程序,以供存储在各个计算/处理设备中的可读存储介质中。用于执行本发明操作的计算机程序可以是汇编指令、指令集架构 (ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。所述计算机程序可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机程序的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、***和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机程序实现。这些计算机程序可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些程序在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机程序存储在可读存储介质中,这些计算机程序使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有该计算机程序的可读存储介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机程序加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的计算机程序实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。