CN1611002A - 结构高度低的封装元器件及制造方法 - Google Patents

结构高度低的封装元器件及制造方法 Download PDF

Info

Publication number
CN1611002A
CN1611002A CNA028264010A CN02826401A CN1611002A CN 1611002 A CN1611002 A CN 1611002A CN A028264010 A CNA028264010 A CN A028264010A CN 02826401 A CN02826401 A CN 02826401A CN 1611002 A CN1611002 A CN 1611002A
Authority
CN
China
Prior art keywords
chip
carrier substrates
components
parts
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028264010A
Other languages
English (en)
Other versions
CN100561860C (zh
Inventor
C·霍夫曼
J·波尔特曼
H·克吕格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN1611002A publication Critical patent/CN1611002A/zh
Application granted granted Critical
Publication of CN100561860C publication Critical patent/CN100561860C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

为了简化可靠地封装元器件而提议，在芯片和载体基底之间的连接借助连接焊料球来完成，这些焊料球埋在载体基底的凹槽里。此外，元器件直接位于载体基底上，尤其是位于一个围绕着在芯片上的元器件构造的框上。

Description

结构高度低的封装元器件及制造方法
本发明涉及多结构高度缩小的封装元器件，尤其是在压电基底上形成的以声波工作的元器件。
电气元器件的发展趋势日益变为寻求无实心壳体的元器件。为了保护元器件不受环境影响，已经提出了各种简单的元器件封装方法。一种可行方案在于，完全用一层覆膜盖住一个元器件，例如完全将一个元器件埋在塑料中，在这里，只有元器件的导电接点是例外。但对在表面上带有相对直接埋置来说易损坏的元器件构造的元器件来说，封装是成问题的。
例如已经有人为表面波元器件提出了以下措施，即所述元器件在安置在压电基底上的元器件构造的表面上借助一个简单的且尤其是由塑料构成的盖被盖上，随后元器件继续被封起来。一个由本申请人以PROTEC的名称使用的封装方法和这样的封装结构例如在EP0759231B1中公开了。由于这样集成制造的用于元器件构造的盖本身只提供有限的保护作用，所以，例如在DE19806818A中提出了，这些元器件按照芯片倒装布置形式焊在基底上并且随后用膜盖住，该膜在元器件之间与基底密封封闭在一起。在这样的元器件覆膜的另一个变型方式里，也有人建议，这些膜通过在膜上涂覆金属层被进一步气密封闭起来并且该金属层例如通过电镀来加厚。但这种方法的缺点就是用于涂覆膜的层叠过程很复杂以及需要湿化学金属化或电镀金属化，这可能已经在覆膜不密的情况下导致湿气进入元器件构造里。
因此，本发明的任务是提出一种具有简单但气密的封装结构的元器件及其制造方法。
根据本发明，通过如权利要求1所述的元器件来完成该任务。本发明的有利实施形式以及该元器件的制造方法可从其它权利要求中得到。
本发明提出这样一种元器件封装结构，其中，带有元器件构造的芯片尽管按照芯片倒装技术借助连接焊料球被安装在载体基底上，但芯片不是再象过去那样与载体基底间隔开地安置在载体基底上，而是根据本发明，芯片表面贴在载体基底上。这在本发明的元器件中是如此做到的，即连接焊料球不是直接安置在载体基底的表面上，而是安置在载体基底的凹槽里，结果，实际上涉及到降低的焊料球。在凹槽底面上设有载体基底的可焊的连接面，它们通过焊料球与在芯片表面上的对应的可焊金属化导电连接。
可焊的连接面最好布置在至少有两层的载体基底的下层的表面上，它们在上层的凹槽中露出。在此，这些连接面可以与一布线结构相关，该布线结构最终导致元器件的对外接点，这些对外接点最好安置在载体基底的底面上，并且尤其是被构造成能够SMD。
如果是单层载体基底，则这些连接面也可以由能SMD的对外接点(SMD垫)构成，它们在载体基底底面上如此覆盖封闭凹槽，即为此使用位于其中的焊料球。
本发明的元器件的优点是，结构高度与已知的封装元器件相比更小，这是因为在芯片和载体基底之间的距离被缩短了，因为芯片表面已经贴在载体基底上。
该元器件的另一优点是，焊料的位置和相对布置形式可以借助凹槽来精确预定。这样一来，就可以采用元器件的紧凑而节省面积的设计，这可以如此进一步得到改善，即可以根据本发明获得其横截面面积比过去更小的焊料球。
芯片安置的另一优点在于，作用于芯片的力如尤其是可能在热负荷时出现的力通过支撑面被更好地分散开并且连接焊料球由此解除了机械应力。也能由此缩小焊料球大小，因为根据本发明，其机械承载作用被尽量减小了。
芯片表面安置在载体基底上的另一优点是，通过这种放置，已能实现在芯片和载体基底之间的密封。在任何情况下，这都导致在芯片和载体基底之间有最窄的缝，它可以通过简单方式再被封起来。
本发明的封装结构特别有利地被用于这样的元器件，即它以声波来工作并且例如成SAW元器件(表面波元件)、FBAR谐振元器件、BAW谐振元器件、SCF滤波器件的形式。这些元器件的共同点是，元器件的物理性能且尤其是中心频率或谐振频率受到了作用于芯片压电基底的机械力的影响。该元器件的性能也容易对沉积在元器件构造上的表面层做出反应。
为了避免直接作用于芯片元器件构造上的力，本发明在另一个实施形式中建议，元器件中的元器件构造被安置在一个空腔里。为此，设有一个框，该框或是被固定在芯片表面上，或是被固定在朝向芯片的载体基底表面上，它包围着元器件中的元器件构造，并且各物体(在这里就是载体基底或芯片)作为盖片压在框上。安置在由框和载体基底和芯片的两个彼此朝向的表面构成的空腔里的元器件构造此时被四面八方地保护起来。
因裸露安放芯片或载体基底于框上而留下的缝隙用一围绕芯片的完整焊框封闭住。用这样的焊框，尤其是可以相对涂覆在载体基底和芯片的与焊框连接的位置上的金属化提供良好的气密封闭。而在芯片或载体基底上的该框包围出一个凹窝，它限定出用于元器件构造的空腔的几何形状。因此，也保证了元器件构造始终按照距载体基底的精确间距来布置并且可靠防止对元器件构造的直接机械作用。此外，该框可以突出到载体基底或芯片的表面之上。但是，也可以用一凹窝的内边缘构成该框，其下底面在其余表面的高度之下并且形成了用于容纳元器件构造的空腔。
作为突出构造，框由塑料或金属化构成并且与元器件或载体基底的其它组成部分或构造成一体地制成。尤其是，如果该框以金属化形式形成在芯片上，则它可以至少局部与其余的表现为元器件构造的金属化一起产生。由金属化构成的或涂有金属化的框的优点是，尤其是当金属表面在安置芯片时接触到另一金属化，该金属表面表现为接触面或留在载体基底或芯片之间的缝隙的良好密封。该金属化也提供了对焊框的良好的接触、附着和浸润，因此，确保了在空腔内气密封闭整个元器件或元器件构造。但是，这两个接触面即框的表面和贴在框上的接触面也可以没有附加涂层。相应地，在载体基底上的接触面由上述层的材料构成，而在芯片上的该接触面由基底构成。不过，与之无关地，在载体基底和芯片之间分界的外部区域里，有利地设置一个金属化，可利用该金属化在两个部分上封闭上述焊框。
不过，载体基底最好不一定是一个至少有两层的多层陶瓷体，它可以是LTCC陶瓷、HTCC陶瓷或HTCC和LTCC的组合体和或许聚合物层。陶瓷可以有利地被构造成非收缩陶瓷。这在烧结时保证了只有很小的尺寸变化，因此，在生膜里规定的几何形状在烧结时被尽可能保留了下来，或者至少按照可重现的方式遭遇到由烧结收缩引起的很小的收缩过程。利用LTCC陶瓷，可以给生膜配备成本低廉的金属化，与LTCC陶瓷的较低烧结温度相比，确保了其耐久性。
不过，也可以将载体基底构造成PCB形式，它以单层或多层印制电路板形式形成在塑料基底上。
与多层载体基底材料无关，其单独的层被分别金属化，至少是在这些表面上，即这些表面在多层载体基底中靠内。靠内的金属化通孔也可以在各层结合成多层基底之前开设。朝外的并通向多层载体基底的表面的金属化通孔可以在这些层结合起来后开设并金属化。在起到镜面作用的并在这些层之间的适当的金属化中，它也可以起到用于激光处理的阻挡层的作用，利用这样的激光处理能提供一个凹槽以便露出该金属化。不过，也可以早在烧结之前就在这些层中产生成凹槽形式的金属化通孔。随后，这些金属化通孔可以有利地先填充上辅助材料，这些辅助材料可以在烧结后通过简单方式被除去。
在两层载体基底的情况下，只需要使设置在第一层和第二层之间的金属化轨在这两层结合前被涂覆上去。通行该金属化的金属化通孔可以事后以凹槽的形式设置，在这些凹槽里，露出了在这两层之间的金属化。
尤其对于其中露出连接面的凹槽来说，这些凹槽的直径大于在下层表面上的可焊连接面的直径是有利的。由于可焊连接面的直径主要对随后的焊料球直径负责，所以，这样一来，允许小的焊料球直径，就是说，它不接触凹槽壁面。为了实现这样的直径有限的连接金属化，设置在载体基底的下层中的金属化通孔最好被用来限定下层表面的可焊连接面。在下层里的填充有导电材料的金属化通孔可以以其表面构成在上层凹槽里的连接金属化。对于这个实施例来说，在下层里的金属化通孔最好填充有银钯，它们随后还要涂上电镀铜层或铜金层，以便制造出可焊的接点。铜金层也可以是无电流沉积的。作为封闭层，镍金层也是适当的，在这里，尤其是薄薄的封闭用金层被证明是非常有利的，因为它可以用焊料良好浸润，因此，它允许将连接焊料尤其是焊料球自动构造化。当涂覆焊料时，它附着在这些位置上，即这些位置显示出用焊料的良好浸润性，就是说，尤其是覆有薄金涂层的表面。
在下层表面上的连接面随后在凹槽处露出，这些连接面也可以是矩形的，例如是条形印制导线的一部分。凹槽也可以成矩形并且还最好具有比在凹槽里露出的印制导线的宽度更大的直径，它表现为连接面。
焊料球能通过各种方法成功制成，其中，本发明建议的将焊料球安置在凹槽里的措施提供了另一个制造焊料球的可能性，它迄今为止尚未为人所知。按照传统方式，焊料球可以通过电镀沉积产生在连接面上，例如通过沉积SnPb、SnAg、SnCu、SnAgCu或SnAu。在电镀沉积后可以是重熔，这导致形成相应的合金。
也可以按照传统方式借助丝网印刷或掩模印刷由焊料膏产生焊料球并且随后进行回流焊，在回流焊作业中，焊料球获得其球形形状。另一个方法专门针对在凹槽中的连接面的本发明实施形式，其中，焊料膏被刮入、碾入或抹入凹槽里，随后进行回流焊。该方法的优点是，为了制造焊料球，无须进行构造化，因为焊料沉积自动地在凹槽里进行。按照本发明的、只与按照本发明的焊料球降低一起进行的方法变型方案是通过晃入焊料球来完成。在这里，规定了焊料球大小并因此精确限定了焊料球尺寸。
另一个制造焊料球的可能性在于，代替回流焊地进行激光照射，其中，焊料球通过逐点加热被熔化并且同时产生在理想位置上。
也可以通过缸在凹槽上从焊料膜上进行材料冲切来形成焊料球。
或者，焊料球也可以产生于芯片表面上的可焊金属化上。这例如也可以通过在相应的金属化上的电镀沉积来完成。也可以将焊料滴掩模印刷到金属化上并随后进行重熔。由于在这里可焊金属化的浸润性也简化了构造化，所以，可以把金属构造的不同浸润性用于在晶片或芯片上构造焊料球。例如，可以将位于芯片上的金属化的大部分钝化，例如通过产生阳极氧化层，该氧化层还可以覆上一个涂覆的矿物层如氮化硅层。于是，未被钝化层覆盖的表面仍然可以用焊料浸润，或者专门通过其它层即所谓的焊点下方金属化UBM可让焊料浸润，而金属化的钝化表面构成焊料阻挡模。
在芯片表面上，也可以借助激光照射来产生焊料球。
出来元器件构造和可焊的金属化外，根据本发明，在芯片表面上还有其它的金属化，它们简化了本发明元器件与焊框的密封。为此，芯片在其由带有元器件构造的表面和端面构成的并在元器件中朝向载体基底的下边缘区域里涂有一金属化。它可以与可焊的金属化一起产生，例如通过溅射作业。城市，首先产生一个钛和铜的层系(为了更好附着)。该层的足够大的厚度已经可以通过溅射得到，例如100-200纳米的钛和大于6微米的铜。但是，也可以产生一个薄的钛/铜层(1-2微米的铜)并且随后电镀加厚。此时，铜层可以被加厚到约10-20微米。在载体基底上的框最好也用一层相应的金属化来实现，在这里，框的构造化借助一个光刻掩模并通过构造化溅射来实现。该掩模也可以如此形成，即它在电镀加厚过程里能留在载体基底上。
该框最好这样构造化，即芯片在其下边缘区域里能贴在框上，而一个框区仍未被芯片盖住。此时，在芯片上的金属化如此构成，即芯片的端面最好也被金属化。
用于涂覆液态焊料的有利成分就是SnAg、SnAgCu、SnCuAg或SnAu的成分。为了制造焊框，优选高熔点焊料。这样做的优点是，高熔点焊料的焊接也可以在随后的工序中在焊接元器件是保持不变，并且既不***，也不以其它方式变化。结果，既不会有焊接点应力，也不会有元器件相对其原始状态变迁。这延长了元器件使用寿命并且防止了在继续加工元器件时因焊点***会损伤元器件。
在本发明的另一个实施例里，为与焊框接触而拟定的金属镀敷在芯片下边缘区域里并至少在芯片下边缘之下的一个条形区域里在载体基底上在焊上芯片后进行。这也可以用溅射作用来完成。在这种情况下，整个芯片背面可以具有一个金属化并且它有利地与在载体基底上的一接点连接，其随后设置用于接地。相应地，最好由金属构成的框不仅也与在芯片背面上的金属化连接，而且接地。这样一来，成功地电磁屏蔽了元器件。
另一个优点表现为，接地的框最好也适用于排走热应力，其例如可能在制造过程和与之相关的作用于芯片的压电基底的温度下产生。该框最好也与金属化连接，该金属化布置在芯片表面的自由面里并位于元器件构造的旁边，在这样的面上只会出现这样的热负荷。也可以如此构造该框，即它覆盖住庄严感到自由面。利用在非有源自由面里的这些金属化或相应构造的框，成功地吸收了由热产生的负荷并且无害地将热负荷穿给框和进而传给大地。
热负荷的传走还能通过以下有利的措施来促进，即芯片表面的未被元器件构造占据的自由面被粗糙化。通过该芯片表面的粗糙化和/或构造化，引起了表面过向框飞弧而放电并由此使自由面放电，这种飞弧尽量靠近芯片表面。
表面粗糙化的另一优点是，涂覆于其上的金属化能够更好地附着。芯片表面的粗糙化在此可通过喷射法来完成，其中微粒流指向芯片表面。芯片表面的敏感易损区尤其是元器件构造此时通过一层漆或构造化膜被保护起来，因为在表面之间在喷射过程里不除去材料。也可以通过有选择地蚀刻使表面***糙，这种蚀刻不作用于易损构造且尤其是元器件构造，并且只蚀除芯片材料，即压电基底。为此，例如可以采用接地等离子体，它们对元器件构造无害。
涂覆在芯片背面上的金属化可以按照本发明的方式用于形成元器件的字符。为此，在该金属化上涂有一层漆，该漆层相对该金属化构成颜色对比。通过激光扫描，可以有选择地去除漆层并且获得书写效果。为了产生对比效果，也可以在金属化上产生其它辅助层，它们可以通过激光来去除。例如，不同的金属化也是适用的，只要它们彼此间能够产生视觉对比就行。这种对比也可能是金属化的不同反射效果或不同颜色。作为对比手段，例如黑色镍是特别适用的。它与金属电镀的金属化或铜形成鲜明对比。
以下，结合实施例和所属的示意并因而未按比例的附图来详细说明本发明，尤其是制造本发明的元器件的方法。
图1在示意横截面图里示出了本发明的元器件。
图2以简要的示意横截面图表示不同的变型方案。
图3表示在安装芯片前的载体基底。
图4表示芯片和焊框装上时的载体基底。
图5表示凹槽和可焊的连接面的不同实施例。
图6以示意横截面图表示在将芯片装到载体基底上时的不同步骤。
图7以示意横截面图表示用于与焊框连接的另一金属化。
图8以示意横截面图表示加在金属化上的焊框。
图9以示意横截面图表示如何用喷射法来减小芯片层后以及在芯片之间区域里的载体基底层厚的。
图10以示意横截面图表示具有倒棱边缘的芯片如何被直接装在焊框上的。
图11以示意横截面图表示本发明的一个具有单层载体基底的实施例。
图1以示意横截面图表示本发明元器件的第一实施例。该元器件主要包括芯片CH如压电基底，在其一个表面上产生元器件构造BS，如一个表面波元器件(SAW元器件)的条状金属化。该芯片被装在一载体基底TS上，该载体基底至少包括一个上层OS和一个下层US。
在载体基底TS的上层OS中设有一些凹槽AN。在这些凹槽的底面上设有可焊的连接面LA，在这些连接面上设有连接焊料球BU。焊料球BU将可焊的连接面LA与在芯片CH表面上的可焊的金属化LM连接起来。在这里，芯片本身安置在一个框RA上，该框限定出在上层OS表面和芯片CH表面之间的距离并且防止元器件构造BS直接接触载体基底。直接接触芯片下边缘和载体基底的相邻表面区并环绕整个芯片地设有一个焊框LR，焊框相对载体基底TS密封了芯片CH。在上层OS和下层US之间设有印制导线LB，它们能构成布线平面。其它穿过下层或或许其它层的金属化通孔为对外接通元器件提供了与电接点的导电连接，例如同在载体基底底面上的SMD触点KO的导电连接。
图2表示本发明元器件的另一个变型方案，它在框的布置形式方面不同于图1的实施例。
图2a以示意横截面图表示一个布置接头，其中，在载体基底表面或其上层OS上的框的尺寸被确定为芯片能只支撑在框RA的靠内部分上。在框RA的空闲区域上设置着焊框LR，在这里，焊框不是与基底而是与框和芯片CH气密焊接在一起。框RA又气密地与载体基底焊接在一起。
图2b表示一个实施例，其中，在载体基底的上层OS里设有一凹窝VT。凹窝VT的边缘构成框RA，芯片CH贴在该框上。同时，该框位于与上层OS的其余表面一样的高度上。凹窝VT的深度h2决定了芯片表面距载体基底或者距离在凹窝VT中的上层的距离。
图2c表示这样的布置形式，其中，芯片整面贴在载体基底的上层OS上。在这个实施例里，元器件构造BS(图中未示出)最好由一个钝化层保护，它的机械强度足够高或者足够硬。这样的钝化层例如可以是在通常由铝构成的元器件构造上的阳极氧化层。这种钝化例如还覆有一个二氧化硅层或四氮化硅层。这个实施例的特点是能够非常简单地制造，因为可以省掉框或凹槽的加工。
图3以示意俯视图表示在安装芯片CH的载体基底TS的表面形状。框RA最好仿照芯片CH的形状并因而尤其是成矩形。或许被倒棱的芯片边缘导致框RA的形状相应改变。在框内是出了一些凹槽AN，在这些凹槽里安装着焊料球BU，以便焊接并接通芯片CH。
图4以示意俯视图表示一个在装上芯片CH和焊框LR后的元器件实施例。如图所示，焊框LR和芯片CH被完全封起来并因而表现出元器件构造和或许存在于芯片和载体基底之间的空腔的良好密封。
图5以示意俯视图表示不同的实施例，它表示可焊的连接面LA能如何在凹槽AN中相对凹槽进行构造。
图5b表示一种布置结构，其中，可焊的连接面LA的底面不是圆的，而是例如成矩形。例如，当在凹槽AN中露出设置在下层表面上的印制导线LB时，就能获得这样的形状。
图5c也表示成矩形的可焊的连接面LA，但与图5a、5b不同，它布置在一个也成矩形的凹槽AN里。凹槽也可以具有其它的横截面，如呈椭圆形。
在图6里，结合示意横截面图地表示芯片如何焊在载体基底TS上。示出了这样的变型方案，其中，焊料球在焊接前产生在上层的凹槽里。焊料球BU为此也浸润有助焊剂，随后装上芯片CH，结果，在细腻盘表面上的可焊的金属化LM接触到焊料球BU并压在其上，如图6b所示。此外，这种安置以高精度完成，其标准偏差只为几微米。图6b也清楚示出了焊料球BU突出超过框RA的高度，因此，芯片在装在焊料球上后相对基底具有高度h5，这个高度大于框的高度h2。
焊接例如借助回流焊来完成。在这种情况下，出现焊料球BU的软化，它随后浸润了可焊的连接面LA以及在芯片表面上的可焊的金属化LM并且与之牢固连接。此时出现了横截面扩大，结果造成焊料球高度降低以及芯片被向下拉并安放在框RA上。在这个状态下，通过由框RA提供的大安放面积保证了芯片的可靠固定并且调节出芯片距载体基底的恒定距离h2。焊料球收缩程度由相应的焊点下方金属化UBM(在这里是可焊的连接面LA和可焊的金属化LM)的面积与焊料球体积之比来定。UBM相对焊料球质量越大，则收缩程度越大。但最好这样调定这个比例，即收缩旗号足以将芯片装到载体基底上或框RA上。因此，在钎焊后，最小的拉力作用于焊点或焊料球上。
图7表示在下个步骤之后的元器件，其中，在芯片和基底的整个表面上，从背面涂覆上一层薄的金属化M，例如通过溅射。该层最好具有与UBM一样的结构。该层尤其用于改善带有要在下个步骤里装上的焊框LR的表面的浸润情况。该金属化M可以通过电镀加厚或无电流地加厚，例如涂上铜和/或镍层或铂层并最后还涂上薄金层。
图8表示在装上焊框LR后的元器件，该焊框气密性良好地构成与金属化M的密封。
在本发明的另一实施形式里，芯片在装上焊框LR后被减薄，例如其做法是使整个结构在喷射法中接受粒子流的处理。在这里，用细微的且较硬的固体微粒如氧化铝颗粒或石英颗粒喷射该表面。处于粒子流作用下的表面越硬，则由粒子流引起的材料蚀除越多。相反，软的表面层起到掩模和防粒子流的保护层作用并防止在这个位置上除去材料。金属化如焊框也可以被除去以便形成构造。如果如图7所示的金属化M例如通过适当的方式在涂上焊框后又在焊框周围被除去并随后对整个面采取喷射法，则出不仅现了芯片CH减薄，而且出现了在焊框LR之外的基底减薄，它在这里起到掩模作用。在减薄法中，原先约为250微米的晶片厚度被减薄到最终的50-100微米或更薄。根据本发明，这种减薄特别简单，因为芯片无应力地贴在框上或载体基底上，因此，它一方面没有因喷射法遇到过高的机械负荷，另一方面，它在减薄后还足够可靠地通过载体基底或框Rad得到稳定。喷射法也可以这样进行，即它在焊框周围导致载体基底TS的断开，其中，一些安置在一个共同载体基底上的元器件被分开。当然，也可以在分开元器件之前设置一个足够软的构造化抗蚀掩模，利用该抗蚀掩模来覆盖芯片，以便或许保护它不会强烈减薄。
在图9中，用阴影线表示了通过喷射法蚀除的区域。
图11表示本发明的一个只有单层载体基底的实施例。在这里，首先在载体基底的底面的这样一个位置上形成用于SMD触点KO的焊垫，即在该位置上方设有一些凹槽。这些凹槽是通过从上面蚀除材料而产生的，例如通过激光或通过微粒喷射法。如果采用激光，则SMD触点KO具有一个成激光阻挡层形式的镜面层，例如一个薄金层。在凹槽AN里露出的SMD触点KO起到连接面AN的作用，焊料球BU贴在该连接面上并且被焊在其上。单层载体基底TS此时不仅可以由陶瓷构成，而且可以由印制电路板材料构成。相应地，SMD触点KO或许可以由电镀或无电流加厚的丝网印刷膏或在第二种全宽下由铜构成。在这里，约20-35微米的厚度足以用于触点KO的机械功能。
以下，更详细地描述一些步骤：
陶瓷载体基底的制造
多层载体基底TS由陶瓷生膜制成，它被印上所需的金属化，这些金属化应该随后位于多层基底的一些层之间。为此，例如适当地采用含Ag/Pd膏剂。金属化通孔的开口(Vias)和用于容纳焊料球BU的凹槽AN已经产生于生膜里，例如通过冲压。带有电极图案的生膜随后被层叠起来并被烧结。在一个实施例里，可以将已开设于生膜里的开口用填料来封闭，填料在烧结后又能被除去。为此，可以采用以下方法组合：
a)用氧化铝填充开口并用喷射法在烧结后除去氧化铝；
b)用氧化铅填充开口并在烧结后通过用醋酸溶解来除去氧化铅；
c)用含碳的材料填充开口并在烧结后通过用醋酸溶解来除去该材料或其残余物。
在烧结后，也产生了外金属化、印制导线和连接面/触点，例如通过印刷导电膏，导电膏随后可无电流或电镀地加厚。为了加厚，沉积金属镍和/或铜和/或铂，最好覆杀一个薄金层以改善焊料的浸润性。
在芯片上产生金属化
一个带有元器件构造BS的芯片CH已经预先形成了所有的金属化，其中包括可焊的金属化和由这样的材料构成的接地布线，即也由该材料构成元器件构造BS。该材料尤其是铝、含铝的合金或含铝和铜层的多层结构。为了在芯片上产生可焊的金属化LM，预先形成的元器件构造在为此而设的位置上被加厚并且为此最好先涂覆上一个光刻掩模并使起构造化。随后，以多层结构Ti/Pt/Au的形式涂覆可焊的金属化LM，例如通过溅射或蒸镀。可焊的金属化LM的总体结构随后具有例如为400纳米的层厚，这处于与位于其下的且用于元器件构造的含铝金属层一样的数量级里。
在方法的一个变型方案里，光刻掩模如此构造，即掩模留在未可焊金属化LM而设的表面上。未被掩模盖住的金属化区且尤其是元器件构造随后进行钝化处理，例如阳极氧化处理。在除去掩模后，可焊的金属化LM通过简单方式可选择地电镀产生在露出来的金属面上，因为经过钝化处理的元器件构造表面没有导电性。
代替用于可焊的金属化的金属镀敷顺序Ti/Pt/Au，也可以沉积Ti/Cu/Au或Ti/Ni/Au。在这里，一些层不仅能电镀产生，也能无电流产生，而一些薄层最好溅射上去。
在一个有利的实施方式里，焊料球在可焊的金属化上的附着通过以下步骤a或b来改善：
a)在涂覆金属化之前在可焊的金属化区域里使芯片表面***糙，
b)构造化地涂覆金属化，从而出现可焊的金属化的一个中断的条状、栅状或筛状构造，在其中断处露出了芯片表面。
使芯片表面粗糙化利用喷射作业完成，其中，易损的构造如元器件构造可利用光刻掩模、漆或薄膜保护起来。
在限定出元器件构造的情况下，构造化地涂覆金属化可以这样进行，例如利用揭除技术进行。也可以在原先大面积涂覆的金属化中事后通过构造化材料蚀除来产生缺口。
框的制造
在该实施例的一部分中规定的并且保证芯片距载体基底的距离h2的框RA可以加在芯片CH表面上，或载体基底TS上层的表面上。如果装在芯片上的框最好成塑料框的形式，则形成在载体基底上的框最好以金属化或可以导电的丝网印刷膏的形式来实现。对于在载体基底上的金属化，尤其优选上述的适用于可焊的连金属化的金属层顺序。在一个薄钛层之上，可以无电流地涂覆上约为1-2微米厚的铜。也可以电镀加厚铜，例如加上10-20微米厚的一铜层和/或一厚达10微米的中间层。
该框的外形尺寸按照芯片外边缘并且可以朝内具有构造，以便接触在芯片的压电基底上的自由面，或者以便使在自由面上的接地布线与框接通。
在框上的由塑料构成的框可以由光刻胶产生，或者借助光刻技术由另一层构造化。
可焊的连接面的制造
可焊的连接面AF产生于上层OS的凹槽底面上。底面金属化是一个借助银膏/钯膏印上的印制导线或在上层和下层之间的布线构造，或者可以由穿过下层US的金属化通孔DK的上封闭层构成。可焊的连接面AF随后在露出在凹槽里的金属化后通过用铜层/金层或镍层/金层的电镀或无电流加厚来形成。金属化的加厚可以穿过凹槽AN地完成。
焊料球的制造
这些焊料球可以产生在上层OS的凹槽里，其中，以下步骤是适用的：
a)电镀沉积SnPb，SnAg，SnCu，SnAgCu，SnAu并随后再熔化，在此产生相应的合金；
b)焊料膏的丝网印刷或掩模印刷，和随后的汇流焊作业以便重熔焊料；
c)以凹槽为掩模，这些凹槽可以通过抹上焊料膏而填充有焊料，焊料随后在汇流焊作业中重熔；
d)将大小适当的焊料球晃入并随后汇流焊，此时，焊料球的尺寸被定为重熔的焊料球能一直降低到凹槽AN的底部并接通在那里的连接面；
e)激光照射；
f)缸直接在凹槽上方从焊料模中定向冲切；
或者，焊料球产生在芯片CH上，在此，以下步骤是适用的：
a)电镀沉积上述焊料并且随后重熔；
b)将焊料滴掩模印刷到可焊的金属化M上并随后重熔，在这里，其余金属化的电极钝化(元器件构造)起到阻焊掩模作用；
c)激光照射。
芯片安装到载体基底上
根据在芯片或载体基底上的焊料球布局，带焊料球的芯片被这样安置到载体基底上，即焊料球安置在这些凹槽里。或者，芯片被安装到位于凹槽里的焊料球，结果，它们可以接触到可焊的金属化。随后，进行回流焊。在这里，焊料球体积与UBM面积之比(可焊的金属化LM/凹槽AN)如此调节，即钎焊导致焊料球收缩，这种收缩足以使芯片贴在载体基底或框上。在贴在载体基底或框上后，如此稳定芯片，即焊料球的因芯片/焊料球和载体基底的不同热膨胀而引起的应力小许多，可以减小焊料球直径，而不会损失焊接和元器件的稳定性。最好也如此相互协调框的厚度和上层OS的厚度，即这两层共同决定了热膨胀性能，它几乎与焊料球的膨胀性能相同。这样，避免了焊料球承受有害应力。
涂覆焊框
在将芯片焊到载体基底上后，在芯片背面和载体基底的表面上整面涂上金属化，例如通过溅射。为此，厚100-200纳米的钛尤其适用。该层可以随后用铜和/或镍加厚到约2-20微米。作为耐氧化且焊料可良好浸润的表面层，在此也可以涂上一薄金层作为封闭层。随后，金属化可以被构造化，结果，它只留在焊框应所处的位置上。
接着，产生一个焊框。它例如这样进行，即焊料粉末被洒到整个面上并且随后进行回流焊。通过形成能熔化流动的焊料，它们最终只富集在要浸润表面的位置上，即具有裸露金属层的表面区域里。例如，也可以冲切出一个框形焊料膜，以便围绕芯片安放或布置在芯片上。也可以冲切这样的焊料膜片，即它具有整个被焊框包围起来的且大小适当的面并且被安置在芯片上。
在这里，回流焊也导致焊料集中在被裸露的金属表面覆盖的区域里。通过在涂覆焊框前借助光掩模技术相应地构造该区域，金属化的待浸润区域被限制在一个沿芯片边缘的窄条和该载体基底表面的相邻条形区里。
图10表示本发明的一个替换实施例。在这里，焊框LR在安装芯片CH之前形成在载体基底上。为此，首先一个金属化RMS类似于焊点下方金属化(UBM)地产生在载体基底的为焊框而设的位置上。焊框可以通过印刷、电镀加厚UBM或也作为框形焊料膜地被涂上去。在这个实施例里，芯片侧边缘被倒棱，结果，芯片朝向带有元器件构造的表面缩小。随后，它在侧边缘上最好与可焊的金属化LM(或者UBM)一起被金属化RMC，如通过溅射。在芯片边缘上的优选边缘角度KW此时小于45度，因为这样一来，金属化RMC可以与在芯片上的UBM一起形成。
随后，芯片可以被装到载体基底上，它以倒棱的侧边缘安置在焊框LR上并且在钎焊的同时在芯片侧边缘上出现了与金属化RMC的钎焊连接。
在陶瓷上的芯片的减薄
在钎焊后，芯片可被减薄，以便总体得到更低的结构高度。出于操作性考虑而具有对元器件功能来说不需要这样大的约250微米的厚度的芯片(压电晶体)此时可以被减薄到50-100微米。对减薄来说，尤其适用借助直径小于50微米的氧化铝微粒的微粒喷射。也可以磨光芯片。此外，芯片被可靠地安置在框或载体基底上保证了在减薄过程中不损伤芯片，因为芯片通过框得到足够的稳定。在按照微粒喷射方式进行加工之前，可以借助柔软的抗蚀掩模如光刻掩模来覆盖这些区域，即在这些区域里应该防止蚀除。但是，也可以在减薄芯片的同时除去载体基底区域或者甚至借助喷射法完全分断开这些区域。在这种情况下，可能需要事先也用一掩模盖住芯片。
由于本发明可以结合几个实施例来说明，所以，本发明不局限于这些实施例。本发明的元器件或者其制造方法的其它变型方案尤其在于不同的几何形状构造、不同的要使用的材料或者使用类似的但可得到同样效果的工艺。不过，主要总是保留把焊料球布置在载体基底凹槽里的方式，本发明的小元器件高度以及更简单和更好的元器件密封性与之相关。
利用本发明的方法，最好同时在一个相当大面积的载体基底上安置多个芯片并且随后进行封装。在这些芯片之间，随后可以分割载体基底，以便分出独立的元器件或成组的相互连接成模块的元器件。分割和分离可以利用喷射法或通过锯切来完成。表面层和尤其是待分割的金属化此时或许可以事先通过湿化学方式被结构化，或者通过等离子体蚀刻被除去。

Claims (26)

1、一种元器件，它具有：
-一个带有元器件构造的芯片(CH)，该芯片在一表面上具有与元器件构造(BS)连接的可焊的金属化(LM)；
-一个载体基底(TS)，该载体基底在下表面上具有用于与该芯片的元器件构造导电连接的连接面(KO)以及印制导线，这些印制导线与连接面(AF)相连，在这里，这些连接面分别至少在底面的局部上通过在载体基底(TS)里的凹槽(AN)而露出，
其中，芯片(CH)按照芯片倒装布置形式借助设置在凹槽(AN)里的连接焊料球(BU)来安装，这些连接焊料球导电连接在芯片上的可焊的金属化(LM)和在载体基底(TS)上的连接面(AF)，并且该芯片至少部分贴在该载体基底上。
2、如权利要求1所述的元器件，其特征在于，它具有一个多层的载体基底(TS)，该载体基底至少包括一个上层和一个下层(OS，US)，这些连接面(AF)布置在该下层的上表面上。
3、如权利要求1所述的元器件，其特征在于，在载体基底(TS)内的凹槽(AN)在下侧由可焊的触点(KO)封闭，这些触点在载体基底的底面上布置在凹槽之上。
4、如权利要求1-3之一所述的元器件，其特征在于，该芯片(CH)作为SAW元器件、FBAR谐振器件、BAW谐振器件或SCF滤波器件形成在压电基底上。
5、如权利要求4所述的元器件，其特征在于，在芯片(CH)或载体基底(TS)上设有一个框(RA)，该元器件构造(BS)的一部分设置在一个空腔里，该空腔由该框和芯片和载体基底的两个相互朝向的表面围成，该框形成用于芯片或载体基底的支架，在载体基底和芯片之间的接触面用一个完整的焊框(LR)被环绕封闭起来。
6、如权利要求5所述的元器件，其特征在于，该框(RA)由塑料或金属化构成，它设置在芯片(CH)或载体基底(TS)上，或者该框是一个设置在载体基底上的凹窝(VT)的限定边界，该凹窝的深度(h2)至少等于设置在该空腔里的元器件构造(BS)的高度。
7、如权利要求5或6所述的元器件，其特征在于，该框(RA)以金属化形式形成在载体基底(TS)的表面上并且沿着朝向载体基底的芯片边缘并在该芯片边缘下面环绕布置，在该框和芯片(CH)之间的界面用一个完整的焊框(LR)被环绕封闭起来。
8、如权利要求1-7之一所述的元器件，其特征在于，在该载体基底(TS)的下层(US)上设有金属化通孔(DK)，它们填充有导电材料，其中，金属化通孔的表面构成连接面(AF)。
9、如权利要求1-8之一所述的元器件，其特征在于，该载体基底(TS)是无变形的LTCC陶瓷。
10、如权利要求1-9之一所述的元器件，其特征在于，在该载体基底(TS)的底侧上设有能SMD的连接金属化(KO)，它们通过金属化通孔(DK)与布置在至少有两层的载体基底(TS)的两层(US，OS)之间的并且在各连接面(AF)之间的布线(LB)连接或直接与这些连接面连接。
11、如权利要求1-10之一所述的元器件，其特征在于，芯片(CH)至少在其下边缘区域里被镀敷上金属，载体基底(TS)在芯片的下边缘的下方至少被镀敷上一条金属，其中，该金属化包括Al、Ni、Cu、Pt、Au中的至少一种。
12、如权利要求1-11之一所述的元器件，其特征在于，在该芯片(CH)的背面上整面涂有一个漆层，该漆层可选择地被去掉以便产生字符。
13、如权利要求12所述的元器件，其特征在于，在该漆层的下面设有一个为了该漆层而形成视觉对比的附加层。
14、如权利要求1-13之一所述的元器件，其特征在于，该芯片(CH)的外边缘被倒棱，从而芯片向着载体基底(TS)收缩。
15、封装元器件的制造方法，其中，
-设有一个多层的载体基底(TS)，它具有有一定深度(h1)的凹槽(AN)，在这些凹槽里露出了可焊的连接面(AF)；
-设有一个在一个表面上有元器件构造(BS)以及与元器件构造连接的可焊的金属化(LM)的芯片；
-在芯片的或载体基底的表面上产生一个有一定深度(h2)的凹窝(VT)以便容纳有一定高度(h3)的元器件构造；
-在这些可焊的连接面或可焊的金属化上形成一个有一定高度(h4)的焊料球(BU)，其中h4＞(h1+h2)，
-该芯片(CH)按照芯片倒装布置形式被装到并焊在载体基底(TS)上，从而这些可焊的连接面(AF)通过焊料球(BU)与可焊的金属化(LM)连接；
-该芯片在由熔化决定的焊料球共同降低到高度(h1+h2)时降低到载体基底上并贴在那里；
-元器件构造(BS)设置在一个由凹窝(VT)构成的并被芯片或载体基底盖住的有一定高度(h2)的空腔里。
16、如权利要求15所述的方法，其特征在于，在载体基底(TS)上，在该芯片下边缘之下的区域里产生一个第一接触金属化(M)，并且在该芯片(CH)上，在安放面和芯片端面之间的区域里产生一个第二接触金属化，并且产生一个环绕芯片的焊框(LR)以便将该第一和第二接触金属化连接起来。
17、如权利要求15或16所述的方法，其特征在于，使用一个向着带有元器件构造的表面缩小的并带有倾斜的侧边缘的芯片，该焊框是在将芯片装在载体基底上之前产生的，芯片侧边缘在焊接时以位于那里的金属化安置在焊框上并且与焊框焊接在一起。
18、如权利要求15-17之一所述的方法，其特征在于，焊料球(BU)是通过以下方式形成到芯片(CH)的可焊的金属化(LM)上或载体基底(TS)的可焊的连接面(AF)上，
(a)电镀沉积，
(b)丝网印刷或掩模印刷，
(c)将焊料膏刮抹到载体基底的凹槽里，
(d)将焊料球摇晃到凹槽里，
(e)激光照射，
(f)在凹槽上方冲切焊料膜。
19、如权利要求15-18之一所述的方法，其特征在于，采用一个至少有一上层和一下层(US)的载体基底(TS)，在下层中为可焊的连接面(AF)产生一些凹槽，借助导电材料填充这些凹槽或为凹槽配设可焊的覆层，该覆层就是可焊的连接面(AF)，并且这些连接面在上层(OS)的凹槽(AN)中露出。
20、如权利要求15-19之一所述的方法，其特征在于，在上层里的这些凹槽(AN)的底面被选择成大于在下层(US)表面上的可焊的连接面(AF)的面积，焊料球(BU)的横截面被选择得小于凹槽(AN)的横截面。
21、如权利要求15-20之一所述的方法，其特征在于，在焊接和产生焊框(LR)以后，借助微粒喷射法或通过磨光而从芯片(CH)的背面除去材料，芯片由此变薄。
22、如权利要求15-21之一所述的方法，其特征在于，芯片(CH)在使用中被用到大面积的载体基底(TS)上并且最终通过在芯片之间划分开载体基底而被分成元器件或模块。
23、如权利要求22所述的方法，其特征在于，这种划分通过喷射法进行，焊框(LR)起到掩模作用。
24、如权利要求15-23之一所述的方法，其特征在于，一多层陶瓷片被用作载体基底(TS)，一些凹槽(AN)在烧结前产生于多层陶瓷片的上层(OS)里并且填有填料，填料在烧结后又被除去。
25、如权利要求24所述的方法，其特征在于，为了填充这些凹槽(AN)和为了又除去该填料，选用以下方法组合中一种，
(a)用三氧化二铝填充并借助喷射法除去三氧化二铝，
(b)用氧化铅填充并通过用醋酸溶解来除去氧化铅，
(c)用含碳材料填充并通过用醋酸溶解来除去含碳材料。
26、如权利要求15-25之一所述的方法，其特征在于，焊料球(BU)附着在可焊的金属化上通过以下步骤a或b来改善，
a)在涂覆金属化之前在可焊的金属化区域里使芯片表面***糙，
b)构造化地涂覆金属化，从而出现可焊的金属化的一个中断的条状、栅状或筛状构造，在其中断处露出了芯片表面。
CNB028264010A 2001-12-28 2002-12-11 结构高度低的封装元器件及制造方法 Expired - Fee Related CN100561860C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10164494.9A DE10164494B9 (de) 2001-12-28 2001-12-28 Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE10164494.9 2001-12-28

Publications (2)

Publication Number Publication Date
CN1611002A true CN1611002A (zh) 2005-04-27
CN100561860C CN100561860C (zh) 2009-11-18

Family

ID=7711155

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028264010A Expired - Fee Related CN100561860C (zh) 2001-12-28 2002-12-11 结构高度低的封装元器件及制造方法

Country Status (5)

Country Link
US (1) US6982380B2 (zh)
JP (1) JP2005514846A (zh)
CN (1) CN100561860C (zh)
DE (1) DE10164494B9 (zh)
WO (1) WO2003058810A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456635C (zh) * 2004-12-24 2009-01-28 富士通媒体部品株式会社 电子器件及其制造方法
CN101410183B (zh) * 2006-03-30 2012-10-17 C2V有限公司 一种构造具有流控及电学功能的器件的方法
CN107004664A (zh) * 2014-12-09 2017-08-01 追踪有限公司 可简单制造的电子元器件和制造电子元器件的方法
CN107078419A (zh) * 2014-10-31 2017-08-18 迪睿合株式会社 各向异性导电膜
CN107078420A (zh) * 2014-11-17 2017-08-18 迪睿合株式会社 各向异性导电膜
CN107078418A (zh) * 2014-10-28 2017-08-18 迪睿合株式会社 各向异性导电膜、其制造方法、及连接结构体
CN107768067A (zh) * 2016-08-23 2018-03-06 三星电机株式会社 共模滤波器及其制造方法
CN107834989A (zh) * 2017-11-08 2018-03-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
CN108028453A (zh) * 2015-09-14 2018-05-11 高通股份有限公司 采用集成空腔滤波器的倒装芯片以及相关部件、***和方法
CN109417369A (zh) * 2016-06-29 2019-03-01 追踪有限公司 具有薄层覆盖物的组件和其产生方法
CN110039148A (zh) * 2019-05-14 2019-07-23 合肥晶澳太阳能科技有限公司 一种光伏组件接线盒的焊接结构和接线盒
CN110289218A (zh) * 2019-06-18 2019-09-27 北京猎户星空科技有限公司 一种集成电路板生产方法及集成电路板
CN111146093A (zh) * 2020-01-06 2020-05-12 张正 一种半导体堆叠封装结构及其制备方法
CN111192863A (zh) * 2020-01-10 2020-05-22 张正 一种芯片堆叠封装结构及其制备方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145363A1 (de) * 2001-09-14 2003-04-10 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE102004050027B4 (de) * 2003-10-15 2008-02-21 Qimonda Ag Verfahren zum Herstellen eines Wafer Level Packages
TWI259564B (en) 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP4808729B2 (ja) * 2004-11-12 2011-11-02 アナログ デバイシーズ インク 離間した突き当て型コンポーネント構造体
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7372134B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Integrated circuit edge protection method and apparatus
KR20060115095A (ko) * 2005-05-04 2006-11-08 삼성전기주식회사 기밀특성이 우수한 표면탄성파 소자 패키지
DE102005029453B4 (de) 2005-06-24 2022-03-17 Snaptrack, Inc. Chipbauelement mit verbesserter thermischer Beständigkeit
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
KR101193453B1 (ko) 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US7662665B2 (en) * 2007-01-22 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
DE102007020288B4 (de) 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102007028288B4 (de) * 2007-06-20 2013-06-06 Epcos Ag Mit akustischen Wellen arbeitendes MEMS Bauelement und Verfahren zur Herstellung
US20090140419A1 (en) * 2007-11-29 2009-06-04 Kenneth Rhyner Extended plating trace in flip chip solder mask window
DE102008025202B4 (de) 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
JP5111307B2 (ja) * 2008-08-29 2013-01-09 京セラ株式会社 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8296940B2 (en) * 2010-04-19 2012-10-30 General Electric Company Method of forming a micro pin hybrid interconnect array
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
DE102010056431B4 (de) * 2010-12-28 2012-09-27 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品
JP6261867B2 (ja) 2013-01-25 2018-01-17 太陽誘電株式会社 弾性波デバイスの製造方法
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
DE102014223862A1 (de) * 2014-11-24 2016-05-25 Robert Bosch Gmbh Anordnung mit einem Trägersubstrat und einem Leistungsbauelement
JP2016201780A (ja) * 2015-04-14 2016-12-01 太陽誘電株式会社 弾性波デバイス
DE102015121979B4 (de) * 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
DE102016110539A1 (de) * 2016-06-08 2017-12-14 Biotronik Se & Co. Kg Stoffschlüssige metallische Verbindung basierend auf einer galvanischen Abscheidung
KR102404058B1 (ko) 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN112670278B (zh) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577611A (en) * 1980-06-18 1982-01-14 Fujitsu Ltd Mounting method for elastic surface wave element
US4862247A (en) * 1987-11-24 1989-08-29 Texas Instruments Incorporated Contact joint for semiconductor chip carriers
JPH07221589A (ja) 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH09512677A (ja) 1994-05-02 1997-12-16 シーメンス マツシタ コンポーネンツ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウント コンパニ コマンデイート ゲゼルシヤフト 電子デバイスのカプセル化装置
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2943764B2 (ja) * 1997-05-16 1999-08-30 日本電気株式会社 フリップチップ実装型半導体素子の樹脂封止構造
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
DE19806818C1 (de) 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
JP3213292B2 (ja) 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP2001094390A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
DE10016867A1 (de) 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
DE10104574A1 (de) 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456635C (zh) * 2004-12-24 2009-01-28 富士通媒体部品株式会社 电子器件及其制造方法
CN101410183B (zh) * 2006-03-30 2012-10-17 C2V有限公司 一种构造具有流控及电学功能的器件的方法
CN107078418B (zh) * 2014-10-28 2019-07-09 迪睿合株式会社 各向异性导电膜、其制造方法、及连接结构体
CN107078418A (zh) * 2014-10-28 2017-08-18 迪睿合株式会社 各向异性导电膜、其制造方法、及连接结构体
CN107078419B (zh) * 2014-10-31 2021-11-23 迪睿合株式会社 各向异性导电膜
CN107078419A (zh) * 2014-10-31 2017-08-18 迪睿合株式会社 各向异性导电膜
CN107078420A (zh) * 2014-11-17 2017-08-18 迪睿合株式会社 各向异性导电膜
CN107004664B (zh) * 2014-12-09 2021-02-05 追踪有限公司 可简单制造的电子元器件和制造电子元器件的方法
CN107004664A (zh) * 2014-12-09 2017-08-01 追踪有限公司 可简单制造的电子元器件和制造电子元器件的方法
CN108028453B (zh) * 2015-09-14 2019-12-27 高通股份有限公司 采用集成空腔滤波器的倒装芯片以及相关部件、***和方法
CN108028453A (zh) * 2015-09-14 2018-05-11 高通股份有限公司 采用集成空腔滤波器的倒装芯片以及相关部件、***和方法
CN109417369A (zh) * 2016-06-29 2019-03-01 追踪有限公司 具有薄层覆盖物的组件和其产生方法
CN107768067A (zh) * 2016-08-23 2018-03-06 三星电机株式会社 共模滤波器及其制造方法
CN107768067B (zh) * 2016-08-23 2020-06-16 三星电机株式会社 共模滤波器及其制造方法
CN107834989B (zh) * 2017-11-08 2022-10-25 中电科技集团重庆声光电有限公司 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
CN107834989A (zh) * 2017-11-08 2018-03-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的高散热陶瓷外壳结构
CN110039148A (zh) * 2019-05-14 2019-07-23 合肥晶澳太阳能科技有限公司 一种光伏组件接线盒的焊接结构和接线盒
CN110289218A (zh) * 2019-06-18 2019-09-27 北京猎户星空科技有限公司 一种集成电路板生产方法及集成电路板
CN111146093B (zh) * 2020-01-06 2021-08-24 亿芯微半导体科技(深圳)有限公司 一种半导体堆叠封装结构及其制备方法
CN111146093A (zh) * 2020-01-06 2020-05-12 张正 一种半导体堆叠封装结构及其制备方法
CN111192863A (zh) * 2020-01-10 2020-05-22 张正 一种芯片堆叠封装结构及其制备方法

Also Published As

Publication number Publication date
DE10164494B4 (de) 2014-06-18
DE10164494A1 (de) 2003-07-17
JP2005514846A (ja) 2005-05-19
US20050034888A1 (en) 2005-02-17
US6982380B2 (en) 2006-01-03
CN100561860C (zh) 2009-11-18
WO2003058810A1 (de) 2003-07-17
DE10164494B9 (de) 2014-08-21

Similar Documents

Publication Publication Date Title
CN1611002A (zh) 结构高度低的封装元器件及制造方法
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
CN1262468C (zh) 在现场气密封装微***的方法
CN1182574C (zh) 半导体装置、薄膜载带及其制造方法
JP5141076B2 (ja) 半導体装置
CN1118098C (zh) 半导体集成电路器件
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1174665C (zh) 多层挠性布线板
CN1577813A (zh) 电路模块及其制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1136220A (zh) 载片及其制造方法和安装方法
CN1906758A (zh) 复合陶瓷基板
CN1497717A (zh) 电路装置及其制造方法
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1678175A (zh) 电路部件模块及其制造方法
CN1254856C (zh) 电路装置的制造方法
JP5977180B2 (ja) 配線基板
CN1518340A (zh) 照相机组件及其制造方法
US6555758B1 (en) Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like
CN1110091C (zh) 凸点电极间无短路且与电路板分离的半导体器件及制造工艺
JP6892252B2 (ja) 電子素子実装用基板および電子装置
US20070221704A1 (en) Method of manufacturing circuit device
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP6978258B2 (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170911

Address after: California, USA

Patentee after: SNAPTRACK, Inc.

Address before: Munich, Germany

Patentee before: EPCOS AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20211211