CN113241109A - 非易失性存储器设备 - Google Patents

非易失性存储器设备 Download PDF

Info

Publication number
CN113241109A
CN113241109A CN202110072029.0A CN202110072029A CN113241109A CN 113241109 A CN113241109 A CN 113241109A CN 202110072029 A CN202110072029 A CN 202110072029A CN 113241109 A CN113241109 A CN 113241109A
Authority
CN
China
Prior art keywords
voltage
erase
dummy
line
unused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110072029.0A
Other languages
English (en)
Inventor
尹明远
朱相炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113241109A publication Critical patent/CN113241109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种非易失性存储器设备，包括：存储器块，具有连接到虚设单元的未用线以及连接到常规单元的在用线；以及控制器，在擦除操作期间将擦除电压施加到存储器块、将未用线擦除电压施加到未用线并将字线擦除电压施加到在用线。在对常规单元进行编程的编程操作期间不对虚设单元进行编程，未用线擦除电压在第一时间点从第一电压转变为浮置电压，并且控制器读取虚设单元，并基于读取虚设单元的结果来控制第一电压的大小和第一时间点中的至少一个。

Description

非易失性存储器设备
本申请要求于2020年1月22日在韩国知识产权局提交的韩国专利申请No.10-2020-0008313的优先权，并在此通过引用完整地并入其公开内容。
技术领域
本公开涉及一种非易失性存储器设备。
背景技术
存储器设备是可以在必要时存储数据并读取数据的存储器。存储器设备可以大致分为即使不被供电也不会丢失所存储的数据的非易失性存储器(NVM)、以及当不被供电时会丢失所存储的数据的易失性存储器(VM)。
这种存储器设备的特性可能会由于各种原因而改变，诸如使用环境、使用次数和使用时间。因此，可能会损坏存储器设备的可靠性。因此，提高存储器设备的可靠性的方法正逐渐兴起。
发明内容
本公开的方面提供了一种非易失性存储器设备，通过预先检测未用线的劣化并对该未用线进行擦除来提高可靠性。
本公开的方面还提供了一种操作非易失性存储器设备的方法，该非易失性存储器设备通过预先检测未用线的劣化并对该未用线进行擦除来提高可靠性。
根据本发明的示例性实施例，一种非易失性存储器设备包括：设置在衬底上的存储器块，该存储器块包括连接到多个第一虚设存储器单元的第一未用线以及连接到多个常规存储器单元的多条在用线，非易失性存储器设备被配置为使得在对多个常规存储器单元执行的编程操作期间不对多个第一虚设存储器单元进行编程；以及控制器，被配置为对存储器块执行擦除操作，其中，控制器在擦除操作中使得将衬底电压施加到设置有存储器块的衬底，将第一未用线擦除电压施加到第一未用线，并且将字线擦除电压施加到多条在用线。在将衬底电压施加到衬底期间，衬底电压在参考时间点开始从第一衬底电压电平朝着第二衬底电压电平增大。在将第一未用线擦除电压施加到第一未用线期间，第一未用线擦除电压在参考时间点之后的第一时间点从第一电压电平转变为浮置电压。控制器还被配置为读取所擦除的多个第一虚设存储器单元，并且基于读取所擦除的多个第一虚设存储器单元的结果来控制第一电压电平的大小和第一时间点中的至少一个。
根据本发明的示例性实施例，一种非易失性存储器设备，包括：设置在衬底上的存储器块，该存储器块包括连接到多个第一虚设存储器单元的第一未用线以及连接到多个常规存储器单元的多条在用线，非易失性存储器设备被配置为使得在对多个存储器单元执行的编程操作期间不对多个第一虚设存储器单元进行编程；以及控制器，被配置为响应于擦除命令，通过读取多个第一虚设存储器单元来确定多个第一虚设存储器单元是否已劣化，并且响应于确定多个第一虚设存储器单元已劣化，使得将第一未用线擦除电压施加到第一未用线以对多个第一虚设存储器单元执行擦除操作。在将第一未用线擦除电压施加到第一未用线期间，第一未用线擦除电压在参考时间点之后的第一时间点从第一电压电平转变为浮置电压，其中在所述参考时间点，由控制器响应于擦除命令而使得施加到衬底的衬底电压开始从第一衬底电压电平朝着第二衬底电压电平增大。
根据实施例的方面，提供了一种非易失性存储器设备，包括：存储器块，包括连接到虚设单元的未用线以及连接到常规单元的在用线；以及控制器，响应于擦除命令读取虚设单元，并基于读取虚设单元的结果，根据擦除命令在擦除操作期间将未用线擦除电压施加到未用线，其中，在对常规单元进行编程的编程操作期间不对虚设单元进行编程，未用线擦除电压在第一时间点从第一电压转变为浮置电压，并且根据未用线擦除电压对连接到未用线的虚设单元进行擦除。
根据本发明构思的示例性实施例，一种非易失性存储器设备，包括：存储器单元阵列，包括存储器块，在该存储器块中，顺序地堆叠了连接到多个接地选择晶体管的接地选择线、连接到多个第一虚设存储器单元的第一虚设字线、连接到多个常规存储器单元的多条字线、连接到多个第二虚设存储器单元的第二虚设字线以及连接到多个串选择晶体管的串选择线；以及控制器，被配置为接收擦除命令，响应于擦除命令读取多个接地选择晶体管、多个第一虚设存储器单元、多个串选择晶体管和多个第二虚设存储器单元的多个阈值电压，基于读取多个阈值电压的结果，根据擦除命令来确定在擦除操作期间要施加到串选择线、接地选择线、第一虚设字线和第二虚设字线中的每一条的短期擦除电压，并且在将字线擦除电压施加到多条字线的同时，在擦除操作期间将短期擦除电压施加到接地选择线、第一虚设字线、第二虚设字线和串选择线中的每一条。
根据本发明构思的示例性实施例，一种操作非易失性存储器设备的方法，包括：响应于针对设置在衬底上的存储器块的擦除命令，确定存储器块中包括的连接到第一未用线的多个第一虚设存储器单元是否已劣化；响应于确定多个第一虚设存储器单元已劣化，改变连接到多个第一虚设存储器单元的第一未用线的擦除条件；以及根据改变后的第一未用线的擦除条件，通过将第一未用线擦除电压施加到第一未用线来对存储器块执行擦除操作。第一未用线擦除电压在参考时间点之后的第一时间点从第一电压电平转变为浮置电压，其中在参考时间点，响应于擦除命令而施加到衬底的衬底电压开始从第一衬底电压电平朝着第二衬底电压电平增大。在应用于与多条在用线连接的多个存储器单元的编程操作期间不对多个第一虚设存储器单元进行编程。
然而，本公开的方面不限于本文中所述阐述的内容。通过参考下面所给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加清楚明白。
附图说明
根据结合附图对实施例的以下描述，这些和/或其他方面将变得清楚明白且更容易理解，在附图中：
图1是根据本公开实施例的非易失性存储器设备的框图；
图2是图1的存储器块的示例电路图；
图3是图1的存储器块的示例电路图；
图4示出了包括在图2和图3的存储器块中的存储器单元；
图5是示出了根据本公开实施例的操作非易失性存储器设备的方法的流程图；
图6是示出了确定虚设单元是否已劣化的方法的流程图；
图7示出了虚设单元的阈值电压分布的变化；
图8是用于说明根据本公开实施例的操作非易失性存储器设备的方法的电压时序图；
图9是用于说明根据本公开实施例的操作非易失性存储器设备的方法的示图；
图10是用于说明本公开实施例的操作非易失性存储器设备的方法的电压图；
图11是用于说明根据本公开实施例的操作非易失性存储器设备的方法的电压时序图；
图12是用于说明根据本公开实施例的操作非易失性存储器设备的方法的电压时序图；
图13是示出了根据本公开实施例的操作非易失性存储器设备的方法的流程图；
图14是示出了对虚设单元执行的擦除验证操作的流程图；
图15示出了虚设单元的阈值电压分布的变化；
图16示出了虚设单元的阈值电压分布的变化；
图17是示出了对虚设单元执行的擦除验证操作的流程图；
图18示出了虚设单元的阈值电压分布的变化；
图19是根据本公开实施例的非易失性存储器设备的示例电路图；
图20是用于说明操作图19的非易失性存储器设备的方法的电压时序图；
图21是根据本公开实施例的非易失性存储器设备的示例电路图；
图22是用于说明操作图21的非易失性存储器设备的方法的电压时序图；以及
图23是根据本公开实施例的非易失性存储器设备的示例电路图。
具体实施方式
在下文中，将参考附图来描述根据本公开的技术精神的实施例。
参考图1，根据本公开实施例的非易失性存储器设备可以包括电压产生器110、行解码器120、数据输入/输出(I/O)电路130、页缓冲器电路140、控制器150和存储器单元阵列160。
非易失性存储器设备可以包括例如NAND闪存、竖直NAND(VNAND)闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁电阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)，但是实施例不限于这些示例。
电压产生器110可以通过使用电源电压来产生非易失性存储器设备所需的操作电压。操作电压可以包括例如编程电压、通过电压、读取电压、读取通过电压、验证电压、擦除电压、位线电压和公共源极电压，但是本公开不是限于此。
行解码器120可以响应于地址ADDR而选择多个存储器块BLK1至BLKa中的任何一个。另外，行解码器120可以通过多条字线WL、至少一条串选择线SSL和至少一条接地选择线GSL连接到存储器单元阵列160。
数据I/O电路130可以通过位线BL连接到控制器150。数据I/O电路130可以基于来自控制器150的操作信号来执行诸如输入和输出之类的操作。数据I/O电路130可以将从存储器控制器接收的地址ADD、命令CMD或控制信号CTRL提供给控制器150。
页缓冲器电路140可以通过位线BL连接到存储器单元阵列160。页缓冲器电路140可以在擦除操作期间将相同的电压提供给位线BL中的每一条。页缓冲器电路140可以从控制器150接收操作信号。页缓冲器电路140可以根据来自控制器150的操作信号来执行诸如擦除、验证和编程操作之类的操作。
控制器150可以基于来自存储器控制器的命令CMD或控制信号CTRL来产生诸如擦除、验证和编程信号之类的操作信号。控制器150可以将所产生的操作信号提供给电压产生器110、行解码器120、页缓冲器电路140或数据I/O电路130。如果必要，非易失性存储器设备除图示的元件之外还可以包括更多的元件。
控制器150可以响应于擦除命令来确定在稍后要描述的存储器块BLK1至BLKa中包括的未用线是否已劣化。可以基于例如连接到未用线的虚设单元(即，虚设存储器单元)的阈值电压分布来确定未用线的劣化。控制器150可以根据读取未用线的结果来控制要施加到存储器块BLK1至BLKa、未用线和在用线的电压，从而执行擦除操作。例如，在虚设字线中的每一条上分别检查劣化确定。并且控制器150可以分别控制要施加到虚设字线的电压。
在擦除操作完成之后，控制器150可以对连接到未用线的虚设单元执行擦除验证操作。在擦除验证操作中，控制器150可以读取连接到未用线的虚设单元，并基于在擦除验证操作完成之前读取连接到未用线的虚设单元的结果，来终止(即，中止)擦除验证操作。当擦除验证操作被中止时，可以将对应的存储器块指定为坏块。
另外，控制器150可以根据未用线的劣化，通过控制要施加到未用线的电压和将浮置电压施加到未用线的时间，来恢复连接到未用线的虚设单元。浮置电压Vf与擦除电压Vers之差可能不会高到引起福勒-诺德海姆(FN)隧穿的程度，因此虚设字线可能被禁止擦除。
因此，根据本公开实施例的非易失性存储器设备可以在执行擦除操作之前确定连接到未用线的虚设单元是否已劣化，并且可以通过控制要施加到未用线的电压和将浮置电压施加到未用线的时间来执行擦除操作，从而提高存储器块BLK1至BLKa的可靠性。
存储器单元阵列160可以包括多个存储器块BLK1至BLKa。存储器块BLK1至BLKa中的每一个可以通过多条字线WL、至少一条串选择线SSL、至少一条接地选择线GSL和公共源极线CSL连接到行解码器120。另外，存储器块BLK1至BLKa中的每一个可以通过多条位线BL连接到页缓冲器电路140。存储器单元阵列160可以是二维存储器单元阵列或三维存储器单元阵列。
图2是图1的存储器块BLK1的示例电路图。
参考图2，当存储器单元阵列160(参见图1)是二维存储器单元阵列时，存储器块BLK1可以包括在用线170、未用线180和公共源极线CSL。
在用线170可以连接到常规单元NC1至NCn。在此，常规单元(即，存储器单元)NC1至NCn可以指在编程操作期间被编程的单元。备选地，常规单元NC1至NCn可以指其中存储或检索数据的存储器单元。根据本公开实施例的在用线170可以包括例如多条字线WL1至WLn。
未用线180可以连接到虚设单元。虚设单元可以具有与常规单元NC1至NCn相同的结构。然而，不对虚设单元执行编程操作和读取操作。换言之，虚设单元可以指其中未存储或检索数据的存储器单元。例如，虚设单元不用于数据存储且不被读取。在读取操作期间，向虚设单元施加与未选择的存储器单元的电压相同的电压。
根据本公开实施例的未用线180可以包括例如接地选择线GSL、串选择线SSL和/或虚设字线DWL1和DWL2。连接到接地选择线GSL的每个虚设单元可以包括接地选择晶体管GST，并且连接到串选择线SSL的每个虚设单元可以包括串选择晶体管SST。
虚设字线DWL1和DWL2可以设置在一组字线WL1至WLn的边缘，以保护连接到字线WL1至WLn的常规单元NC1至NCn。虚设字线DWL1和DWL2可以例如设置在接地选择线GSL与字线WL1之间以减小常规单元NC1至NCn与公共源极线CSL之间的电位差的影响，并且可以设置在串选择线SSL与字线WLn之间以减小常规单元NC1至NCn与位线BL1至BLm之间的电位差的影响。
尽管在图2中第一虚设字线DWL1和第二虚设字线DWL2设置在接地选择线GSL与字线WL1之间以及串选择线SSL与字线WLn之间，但是本公开不限于此。例如，第一虚设字线DWL1和第二虚设字线DWL2也可以设置在上述位置中的仅一个处，或者可以设置在字线WL1至WLn之间。另外，尽管在图2中示出了第一虚设字线DWL1和第二虚设字线DWL2，但是本公开不限于此。存储器块BLK1还可包括更多数量的虚设字线。
存储器块BLK1可以包括设置在位线BL1至BLm与公共源极线CSL之间的多个单元串STR1至STRm。每个单元串(例如，STR1)可以包括接地选择晶体管GST、虚设单元DC1和DC2、常规单元NC1至NCn和串选择晶体管SST。
接地选择晶体管GST可以具有连接到公共源极线CSL的源极以及连接到接地选择线GSL的栅极。串选择晶体管SST可以具有连接到位线BL1至BLm之一的漏极和连接到串选择线SSL的栅极。第一虚设单元DC1、常规单元NC1至NCn和第二虚设单元DC2可以串联连接在串选择晶体管SST的源极与接地选择晶体管GST的漏极之间。
图3是图1的存储器块BLK1的示例电路图。
参考图3，当存储器单元阵列160(参见图1)是三维存储器单元阵列时，存储器块BLK1至BLKa中的每一个可以包括多个三维串STR11至STR33，该多个三维串STR11至STR33沿第一方向X和与第一方向X不同的第二方向Y布置在衬底上且在垂直于由第一方向X和第二方向Y形成的平面的第三方向Z上进行布置。
串STR11至STR33可以分别具有与图2的串STR1至STRm相同的结构。第一虚设字线DWL1可以设置在接地选择线GSL与第一字线WL1之间，并且第二虚设字线DWL2可以设置在串选择线SSL与第六字线WL6之间。串选择线SSL可以被分为第一串选择线SSL1至第三串选择线SSL3。接地选择晶体管GST可以连接到接地选择线GSL1至GSL3。在一些实施例中，接地选择线GSL1至GSL3可以彼此连接。串选择晶体管SST可以连接到位线BL1至BL3，并且接地选择晶体管GST可以连接到公共源极线CSL。
在此，单元串STR11至STR33、字线WL1至WL6、虚设字线DWL1和DWL2、位线BL1至BL3、接地选择线GSL1至GSL3和串选择线SSL1至SSL3的数量以及虚设字线DWL1和DWL2的布置可以根据实施例而变化。
图4示出了包括在图2和图3的存储器块BLK1中的存储器单元。在此，存储器单元可以是常规单元和/或虚设单元。
参考图4，存储器单元可以包括沟道区域1、电荷存储层2和控制栅极3。在存储器单元上进行编程操作的情况下，可以将相对较高的编程电压施加到控制栅极3，并且可以将相对较低的电压(例如，0V)施加到沟道区域1。可以在从控制栅极3朝沟道区域1的方向上形成电场，并且可以在从沟道区域1向电荷存储层2的P方向上转移例如电子的电荷。因此，可以对存储器单元进行编程。
在对存储器单元进行擦除操作的情况下，可以将相对较低的擦除电压(例如，0V)施加到控制栅极3，并且可以将相对较高的电压施加到沟道区域1。可以在从沟道区域1朝控制栅极3的方向上形成电场，并且可以在从电荷存储层2向沟道区域1的E方向上转移例如电子的电荷。因此，可以对存储器单元进行擦除。
图5是示出了根据本公开实施例的操作非易失性存储器设备的方法的流程图。图6是示出了图5的操作S200的流程图。图7示出了虚设单元的阈值电压分布的变化。
参考图5，非易失性存储器设备可以接收擦除命令(操作S100)。可以从例如主机接收擦除命令。
非易失性存储器设备可以响应于擦除命令而确定虚设单元是否已劣化(操作S200)。
参考图6，可以通过对虚设单元执行读取操作(操作S210)来开始对虚设单元是否已劣化的确定(操作S200)。可以对虚设单元执行读取操作以使用参考阈值电压Vs来检测虚设单元的阈值电压分布。在此，虚设单元可以指在编程操作期间不被编程的单元、被禁止编程的单元或如上所述其中不存储数据的存储器单元。在示例实施例中，可以通过在读取操作中将参考阈值电压Vs施加到未用线并计数在读取操作中导通的虚设单元的数量，来执行对阈值电压分布的检测。
作为读取虚设单元的结果，可以确定阈值电压等于或高于参考阈值电压Vs的虚设单元的数量是否大于第一预定数量N(操作S220)。
参考图7，由于虚设单元与常规单元相邻设置，所以虚设单元可能在对常规单元执行诸如编程、读取或擦除操作之类的操作时受到影响并劣化。例如，当对常规单元进行编程时，虚设单元被重复擦除，并且大量的正电荷可能累积在虚设单元的浮置栅极上，这使得虚设单元的阈值电压从第一分布(即，第一阈值电压分布)10逐渐变化到第二分布(即，第二阈值电压分布)20。在对常规单元执行读取操作、编程操作、编程验证操作和擦除操作期间，虚设单元的阈值电压分布的这种变化可能影响单元电流，结果，常规单元的编程和擦除特性可能劣化。因此，一些虚设单元的阈值电压可以高于参考阈值电压Vs，并且所导通的单元的数量可以逐渐增加。
另外，虚设单元的阈值电压可以逐渐增大到使得虚设单元的阈值电压分布从第一分布10改变为第三分布30的程度。因此，所有虚设单元的阈值电压可以高于参考阈值电压Vs。在这种情况下，虚设单元无法正常操作。
再次参考图6，如果阈值电压等于或高于参考阈值电压Vs的虚设单元的数量大于第一预定数量N，则可以确定虚设单元已劣化(操作S222)。如果确定虚设单元已劣化，则可以改变未用线擦除条件(操作S300)，并且可以将未用线擦除电压施加到未用线以根据擦除命令执行擦除操作(操作S400)。
未用线擦除电压可以是在第一时间从第一电压转变为浮置电压的电压。改变未用线擦除条件可以包括改变第一电压的大小和/或第一时间。也就是说，可以通过将改变后的未用线擦除电压施加到未用线来对虚设单元执行擦除操作。擦除操作可以将虚设单元的阈值电压分布从第二分布20移动到第一分布10。
因此，由于根据本公开实施例的非易失性存储器设备在响应于擦除命令而确定未用线是否已劣化之后执行擦除操作，因此可以预先检测并恢复未用线的劣化，并且提高可靠性。稍后将参考图9至图11对此进行详细描述。
另一方面，如果阈值电压等于或高于参考阈值电压Vs的虚设单元的数量不大于第一预定数量N，则可以确定虚设单元尚未劣化(操作S224)。如果确定虚设单元尚未劣化，则不改变未用线擦除条件，并且可以根据擦除命令将未用线擦除电压施加到未用线以执行擦除操作(操作S400)。未用线擦除电压可以是在第一时间从第一电压转变为浮置电压的电压。下面将参考图8对此进行描述。
图8和图10是用于说明根据本公开实施例的操作非易失性存储器设备的方法的电压时序图。图9是用于说明根据本公开实施例的操作非易失性存储器设备的方法的示图。图11是用于说明根据本公开实施例的操作非易失性存储器设备的方法的电压时序图。
在下面的描述中，假设连接到第一虚设字线DWL1的第一虚设单元DC1已劣化，并且未用线指第一虚设字线DWL1。当连接到接地选择线GSL的接地选择晶体管GST、连接到第二虚设字线DWL2的第二虚设单元DC2和/或连接到串选择线SSL的串选择晶体管SST已劣化时，本操作方法也适用。未用线还可以是与在编程操作期间不被编程并且在读取操作中不被读取的虚设单元连接的接地选择线GSL、第二虚设字线DWL2和/或串选择线SSL。
图8是用于说明图5的操作S300的电压时序图。图8示出了因为在图5的操作S200中确定虚设单元尚未劣化而不改变未用线擦除条件的情况。图9示出了因为在图5的操作S200中确定虚设单元已劣化而在操作S300中改变未用线擦除条件的情况。图10至图12是用于说明图9的电压时序图。
参考图8，在擦除操作中，可以在参考时间T0将擦除电压Vers施加到衬底SUB，并且可以将字线擦除电压Vwl施加到在用线。因此，可以利用擦除电压Vers与字线擦除电压Vwl之间的电压差来对在用线执行擦除操作。
可以将未用线擦除电压施加到未用线。未用线擦除电压可以在第一时间(即，第一时间点)T1从第一电压V1转变为浮置电压Vf。在此，第一时间T1与参考时间(即，参考时间点)T0之差可以较小，使得不对连接到未用线的虚设单元执行擦除操作。因此，可以防止连接到未用线的虚设单元被擦除。
参考图9，如果确定连接到第一虚设字线DWL1的虚设单元已劣化，则可以改变未用线擦除条件，并且可以将从第一电压V1或第二电压V2转变为浮置电压Vf的未用线擦除电压施加到第一虚设字线DWL1。可以将对应的浮置电压施加到接地选择线GSL、第二虚设字线DWL2和串选择线SSL中的每一条，以使其处于浮置状态。可以将字线擦除电压Vwl施加到用过的线WL1至WLn。例如，在虚设字线中的每一条上分别检查劣化确定。并且控制器150可以分别控制要施加到虚设字线的电压。
参考图9和图10，在参考时间T0，可以将擦除电压Vers施加到衬底SUB，可以将字线擦除电压Vwl施加到在用线，并且可以将未用线擦除电压施加到第一虚设字线DWL1。改变未用线擦除条件可以包括改变第一时间T1。
第一时间T1可以被改变为晚于第一时间T1的第二时间(即，第二时间点)T2。即，未用线擦除电压可以在第二时间T2从第一电压V1转变为浮置电压Vf。例如，第一时间T1可以落入存储器块BLK1的电压随着擦除电压Vers施加到衬底SUB而增大到擦除电压Vers的时间区间中。备选地，第一时间T1可以是存储器块BLK1的电压达到擦除电压Vers之后的时间。
可以将施加到衬底SUB的擦除电压Vers提供给竖直沟道。接地选择线GSL用作接地选择晶体管GST的栅极(或者，控制栅极)。接地选择线GSL受到竖直沟道的电压变化的耦合影响。也就是说，随着施加到竖直沟道的擦除电压Vers增大，接地选择线GSL的电压可以增大。因此，接地选择线GSL的电压增大到接地选择晶体管GST的浮置电压Vf_gsl，并且接地选择线GSL浮置。结果，施加到竖直沟道的电压可以是擦除电压Vers，并且接地选择晶体管GST的栅极电压可以是浮置电压Vf_gsl。擦除电压Vers与浮置电压Vf_gsl之差可能不足以引起福勒-诺德海姆隧穿。因此，接地选择晶体管GST可能被禁止擦除。
串选择线SSL用作串选择晶体管SST的栅极(或者，控制栅极)。串选择线SSL受到竖直沟道的电压变化的耦合影响。也就是说，随着施加到竖直沟道的擦除电压Vers增大，串选择线SSL的电压可以增大。因此，串选择线SSL的电压可以增大到串选择晶体管SST的浮置电压Vf_ssl。结果，施加到竖直沟道的电压可以是擦除电压Vers，并且串选择晶体管SST的栅极(或者控制栅极)电压可以是浮置电压Vf_ssl。擦除电压Vers与浮置电压Vf_ssl之差可能不足以引起福勒-诺德海姆隧穿。因此，串选择晶体管SST可能被禁止擦除。
第一电压V1可以例如小于擦除电压Vers并且小于浮置电压Vf。
可以利用第一电压V1与擦除电压Vers之间的电压差在第一时间T1与第二时间T2之间对连接到第一虚设字线DWL1的虚设单元DC1执行擦除操作。也就是说，第一电压V1可以被认为是在第一时间T1与第二时间T2之间对连接到第一虚设字线DWL1的虚设单元DC1进行擦除的短期擦除电压。因此，如图7中所示，可以对连接到第一虚设字线DWL1的第一虚设单元DC1进行擦除，从而可以将第一虚设单元DC1的阈值电压分布从第二分布20或第三分布30改变为第一分布10。
也就是说，根据本公开实施例的非易失性存储器设备可以检测未用线DWL1的劣化并对连接到未用线DWL1的虚设单元DC1执行擦除操作，从而恢复虚设单元DC1。因此，可以提高非易失性存储器设备的可靠性。
参考图9和图11，在参考时间T0，可以将擦除电压Vers施加到衬底SUB，可以将字线擦除电压Vwl施加到在用线，并且可以将未用线擦除电压施加到第一虚设字线DWL1。改变未用线擦除条件可以包括改变第一电压V1。
第一电压V1可以被改变为小于第一电压V1的第二电压V2。也就是说，未用线擦除电压可以在第一时间T1从第二电压V2转变为浮置电压Vf。如图11中所示，第二电压V2与擦除电压Vers之间的电压差可以大于第一电压V1与擦除电压Vers之间的电压差。
因此，可以利用第二电压V2与擦除电压Vers之间的电压差对第一虚设单元DC1执行擦除操作。第二电压V2可以被认为是在第一时间T1与第二时间T2之间擦除连接到第一虚设字线DWL1的虚设单元DC1的短期擦除电压。因此，如图7中所示，可以对连接到第一虚设字线DWL1的第一虚设单元DC1进行擦除，从而可以将第一虚设单元DC1的阈值电压分布从第二分布20或第三分布30改变为第一分布10。
也就是说，根据本公开实施例的非易失性存储器设备可以通过控制未用线擦除电压的第一电压V1的大小或未用线擦除电压从第一电压V1转变为浮置电压Vf的第一时间T1，来控制对连接到未用线DWL1的虚设单元DC1的擦除操作。因此，可以提高非易失性存储器设备的可靠性。
参考图9和图12，在参考时间T0，可以将擦除电压Vers施加到衬底SUB，可以将字线擦除电压Vwl施加到在用线，并且可以将未用线擦除电压施加到第一虚设字线DWL1。改变未用线擦除条件可以包括改变第一电压V1和第一时间T1。
未用线擦除电压可以在第二时间T2从第二电压V2转变为浮置电压Vf。第二电压V2可以小于第一电压V1，并且第二时间T2可以早于第一时间T1。因此，可以利用第二电压V2与擦除电压Vers之间的电压差在参考时间T0到第二时间T2中对第一虚设单元DC1执行擦除操作。
图13是示出了根据本公开实施例的操作非易失性存储器设备的方法的流程图。图14是示出了图13的操作S500的流程图。图15示出了虚设单元的阈值电压分布的变化。
参考图13，根据本公开实施例的操作非易失性存储器设备的方法还可以包括在执行擦除操作(操作S400)之后对虚设单元执行擦除验证操作(操作S500)。在此，当在确定虚设单元已劣化(操作S200)之后改变未用线擦除条件时(操作S300)，可以对虚设单元执行擦除验证操作(操作S500)。
当由于确定虚设单元尚未劣化而不改变未用线擦除条件时(操作S200)时，因为不对虚设单元执行擦除操作本身，所以不对虚设单元执行擦除验证操作，并且可以对存储器块执行擦除操作(操作S402)并完成擦除操作。
参考图14，可以通过执行读取操作(操作S510)来开始执行对虚设单元的擦除验证操作(操作S500)。可以对虚设单元执行读取操作以使用参考阈值电压Vs来检测虚设单元的阈值电压分布。在此，虚设单元可以指在编程操作期间不被编程的单元、被禁止编程的单元或如上所述其中不存储数据的存储器单元。在实施例中，可以通过在读取操作中将参考阈值电压Vs施加到未用线并对读取操作中导通的虚设单元的数量进行计数，来执行对虚设单元的阈值电压分布的检测。
作为读取虚设单元的结果，可以确定阈值电压等于或高于参考阈值电压Vs的虚设单元的数量是否大于第二预定数量N(操作S520)。在此，参考阈值电压Vs可以与确定虚设单元的劣化所依据的参考阈值电压Vs相同。如图15中所示，可以对虚设单元执行擦除操作，从而将阈值电压分布从第二分布20改变为第三分布22。然而，虚设单元的阈值电压分布没有移动到正常范围(例如，图7的第一分布10)。因此，一些虚设单元的阈值电压可以高于参考阈值电压Vs，并且虚设单元没有正常操作。
备选地，如图16中所示，可以对虚设单元执行擦除操作，从而将阈值电压分布从第三分布30改变为第四分布32。然而，所有虚设单元的阈值电压可以高于参考阈值电压Vs。因此，虚设单元没有正常操作。
再次参考图14，如果阈值电压等于或高于参考阈值电压Vs的虚设单元的数量大于第二预定数量N，则可以将擦除验证操作S500终止(即，中止)，并且因为对应存储器块的虚设单元尚未恢复，因此可以将该对应块指定为坏块(操作S530)。例如，存储器块可以被指定为坏块并且不被用于编程操作。
另一方面，如果阈值电压等于或高于参考阈值电压Vs的虚设单元的数量不大于第二预定数量N，则可以完成擦除验证操作。因此，由于根据本公开实施例的非易失性存储器设备终止(即，中止)擦除验证操作，而不是重复擦除验证操作直到虚设单元的阈值电压的分布落入正常范围，因此可以防止或减少非易失性存储器设备的功耗，并且可以提高擦除操作的速度。
图17是示出了根据本公开实施例的图13的操作S500的流程图。图18示出了虚设单元的阈值电压分布的变化。
参考图17和图18，可以通过执行读取操作(操作S510’)来开始执行对虚设单元的擦除验证操作(操作S500)。
作为读取虚设单元的结果，可以确定参考阈值电压Vs与虚设单元的阈值分布的最大阈值电压Vmax之差G是否大于预定大小(操作S520’)。在此，参考阈值电压Vs可以与确定虚设单元的劣化所依据的参考阈值电压Vs相同。
如图18中所示，可以对虚设单元执行擦除操作，从而将阈值电压分布从第二分布20改变为第五分布24。然而，虚设单元的阈值电压分布的这种过度移动可能会减小虚设单元的感测裕度。也就是说，即使阈值电压等于或高于参考阈值电压Vs的虚设单元的数量不大于第二预定数量，虚设单元也因为被过度擦除而没有正常操作。
再次参考图17，如果参考阈值电压Vs与虚设单元的最大阈值电压Vmax之差G大于预定大小，则可以中止擦除验证操作S500，并且可以将对应的存储器块指定为坏块(操作S530’)。例如，存储器块可以被指定为坏块并且不被用于编程操作。
另一方面，如果虚设单元的参考阈值电压Vs与最大阈值电压Vmax之差G不大于预定大小，则可以完成擦除验证操作。
图19是根据本公开实施例的非易失性存储器设备的示例电路图。图20是用于说明操作图19的非易失性存储器设备的方法的电压时序图。
参考图19，根据本公开实施例的非易失性存储器设备的存储器块BLK1可以包括在用线170、未用线180和公共源极线CSL。
在用线170可以连接到常规单元NC1至NCn，并且可以包括多条字线WL1至WLn。
未用线180可以连接到虚设单元，并且可以包括接地选择线GSL、串选择线SSL、第一虚设字线DWL1和第二虚设字线DWL2。连接到接地选择线GSL的每个虚设单元可以包括接地选择晶体管GST，并且连接到串选择线SSL的每个虚设单元可以包括串选择晶体管SST。第一虚设单元DC1可以连接到第一虚设字线DWL1，并且第二虚设单元DC2可以连接到第二虚设字线DWL2。
第一虚设字线DWL1和第二虚设字线DWL2可以设置在接地源极线GSL与第一字线WL1之间。第一虚设字线DWL1可以设置为与第一字线WL1相邻，并且第二虚设字线DWL2可以设置为离第一字线WL1较远。也就是说，第一虚设字线DWL1可以设置为与在用线170相邻，并且第二虚设字线DWL2可以设置为离在用线170较远。
多个单元串STR1至STRm可以设置在位线BL1至BLm与公共源极线CSL之间。每个单元串(例如，STR1)可以包括接地选择晶体管GST、虚设单元DC1和DC2、常规单元NC1至NCn和串选择晶体管SST。
常规单元NC1至NCn、第一虚设单元DC1和第二虚设单元DC2可以串联连接在串选择晶体管SST的源极与接地选择晶体管GST的漏极之间。
接地选择晶体管GST可以具有连接到公共源极线CSL的源极、连接到接地选择线GSL的栅极以及连接到第二虚设单元DC2的漏极。串选择晶体管SST可以具有连接到位线BL1至BLm之一的漏极、连接到串选择线SSL的栅极以及连接到第n常规单元NCn的源极。
当确定第一虚设单元DC1和第二虚设单元DC2已劣化时，可以改变第一虚设单元DC1和第二虚设单元DC2的擦除条件，并且可以改变施加到第一虚设单元DC1和第二虚设单元DC2的未用线擦除电压。例如，可以改变第一电压V1的大小。可以将从第四电压V4转变为浮置电压Vf的第二未用线擦除电压施加到第二虚设字线DWL2。可以将对应的浮置电压施加到接地选择线GSL和串选择线SSL中的每一条，以使其处于浮置状态。
参考图20，在参考时间T0，可以将擦除电压Vers施加到衬底SUB，并且可以将字线擦除电压Vwl施加到在用线WL1至WLn。因此，可以利用擦除电压Vers与字线擦除电压Vwl之间的电压差来对在用线执行擦除操作。
在参考时间T0，可以将在第一时间T1从第三电压V3转变为浮置电压Vf的第一未用线擦除电压施加到第一虚设字线DWL1，并且可以将在第一时间T1从第四电压V4转变为浮置电压Vf的第二未在用线擦除电压施加到第二虚设字线DWL2。从参考时间T0到第一时间T1，可以将第三电压V3和第四电压V4分别施加到第一虚设字线DWL1和第二虚设字线DWL2。例如，第三电压V3可以具有与第一电压V1相同的大小，或者可以具有比第一电压V1小的大小。
由于第一虚设单元DC1设置为比第二虚设单元DC2更靠近在用线170，因此第一虚设单元DC1可能受到的诸如对常规单元NC1至NCn进行编程、读取或擦除操作之类的操作的影响更大。例如，第一虚设单元DC1可能比第二虚设单元DC2劣化得更多。换言之，第一虚设单元DC1的阈值电压分布可以比第二虚设单元DC2的阈值电压分布移动地更多到更高的阈值电压。因此，与第二虚设单元DC2相比，对于第一虚设单元DC1可能必须利用虚设单元的栅极与衬底之间的更大的电压差来执行擦除操作。
例如，第三电压V3可以小于第四电压V4。因此，第三电压V3与擦除电压Vers之间的电压差可以大于第四电压V4与擦除电压Vers之间的电压差。因此，相比于针对第二虚设单元DC2的、第二虚设单元DC2的栅极与衬底之间的电压差，可以利用第一虚设单元DC1的栅极与衬底之间的更大的电压差来对第一虚设单元DC1执行擦除操作。
图21是根据本公开实施例的非易失性存储器设备的示例电路图。图22是用于说明操作图21的非易失性存储器设备的方法的电压时序图。
参考图21，图21的电路图与图19的电路图相同。也就是说，第一虚设字线DWL1可以设置为与在用线170相邻，并且第二虚设字线DWL2可以设置为离在用线170较远。
当确定第一虚设单元DC1和第二虚设单元DC2已劣化时，可以改变第一虚设单元DC1和第二虚设单元DC2的擦除条件，并且可以改变施加到第一虚设单元DC1和第二虚设单元DC2的未用线擦除电压。例如，可以改变第一电压V1的大小。可以将对应的浮置电压施加到接地选择线GSL和串选择线SSL中的每一条，以使其处于浮置状态。
参考图22，在参考时间T0，可以将擦除电压Vers施加到衬底SUB，并且可以将字线擦除电压Vwl施加到在用线WL至WLn。因此，可以利用擦除电压Vers与字线擦除电压Vwl之间的电压差来对在用线执行擦除操作。
在参考时间T0，可以将在第二时间T2从第五电压V5转变为浮置电压Vf的第一未用线擦除电压施加到第一虚设字线DWL1，并且可以将在第一时间T1从第五电压V5转变为浮置电压Vf的第二未用线擦除电压施加到第二虚设字线DWL2。从参考时间T0到第二时间T2，即在第一时段P1上，可以将第五电压V5施加到第一虚设字线DWL1。从参考时间T0到第一时间T1，即在第二时段P2上，可以将第五电压V5施加到第二虚设字线DWL2。第二时间T2可以晚于第一时间T1，并且第一时段P1可以比第二时段P2长。例如，第五电压V5可以具有与第一电压V1相同的大小，或者可以具有比第一电压V1小的大小。
如上所述，由于第一虚设单元DC1可能比第二虚设单元DC2劣化得更多，因此应利用第一虚设单元DC1的栅极与衬底之间的更大的电压差对第一虚设单元DC1上执行擦除操作。因此，相比于第二虚设单元DC2，可以在更长时段上将第五电压V5施加到第一虚设单元DC1，并且可以利用第五电压V5与擦除电压Vers之间的电压差更多地对第一虚设单元DC1执行擦除操作。
图23是根据本公开实施例的非易失性存储器设备的示例电路图。以下描述将集中于与上述示例图的差异。
参考图23，根据本公开实施例的非易失性存储器设备的存储器块BLK1可以包括在用线170、未用线180和公共源极线CSL。
未用线180可以连接到虚设单元，并且可以包括接地选择线GSL、串选择线SSL、第一虚设字线DWL1、第二虚设字线DWL2和第三虚设字线DWL3。
第一虚设字线DWL1可以设置在接地选择线GSL与第一字线WL1之间。第三虚设字线DWL3可以设置在第n字线WLn与串选择线SSL之间。也就是说，第一虚设字线DWL1和第三虚设字线DWL3可以设置为与一组在用线WL1至WLn相邻。
第二虚设字线DWL2可以设置在在用线WL1至WLn之间，即在相邻的字线WL1至WLn之间。例如，第二虚设字线DWL2可以设置在第六字线WL6与第七字线WL7之间。
例如，当确定连接到第一虚设字线DWL1的第一虚设单元DC1和连接到第二虚设字线DWL2的第二虚设单元DC2已劣化时，可以改变第一虚设字线DWL1和第二虚设字线DWL2的擦除条件。在示例实施例中，可以改变施加到第一虚设字线DWL1和第二虚设字线DWL2中的每一条并且在第一时间从第一电压转变为浮置电压的未用线擦除电压。可以改变第一电压的大小、第一时间、或者第一电压的大小及第一时间。可以根据第一虚设单元DC1和第二虚设单元DC2的劣化来不同或相同地控制施加到第一虚设字线DWL1的未用线擦除电压中的第一电压的大小和/或第一时间、以及施加到第二虚设字线DWL的未用线擦除电压中的第一电压的大小和/或第二时间。
虽然已参考本公开的示例性实施例具体地示出和描述了本公开，但本领域普通技术人员将理解的是，在不脱离本公开的由所附权利要求限定的精神和范围的情况下，可以在本文中进行形式和细节上的各种改变。应仅在描述的意义下而非出于限制的目的来考虑示例性实施例。

Claims (20)

1.一种非易失性存储器设备，包括：
设置在衬底上的存储器块，所述存储器块包括连接到多个第一虚设存储器单元的第一未用线以及连接到多个常规存储器单元的多条在用线，其中，所述非易失性存储器设备被配置为使得在对所述多个常规存储器单元执行的编程操作期间不对所述多个第一虚设存储器单元进行编程；以及
控制器，被配置为对所述存储器块执行擦除操作，其中，所述控制器在所述擦除操作中使得：
将衬底电压施加到设置有所述存储器块的所述衬底，
将第一未用线擦除电压施加到所述第一未用线，并且
将字线擦除电压施加到所述多条在用线，
其中，在将所述衬底电压施加到所述衬底期间，所述衬底电压在参考时间点开始从第一衬底电压电平朝着第二衬底电压电平增大，
其中，在将所述第一未用线擦除电压施加到所述第一未用线期间，所述第一未用线擦除电压在所述参考时间点之后的第一时间点从第一电压电平转变为浮置电压，以及
其中，所述控制器还被配置为读取所擦除的所述多个第一虚设存储器单元，并且基于读取所擦除的所述多个第一虚设存储器单元的结果，来控制所述第一电压电平的大小和所述第一时间点中的至少一个。
2.根据权利要求1所述的非易失性存储器设备，
其中，所述第一时间点落入所述衬底电压从所述第一衬底电压电平增大到所述第二衬底电压电平的时间区间中。
3.根据权利要求1所述的非易失性存储器设备，
其中，所述第一未用线擦除电压的第一电压电平小于所述衬底电压的第二衬底电压电平。
4.根据权利要求1所述的非易失性存储器设备，
其中，所述存储器块还包括第二未用线，
其中，所述第一未用线是与所述多条在用线中的一组在用线相邻设置的第一虚设字线，
其中，所述第二未用线是与所述第一未用线相比远离所述多条在用线中的所述一组在用线而设置的第二虚设字线，
其中，所述控制器还被配置为使得将第二未用线擦除电压施加到所述第二未用线，以及
其中，所述第二未用线擦除电压在所述第一时间点从与所述第一电压电平不同的第二电压电平转变为所述浮置电压。
5.根据权利要求4所述的非易失性存储器设备，
其中，施加到所述第一虚设字线的第一电压电平小于施加到所述第二虚设字线的第二电压电平。
6.根据权利要求1所述的非易失性存储器设备，
其中，所述存储器块还包括第二未用线，
其中，所述第一未用线是与所述多条在用线中的一组在用线相邻设置的第一虚设字线，
其中，所述第二未用线是与所述第一虚设字线相比远离所述多条在用线中的所述一组在用线而设置的第二虚设字线，
其中，所述控制器还被配置为使得将第二未用线擦除电压施加到所述第二未用线，以及
其中，所述第二未用线电压在与所述第一时间点不同的第二时间点从所述第一电压电平转变为所述浮置电压。
7.根据权利要求6所述的非易失性存储器设备，
其中，所述第一时间点晚于所述第二时间点，
其中，所述衬底电压在第三时间点达到所述第二衬底电压电平，以及
其中，所述第一时间点和所述第二时间点落入所述参考时间点与所述第三时间点之间的时间区间中。
8.根据权利要求1所述的非易失性存储器设备，
其中，所述存储器块还包括第二未用线，
其中，所述第一未用线是与所述多条在用线中的一组在用线相邻的第一虚设字线，
其中，所述第二未用线是在所述多条在用线中的两条相邻在用线之间设置的第二虚设字线，
其中，所述控制器还被配置为使得将第二未用线擦除电压施加到所述第二未用线，
其中，所述衬底电压在第三时间点达到所述第二衬底电压电平，
其中，所述第二未用线擦除电压在与所述第一时间点不同的第二时间点从第二电压电平转变为所述浮置电压，以及
其中，所述第一时间点和所述第二时间点落入所述参考时间点与所述第三时间点之间的时间区间中。
9.根据权利要求1所述的非易失性存储器设备，
其中，所述存储器块还包括第二未用线，
其中，所述第一未用线是与所述多条在用线中的一组在用线相邻的第一虚设字线，
其中，所述第二未用线是在所述多条在用线中的两条相邻在用线之间设置的第二虚设字线，
其中，所述控制器还被配置为使得将第二未用线擦除电压施加到所述第二虚设字线，以及
其中，所述第二未用线擦除电压在所述第一时间点从与所述第一电压电平不同的第二电压电平转变为所述浮置电压。
10.根据权利要求1所述的非易失性存储器设备，
其中，所述第一未用线是在所述多条在用线中的两条相邻在用线之间设置的虚设字线。
11.根据权利要求1所述的非易失性存储器设备，
其中，所述控制器被配置为在所述擦除操作完成之后对所擦除的所述多个第一虚设存储器单元执行擦除验证操作，
其中，所述控制器响应于所述擦除验证操作被中止而将所述存储器块指定为坏块。
12.根据权利要求11所述的非易失性存储器设备，
其中，当阈值电压等于或高于参考阈值电压的第一虚设存储器单元的数量大于预定数量时，在所述擦除验证操作完成之前中止所述擦除验证操作。
13.根据权利要求11所述的非易失性存储器设备，
其中，当所擦除的所述多个第一虚设存储器单元的参考阈值电压与最大参考阈值电压之差大于预定值时，在所述擦除验证操作完成之前中止所述擦除验证操作。
14.一种非易失性存储器设备，包括：
设置在衬底上的存储器块，
其中，所述存储器块包括连接到多个第一虚设存储器单元的第一未用线以及连接到多个常规存储器单元的多条在用线，以及
其中，所述非易失性存储器设备被配置为使得在对所述多个常规存储器单元执行的编程操作期间不对所述多个第一虚设存储器单元进行编程；以及
控制器，被配置为：
响应于擦除命令，通过读取所述多个第一虚设存储器单元来确定所述多个第一虚设存储器单元是否已劣化；以及
响应于确定所述多个第一虚设存储器单元已劣化，使得将第一未用线擦除电压施加到所述第一未用线，以对所述多个第一虚设存储器单元执行擦除操作，
其中，在将所述第一未用线擦除电压施加到所述第一未用线期间，所述第一未用线擦除电压在参考时间点之后的第一时间点从第一电压电平转变为浮置电压，其中在所述参考时间点，由所述控制器响应于所述擦除命令而施加到所述衬底的衬底电压开始从第一衬底电压电平朝着第二衬底电压电平增大。
15.根据权利要求14所述的非易失性存储器设备，
其中，响应于读取的所述多个第一虚设存储器单元中阈值电压等于或高于参考阈值电压的虚设单元的数量大于预定数量，所述控制器确定所述多个第一虚设存储器单元已劣化，
其中，响应于所述擦除命令，所述控制器通过读取连接到第二未用线的多个第二虚设存储器单元来确定所述多个第二虚设存储器单元是否已劣化，并且响应于确定所述多个第二虚设存储器单元已劣化，使得将第二未用线擦除电压施加到所述第二未用线以对所述多个第二虚设存储器单元执行擦除操作，以及
其中，所述第二未用线擦除电压在比所述第一时间点晚的第二时间点从所述第一电压电平转变为所述浮置电压。
16.根据权利要求14所述的非易失性存储器设备，
其中，所述控制器被配置为在所述擦除操作完成之后对所擦除的所述多个第一虚设存储器单元执行擦除验证操作，
其中，所述控制器响应于所述擦除验证操作被中止而将所述存储器块指定为坏块，
其中，所述擦除验证操作包括：
对所擦除的所述多个第一虚设存储器单元执行读取操作；以及
计算阈值电压等于或高于参考阈值电压的虚设单元的数量；以及
响应于所计数的虚设单元的数量大于预定数量，在所述擦除验证操作完成之前中止所述擦除验证操作。
17.根据权利要求14所述的非易失性存储器设备，
其中，所述控制器被配置为在所述擦除操作完成之后对所擦除的所述多个第一虚设存储器单元执行擦除验证操作，
其中，所述控制器响应于确定所擦除的所述多个第一虚设存储器单元的参考阈值电压与最大参考阈值电压之差大于预定值，在所述擦除验证操作完成之前中止所述擦除验证操作。
18.一种非易失性存储器设备，包括：
存储器单元阵列，包括存储器块，在所述存储器块中，顺序地堆叠了连接到多个接地选择晶体管的接地选择线、连接到多个第一虚设存储器单元的第一虚设字线、连接到多个常规存储器单元的多条字线、连接到多个第二虚设存储器单元的第二虚设字线以及连接到多个串选择晶体管的串选择线；以及
控制器，被配置为：
接收擦除命令；
响应于所述擦除命令，读取所述多个接地选择晶体管、所述多个第一虚设存储器单元、所述多个串选择晶体管和所述多个第二虚设存储器单元的多个阈值电压；
基于读取所述多个阈值电压的结果，根据所述擦除命令来确定在擦除操作期间要施加到所述串选择线、所述接地选择线、所述第一虚设字线和所述第二虚设字线中的每一条的短期擦除电压；以及
在将字线擦除电压施加到所述多条字线的同时，在所述擦除操作期间将所述短期擦除电压施加到所述接地选择线、所述第一虚设字线、所述第二虚设字线和所述串选择线中的每一条。
19.根据权利要求18所述的非易失性存储器设备，
其中，所述控制器被配置为在使得将所述短期擦除电压施加到所述接地选择线、所述第一虚设字线、所述第二虚设字线和所述串选择线中的每一条之后，将浮置电压施加到所述接地选择线、所述第一虚设字线、所述第二虚设字线和所述串选择线中的每一条。
20.根据权利要求19所述的非易失性存储器设备，
其中，所述短期擦除电压小于所述浮置电压。
CN202110072029.0A 2020-01-22 2021-01-19 非易失性存储器设备 Pending CN113241109A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0008313 2020-01-22
KR1020200008313A KR20210094741A (ko) 2020-01-22 2020-01-22 비휘발성 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN113241109A true CN113241109A (zh) 2021-08-10

Family

ID=76857957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110072029.0A Pending CN113241109A (zh) 2020-01-22 2021-01-19 非易失性存储器设备

Country Status (3)

Country Link
US (2) US11232845B2 (zh)
KR (1) KR20210094741A (zh)
CN (1) CN113241109A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230195351A1 (en) * 2021-12-17 2023-06-22 Samsung Electronics Co., Ltd. Automatic deletion in a persistent storage device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266349A (ja) 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
KR101842507B1 (ko) 2011-10-06 2018-03-28 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법
KR102137934B1 (ko) 2013-10-02 2020-07-28 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템
KR102154620B1 (ko) 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
KR102294848B1 (ko) 2015-06-30 2021-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
KR102480015B1 (ko) 2015-12-11 2022-12-21 삼성전자 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US10824352B2 (en) * 2017-12-06 2020-11-03 International Business Machines Corporation Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
US10482985B2 (en) 2018-02-05 2019-11-19 Sandisk Technologies Llc Dynamic erase loop dependent bias voltage

Also Published As

Publication number Publication date
KR20210094741A (ko) 2021-07-30
US20210225452A1 (en) 2021-07-22
US11232845B2 (en) 2022-01-25
US11594295B2 (en) 2023-02-28
US20220139470A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
KR102532998B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
JP5106817B2 (ja) 信頼性を向上させることができるフラッシュメモリ装置
US7177199B2 (en) Behavior based programming of non-volatile memory
US10573378B2 (en) Methods of programming memory devices
JP4856138B2 (ja) 不揮発性半導体記憶装置
CN101689400B (zh) 基于阈值电压分布的动态检验
KR20180081956A (ko) 비휘발성 메모리 장치 및 그 프로그램 방법
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
JP2009301616A (ja) 不揮発性半導体記憶装置
US10748632B2 (en) Nonvolatile memory device and method of programming with bit line programming forcing voltage and programming inhibition voltage
JP2008084471A (ja) 半導体記憶装置
JP2001283595A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
JP2013125576A (ja) 不揮発性半導体記憶装置
KR20120126436A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그램 방법
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
CN111724852A (zh) 非易失性存储器件及其擦除方法
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11594295B2 (en) Nonvolatile memory device and method of operating the same
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
KR102153017B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
CN110838318A (zh) 提高存储器数据可靠性的方法和***
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
CN118155690A (zh) 执行编程操作的存储器装置以及操作存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination