CN118155690A - 执行编程操作的存储器装置以及操作存储器装置的方法 - Google Patents

执行编程操作的存储器装置以及操作存储器装置的方法 Download PDF

Info

Publication number
CN118155690A
CN118155690A CN202310896216.XA CN202310896216A CN118155690A CN 118155690 A CN118155690 A CN 118155690A CN 202310896216 A CN202310896216 A CN 202310896216A CN 118155690 A CN118155690 A CN 118155690A
Authority
CN
China
Prior art keywords
program
programming
voltage
state
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310896216.XA
Other languages
English (en)
Inventor
辛弦燮
郭东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN118155690A publication Critical patent/CN118155690A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及执行编程操作的存储器装置以及操作存储器装置的方法。一种半导体存储器装置包括存储块、***电路和控制逻辑。存储块包括存储器单元。***电路对选定存储器单元执行包括编程循环的编程操作。控制逻辑控制***电路将编程禁止电压施加到连接到具有第一组目标状态的存储器单元的位线，将编程禁止电压施加到连接到具有第二组目标状态的存储器单元当中的其编程被确定为在先前编程循环中完成的存储器单元的位线，并且将编程允许电压施加到连接到具有第二组目标状态的存储器单元当中的其编程被确定为在先前编程循环中未完成的存储器单元的位线。第一组和第二组由当前编程循环的数量确定。

Description

执行编程操作的存储器装置以及操作存储器装置的方法
技术领域
本公开涉及一种电子装置，并且更具体地，涉及一种执行编程操作的半导体存储器装置以及操作半导体存储器装置的方法。
背景技术
半导体存储器装置可形成为二维结构或三维结构，在二维结构中串水平地布置在半导体基板上，在三维结构中串垂直地堆叠在半导体基板上。三维存储器装置是被设计为解决二维存储器装置的集成程度限制的存储器装置，并且可以包括沿垂直方向堆叠在半导体基板上的多个存储器单元。
在半导体存储器装置的编程操作期间，存储不同数据的存储器单元的阈值电压被编程为被包括在不同阈值电压状态中。例如，存储一个位数据的单级单元(SLC)根据对应的位数据被编程为属于两个不同阈值电压状态中的任一个。作为另一示例，存储两个位数据的多级单元(MLC)根据对应的位数据被编程为属于四个不同阈值电压状态中的任一个。
对于选定存储器单元的编程，编程电压被施加到连接到选定存储器单元的字线，并且编程通过电压被施加到连接到未选存储器单元的字线。另外，编程允许电压或编程禁止电压被选择性地施加到分别连接到选定存储器单元的位线。
发明内容
根据本公开的实施方式，半导体存储器装置包括存储块、***电路和控制逻辑。所述存储块包括多个存储器单元。所述***电路对多个存储器单元当中的选定存储器单元执行包括多个编程循环的编程操作。在所述编程操作期间设定连接到所述选定存储器单元的位线的电压的过程中，所述控制逻辑控制所述***电路将编程禁止电压施加到连接到对应于由当前编程循环的数量确定的第一组的目标编程状态的存储器单元的位线，将所述编程禁止电压施加到连接到对应于由所述当前编程循环的数量确定的第二组的目标编程状态的存储器单元当中其编程被确定为在先前编程循环中完成的存储器单元的位线，并且将编程允许电压施加到连接到对应于由所述当前编程循环的数量确定的所述第二组的目标编程状态的所述存储器单元当中的其编程被确定为在所述先前编程循环中未完成的存储器单元的位线。
根据本公开的实施方式，操作存储器装置的方法包括：在对应于由多个编程循环当中的当前编程循环的数量确定的第一组的目标编程状态的存储器单元被设定为编程禁止单元的状态下，将编程脉冲施加到选定存储器单元；以及对所述选定存储器单元执行验证操作。
附图说明
图1是示出根据本公开的实施方式的半导体存储器装置的图。
图2是示出在编程操作期间施加到选定字线的电压的图。
图3是示出根据本公开的实施方式的操作半导体存储器装置的方法的流程图。
图4是示出图3的步骤S130的实施方式的流程图。
图5是示出图4的步骤S210的实施方式的流程图。
图6是示出图4的步骤S230的实施方式的流程图。
图7是示出图5的步骤S211的实施方式的流程图。
图8是示出图5的步骤S211的另一实施方式的流程图。
图9是示出图8所示的实施方式的时序图。
图10A是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加编程禁止单元的改变的曲线图。
图10B是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加字线WL的RC延迟的曲线图。
图10C是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加存储器单元的阈值电压的改变的曲线图。
图11是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加字线和沟道之间的电容的改变的曲线图。
图12是示出当存储器单元根据图8和图9被编程时有效编程脉冲的施加时间的增加的曲线图。
图13是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加有效编程脉冲的施加时间的改变的曲线图。
图14是示出图4的步骤S210的另一实施方式的流程图。
图15是示出图14的步骤S216的实施方式的流程图。
图16是示出根据图14和图15所示的实施方式根据编程循环的数量的改变来确定编程电压的施加时间的示例的曲线图。
图17是示出当存储器单元根据图14和图15被编程时根据编程循环的数量的增加有效编程脉冲的施加时间的改变的曲线图。
具体实施方式
示出对根据在本说明书或申请中公开的构思的实施方式的具体结构或功能描述仅用于描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式执行，并且不应当被解释为限于本说明书或申请中描述的实施方式。
本公开的实施方式提供一种半导体存储器装置以及操作半导体存储器装置的方法，其能够改进在编程操作中存储器单元的阈值电压分布。
本技术可提供半导体存储器装置以及操作半导体存储器装置的方法，其能够改进在编程操作中存储器单元的阈值电压分布。
图1是示出根据本公开的实施方式的半导体存储器装置的图。
参考图1，半导体存储器装置100可包括存储器单元阵列110、地址解码器120、读写电路130、控制逻辑140及电压生成器150。
存储器单元阵列110可包括多个存储块BLKa至BLKz。多个存储块BLKa至BLKz可以通过字线WL连接到地址解码器120。多个存储块BLKa至BLKz可以通过位线BL1至BLm连接到读写电路130。多个存储块BLKa至BLKz中的每一个可以包括多个存储器单元。作为实施方式，多个存储器单元可以被配置为非易失性存储器单元。
图1示出了包括在存储器单元阵列中的多个存储块BLKa至BLKz当中的存储块BLKa的结构。参照图1，彼此平行布置的多条字线WL1至WLn可以布置在漏极选择线DSL和源极选择线SSL之间。更具体地，存储块BLKa可以包括连接在位线BL1至BLm与公共源极线CSL之间的多个串ST。位线BL1至BLm可以分别连接到对应的串ST，并且公共源极线CSL可以公共地连接到串ST。由于串ST可以彼此相同地配置，所以连接到第一位线BL1的串ST作为示例被具体描述。
串ST可以包括串联连接在公共源极线CSL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MCn和漏极选择晶体管DST。一个串ST可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST。
源极选择晶体管SST的源极可以连接到公共源极线CSL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元MC1至MCn可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可以连接到源极选择线SSL，漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元MC1至MCn的栅极可以连接到多条字线WL1至WLn。包括在不同串ST中的存储器单元当中的连接到同一字线的一组存储器单元可以被称为物理页PG。因此，存储块BLKa可以包括数量为字线WL1至WLn的数量的页PG。
一个存储器单元可以存储一个数据位。这通常被称为单级单元(SLC)。在这种情况下，一个物理页PG可存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可包括与包括在一个物理页PG中的单元数量相同的数据位。
同时，一个存储器单元可存储两个或更多个数据位。在这种情况下，一个物理页PG可存储两个或更多个逻辑页(LPG)数据。
在图1中，示出了二维存储块的结构，但本公开不限于此。也就是说，图1的存储块BLKa至BLKz中的每一个可以被配置为三维存储块。
地址解码器120、读写电路130和电压生成器150作为驱动存储器单元阵列110的***电路操作。基于控制逻辑140的控制，***电路可以对存储器单元阵列110执行读取操作、编程操作和擦除操作。地址解码器120可通过字线WL连接到存储器单元阵列110。地址解码器120可被配置成响应于控制逻辑140的控制而操作。具体地，控制逻辑140可以将地址解码控制信号CTRLAD传输到地址解码器120，并且地址解码器120可以基于地址解码控制信号CTRLAD执行解码操作。
另外，在编程操作期间，地址解码器120可将由电压生成器150生成的编程电压VPGM施加到选定字线并且可将编程通过电压施加到剩余未选字线。另外，在编程验证操作期间，地址解码器120可将由电压生成器150生成的验证电压Vvf施加到选定字线并且可将验证通过电压施加到剩余未选字线。
读写电路130可以包括多个页缓冲器PB1至PBm。读写电路130可以在存储器单元阵列110的读取操作期间作为“读取电路”操作，并且可以在存储器单元阵列110的写入操作期间作为“写入电路”操作。多个页缓冲器PB1至PBm可通过位线BL1至BLm连接至存储器单元阵列110。响应于从控制逻辑140输出的页缓冲器控制信号CTRLPB，读写电路130可以对接收的数据DATA执行编程操作。
控制逻辑140可以连接到地址解码器120、读写电路130和电压生成器150。控制逻辑140可以从外部装置接收命令CMD。控制逻辑140可控制地址解码器120、读写电路130和电压生成器150执行对应于所接收的命令CMD的操作。也就是说，控制逻辑140可以通过电压生成控制信号CTRLVG来控制电压生成器150的操作。此外，控制逻辑140可以通过地址解码控制信号CTRLAD来控制地址解码器120的操作。同时，控制逻辑140可以通过页缓冲器控制信号CTRLPB来控制读写电路130中的页缓冲器PB1至PBm的操作。
电压生成器150可响应于从控制逻辑140输出的电压生成控制信号CTRLVG而生成各种操作电压。例如，电压生成器150可以生成用于编程操作的编程电压VPGM和用于编程验证操作的验证电压Vvf。另外，电压生成器150可以生成编程通过电压和验证通过电压。
编程操作可以以页为单位执行。共同连接到一个字线的存储器单元可配置物理页。在一个实施方式中，物理页可以包括至少一个或更多个逻辑页。因此，作为存储在物理页中的数据的页数据可以包括至少一个或更多个逻辑页数据。例如，当存储器单元在SLC模式下被编程时，物理页可包括一个逻辑页，并且页数据可包括一个逻辑页数据。另选地，当存储器单元在多级单元(MLC)模式下被编程时，物理页可包括两个逻辑页，并且页数据可包括两个逻辑页数据。此时，两个逻辑页数据可以是最低有效位(LSB)页数据和最高有效位(MSB)页数据。另选地，当存储器单元在TLC模式下被编程时，物理页可包括三个逻辑页，并且页数据可包括三个逻辑页数据。此时，三个逻辑页数据可以是最低有效位(LSB)页数据、中间有效位(CSB)页数据和最高有效位(MSB)页数据。
在执行编程操作之前，存储器单元可具有对应于擦除状态E的阈值电压(参考图9)。当执行编程操作时，根据存储在每个存储器单元中的数据，包括在选定页中的存储器单元可具有对应于擦除状态E和第一编程状态PV1至第三编程状态PV3(参考图9)当中的任一种状态的阈值电压。在编程验证操作期间，可以使用验证电压Vvf1、Vvf2和Vvf3。例如，可通过确定以第一编程状态PV1为目标的存储器单元的阈值电压是否大于第一验证电压Vvf1来确定对应存储器单元的编程是否完成。在待被编程到第一编程状态PV1的存储器单元当中，编程禁止电压可被施加到连接到具有大于第一验证电压Vvf1的阈值电压的存储器单元的位线。另外，在待被编程到第一编程状态PV1的存储器单元当中，编程允许电压可被施加到连接到具有小于第一验证电压Vvf1的阈值电压的存储器单元的位线。编程禁止电压可以是大于编程允许电压的电压。在一个实施方式中，编程禁止电压可以是电源电压。在一个实施方式中，编程允许电压可以是接地电压。
当编程电压被施加到选定字线时，连接到被施加有编程禁止电压的位线的存储器单元的阈值电压可以保持。同时，在编程电压被施加到选定字线时，连接到被施加有编程允许电压的位线的存储器单元的阈值电压可增大。
在下文中，为了便于描述，假设存储器单元在MLC模式下被编程。然而，这是为了便于描述，本公开的实施方式不限于此。
半导体存储器装置的编程操作可包括多个编程循环。具体地，可以在半导体存储器装置的编程操作期间首先执行第一编程循环1st PGM循环。在执行第一编程循环1st PGM循环之后，当对包括在选定页中的存储器单元的编程未完成时，可执行第二编程循环2ndPGM循环。在执行第二编程循环2nd PGM循环之后，当对包括在选定页中的存储器单元的编程未完成时，可执行第三编程循环3rd PGM循环。在上述方法中，可以重复地执行多个编程循环，直到对包括在选定页中的存储器单元的编程完成或者达到最大编程循环。
多个编程循环中的每一个可以包括编程脉冲施加步骤和编程验证步骤。在编程脉冲施加步骤中，可将编程电压施加到选定字线以增大编程允许单元的阈值电压。
在编程验证步骤中，如上所述，可以验证被选择作为编程对象的存储器单元是否被编程到验证电压或更大电压的期望电平。作为验证操作的结果，未被编程到验证电压或更大电压的存储器单元可以再下一编程循环中作为编程允许单元来操作。此时，可将电压电平大于先前编程循环的电压电平的编程脉冲施加到编程允许单元。同时，被编程到验证电压或更大电压的存储器单元可在下一编程循环中作为编程禁止单元操作。即使编程脉冲被施加到选定字线，编程禁止单元的阈值电压也可不增大。
图2是示出在编程操作期间施加到选定字线的电压的图。
参考图2，用于形成MLC的编程状态的编程操作可以包括多个编程循环。
参考图2，在第一编程循环的编程脉冲施加步骤中，将第一编程电压Vpgm1施加到选定字线。另外，在第一编程循环的验证步骤中，第一验证电压Vvf1可被施加到选定字线。如上所述，在编程操作的开始时，可不存在被编程到第二编程状态和第三编程状态的存储器单元。因此，在第一编程循环1st PGM循环中可以仅使用第一验证电压Vvf1来执行验证操作。
此后，可在第二编程循环的编程脉冲施加步骤中将第二编程电压Vpgm2施加到选定字线，并且可在验证步骤中将第一验证电压Vvf1施加到选定字线。
此后，可在第三编程循环的编程脉冲施加步骤中将第三编程电压Vpgm3施加到选定字线。此外，可以在第三编程循环的验证步骤中将第一验证电压Vvf1和第二验证电压Vvf2施加到选定字线。
参考图2，作为执行第三编程循环的验证步骤的结果，对第一编程状态PV1的验证可通过。因此，第一验证电压Vvf1可以不用于后续编程循环中。因此，可在第四编程循环的编程脉冲施加步骤中将第四编程电压Vpgm4施加到选定字线，并且可在验证步骤中将第二验证电压Vvf2施加到选定字线。
此后，可在第五编程循环的编程脉冲施加步骤中将第五编程电压Vpgm5施加到选定字线。另外，可以在第五编程循环的验证步骤中将第二验证电压Vvf2和第三验证电压Vvf3施加到选定字线。在上述方法中，可以重复地执行编程循环，直到第二编程状态PV2和第三编程状态PV3的验证通过。
图3是示出根据本公开的实施方式的操作半导体存储器装置的方法的流程图。
参考图3，根据本公开的实施方式的操作半导体存储器装置的方法包括：接收编程命令(S110)；对选定存储器单元执行编程循环(S130)；以及确定对选定存储器单元的编程是否完成(S150)。
在步骤S110中，半导体存储器装置100可从外部装置接收编程命令。作为示例，半导体存储器装置100可以从控制器或主机接收编程命令。在步骤S110中，连同编程命令，半导体存储器装置100可一起接收编程数据和编程地址。半导体存储器装置100可响应于所接收的编程命令而开始将编程数据编程到对应于编程地址的存储器单元的操作。
在步骤S130中，半导体存储器装置100的***电路可在控制逻辑140的控制下基于编程地址执行用于将编程数据编程到选定存储器单元的编程循环。在一个实施方式中，一个编程循环可以包括编程脉冲施加步骤和编程验证步骤。
在步骤S150中，半导体存储器装置100的控制逻辑140可确定对选定存储器单元编程是否由在步骤S130中执行的编程循环完成。当对选定存储器单元编程完成(S150：是)时，编程操作可结束。当对选定存储器单元编程未完成(S150：否)时，可通过返回到步骤S130来执行后续编程循环。
图4是示出图3的步骤S130的实施方式的流程图。
参考图4，对选定存储器单元执行编程循环(S130)可包括将编程脉冲施加到选定存储器单元(S210)以及对选定存储器单元执行验证操作(S230)。稍后参考图5、图7、图14等描述步骤S210的实施方式。同时，稍后参考图6描述步骤S230的实施方式。
图5是示出图4的步骤S210的实施方式的流程图。
参考图5，将编程脉冲施加到选定存储器单元可包括设定分别连接到选定存储器单元的位线的电压(S211)；将编程通过电压施加到未选字线(S213)；以及在预定时间期间将编程电压施加到选定字线(S215)。
在步骤S211中，可以设定分别连接到选定存储器单元的位线的电压。例如，在步骤S211中，可以将编程允许电压施加到连接到编程允许单元的位线，并且可以将编程禁止电压施加到连接到编程禁止单元的位线。通过这样，可根据选定存储器单元中的每一个的编程状态设定位线电压。稍后参考图7和图8描述步骤S211的示例性实施方式。
在步骤S213中，可将编程通过电压施加到未选字线。在连接到包括选定存储器单元的存储块的字线当中，连接到选定存储器单元的字线可变为选定字线，并且其它字线可变为未选字线。由于编程通过电压被施加到未选字线，所以连接到未选字线的存储器单元的阈值电压可不改变。
在步骤S215中，可在预定时间期间将编程电压施加到选定字线。在预定时间期间施加到选定字线的编程电压可配置编程脉冲。因此，选定存储器单元当中连接到被施加有编程允许电压的位线的编程允许单元的阈值电压可以增大。另外，选定存储器单元当中连接到被施加有编程禁止电压的位线的编程禁止单元的阈值电压可以保持。
图6是示出图4的步骤S230的实施方式的流程图。
在图6中，示出了使用第一验证电压的验证步骤的示例性实施方式，但是本公开不限于此。也就是说，也可以与图6所示的验证步骤类似地来执行使用第二验证电压或第三验证电压的验证步骤。
参考图6，对选定存储器单元执行验证操作(S230)可包括将第一验证电压施加到选定字线(S231)以及确定待被编程到第一编程状态的存储器单元中的每个的阈值电压是否大于第一验证电压(S233)。
在步骤S231中，可将对应于第一编程状态PV1(其为目标编程状态)的第一验证电压Vvf1施加到选定字线。同时，在步骤S231中，可以将验证通过电压施加到未选字线。
此后，在步骤S233中，***电路的页缓冲器中的每一个可以通过位线感测选定存储器单元中的每一个的阈值电压是否大于第一验证电压Vvf1，并且可以将感测结果存储在页缓冲器的锁存器中。在待被编程到第一编程状态的存储器单元当中，具有大于第一验证电压Vvf1的阈值电压的存储器单元可在后续编程循环中变为编程禁止单元。另外，在待被编程到第一编程状态的存储器单元当中，具有小于第一验证电压Vvf1的阈值电压的存储器单元可在后续编程循环中变为编程允许单元。
图7是示出图5的步骤S211的实施方式的流程图。
参考图7，设定分别连接到选定存储器单元的位线的电压(S211)可包括将编程禁止电压施加到连接到对应于擦除状态E的存储器单元的位线(S310)，将编程禁止电压施加到连接到在其编程被确定为在先前编程循环中完成到目标编程状态的存储器单元的位线(S330)，以及将编程允许电压施加到连接到在其编程被确定为在先前编程循环中未完成到目标编程状态的存储器单元的位线(S350)。
在步骤S310中，可将编程禁止电压施加到连接到选定存储器单元当中的目标状态为擦除状态E的存储器单元的位线。由于目标状态为擦除状态E的存储器单元的阈值电压已经属于目标状态，因此可不需要再增大阈值电压。因此，编程禁止电压可以被施加到连接到以擦除状态E为目标的存储器单元的位线。
在步骤S330中，还可将编程禁止电压施加到连接到被确定为编程完成到目标编程状态的存储器单元的位线。编程完成到目标编程状态的编程禁止单元的阈值电压可不需要再增大。因此，与以擦除状态E为目标的存储器单元类似地，可以将编程禁止电压施加到连接到其编程已完成到目标编程状态的存储器单元的位线。
另一方面，其编程被确定为未完成到目标编程状态的存储器单元的阈值电压可需要增大。因此，在步骤S350中，可将编程允许电压施加到连接到其编程被确定为未完成到目标编程状态的编程允许单元的位线。
在图7中，可以在执行步骤S310之后执行步骤S330，并且可以在执行步骤S330之后执行步骤S350，但是本公开不限于此。图7中所示的步骤S310、S330和S350中的每一个的优先关系可以根据场合需要以各种方式确定。另选地，可同时执行图7中所示的步骤S310、S330及S350中的每一个。
根据图7所示的实施方式，编程禁止单元的数量随着编程循环的数量增加而增加。在编程操作之前，存储器单元具有擦除状态的阈值电压。随着编程操作进行，其编程完成到第一编程状态PV1的存储器单元可改变成编程禁止单元，并且然后其编程完成到第二编程状态PV2和第三编程状态PV3的存储器单元中的每一者也可改变成编程禁止单元。
编程禁止电压可被施加到连接到编程禁止单元的位线。因此，由于编程禁止单元的沟道维持浮置状态，因此编程禁止单元的沟道与字线之间的电容可相对小。这意味着选定字线与选定存储器单元之间的整体电容值可随着编程禁止单元的数量增加而减小。
随着编程循环的数量增加，编程禁止单元的数量可增加，并且因此选定字线与选定存储器单元之间的整体电容值可减小。这意味着当将电压施加到选定字线时发生的RC延迟可减少，并且这也意味着当施加编程电压时，电压出现在选定字线上的速度可增大。
考虑即使编程禁止单元的数量增加选定字线与选定存储器单元之间的整体电容值也不减小的理想情况，由于字线的RC延迟值是恒定的，因此即使编程循环的数量增加，作为编程允许对象的存储器单元的阈值电压的增大速度也可逐渐增大。
然而，在实际情况下，当编程禁止单元的数量增加时，当施加编程电压时，电压出现在选定字线上的速度可增大。因此，随着编程循环的数量增加，与上述理想情况相比，存储器单元的阈值电压的宽度的改变也可急剧增大。因此，当编程循环的数量增加时，编程允许单元的阈值电压的移动宽度可过度增大，超过所需的量。这可导致当编程操作完成时整体存储器单元的阈值电压分布特性的劣化。
根据本公开的实施方式，可以根据编程循环的数量将目标编程状态划分为第一组和第二组。此后，对应于属于第一组的目标编程状态的存储器单元可被设定为编程禁止单元，而不管编程是否完成。因此，可以使根据编程循环的数量的增加的编程禁止单元的数量平滑。结果，也可以使根据编程循环的数量的增加的字线的RC延迟平滑，并且最后，可以改进存储器单元的阈值电压分布特性。
图8是示出图5的步骤S211的另一实施方式的流程图。
参考图8，设定分别连接到选定存储器单元的位线的电压(S211)可包括：将编程禁止电压施加到连接到对应于擦除状态E的存储器单元的位线(S310)，将编程禁止电压施加到连接到对应于由编程循环的数量确定的第一组的目标编程状态的存储器单元的位线(S320)，将编程禁止电压施加到连接到对应于由编程循环的数量确定的第二组的目标编程状态的存储器单元当中的其编程被确定为在先前编程循环中完成到目标编程状态的存储器单元的位线(S340)，以及将编程允许电压施加到连接到对应于由编程循环数量确定的第二组的目标编程状态的存储器单元当中的其编程被确定为在先前编程循环中未完成到目标编程状态的存储器单元的位线(S360)。
由于图8的步骤S310与图7的步骤S310基本相同，因此可以省略重复的描述。
在步骤S320中，可将编程禁止电压施加到连接到对应于由编程循环的数量确定的第一组的目标编程状态的存储器单元的位线。在本说明书中，对应于“第一组的目标编程状态”的存储器单元可以被确定为编程禁止单元，而不管编程是否完成。
在一个实施方式中，在编程操作开始时，第一组的目标编程状态可以包括第二编程状态PV2和第三编程状态PV3。同时，在编程操作的中间，第一组的目标编程状态可以包括第三编程状态PV3。另外，在编程操作的后半部分中，第一组的目标编程状态可不包括任何编程状态。
因此，在编程操作开始时，对应于第二编程状态PV2和第三编程状态PV3的存储器单元可以变成编程禁止单元。同时，在编程操作的中间，对应于第二编程状态PV2的存储器单元可变为编程允许单元，并且对应于第三编程状态PV3的存储器单元可维持编程禁止单元。另外，在编程操作的后半部分中，对应于第三编程状态PV3的存储器单元可变为编程允许单元。
在步骤S340中，可将编程禁止电压施加到连接到对应于由编程循环的数量确定的第二组的目标编程状态的存储器单元当中的其编程被确定为在先前编程循环中完成到目标编程状态的存储器单元的位线。“第二组的目标编程状态”可变为第一编程状态至第三编程状态当中的除了“第一组的目标编程状态”之外的剩余编程状态。
例如，在编程操作开始时，当第一组的目标编程状态包括第二编程状态PV2和第三编程状态PV3时，第二组的目标编程状态可包括第一编程状态PV1。同时，在编程操作的中间，当第一组的目标编程状态包括第三编程状态PV3时，第二组的目标编程状态可包括第一编程状态PV1和第二编程状态PV2。另外，在编程操作的后半部分中，当第一组的目标编程状态不包括任何编程状态时，第二组的目标编程状态可包括第一编程状态PV1至第三编程状态PV3。
在上述示例中，在编程操作的开始时所包括的编程循环中，在步骤S340中，可将编程禁止电压施加到连接到对应于第一编程状态PV1的存储器单元当中的其编程被确定为在先前编程循环中完成的存储器单元的位线。
在步骤S360中，可将编程允许电压施加到连接到对应于由编程循环数量确定的第二组的目标编程状态的存储器单元当中的其编程被确定为在先前编程循环中未完成到目标编程状态的存储器单元的位线。根据上文描述的示例，在编程操作的开始时包括的编程循环中，在步骤S360中，可将编程允许电压施加到连接到对应于第一编程状态的存储器单元当中的其编程被确定为在先前编程循环中未完成的存储器单元的位线。
图8中所示的步骤S310、S320、S340和S360中的每一个的执行顺序可以根据场合需求以各种方式确定。在一个实施方式中，可以同时执行图8中所示的步骤S310、S320、S340和S360中的每一个。
图9是示出图8所示的实施方式的时序图。
参考图9，示出了连接到以第三编程状态PV3、第二编程状态PV2、第一编程状态PV1和擦除状态E为目标的存储器单元的位线BL在每个编程循环中的设定电压。图9仅示出了在包括在每个编程循环的编程脉冲施加步骤(S210)中的设定位线的电压(S211)时设定的位线的电压，而非整个编程操作中的每个位线的所有电压改变。在下文中，参考图8和图9一起描述本公开。
首先，在在多个编程循环当中的初始编程循环L1中，连接到对应于擦除状态E的存储器单元的位线的电压可从第一电压V1改变到第二电压V2(S310)。由于不需要增大对应于擦除状态E的存储器单元的阈值电压，所以连接到对应于擦除状态E的存储器单元的位线的电压可被维持为第二电压V2，同时从第一编程循环起结束编程操作。
同时，在循环L1中，属于第一组的编程状态可以是第二编程状态PV2和第三编程状态PV3。因此，在循环L1中，连接到对应于第二编程状态PV2和第三编程状态PV3的存储器单元的位线的电压可以从第一电压V1改变成第二电压V2(S320)。
另一方面，在循环L1中，可将第一电压V1施加到连接到对应于属于第二组的第一编程状态PV1的存储器单元的位线(S360)。
在图9中，第一电压V1可以是编程允许电压，并且第二电压V2可以是编程禁止电压。在一个实施方式中，第一电压V1可以是接地电压。另外，在一个实施方式中，第二电压V2可以是电源电压。
此后，在循环L2中，待被编程到第一编程状态PV1的存储器单元当中的具有大于第一验证电压Vvf1的阈值电压的存储器单元可开始出现。因此，待被编程到第一编程状态PV1的存储器单元可在循环L2之后从编程允许单元改变成编程禁止单元。因此，施加到连接到待被编程到第一编程状态PV1的存储器单元的位线的电压可从第一电压V1改变到第二电压V2(S340)。在循环L6中，可完成待被编程到第一编程状态PV1的存储器单元的编程。因此，可在循环L6之后将第二电压V2施加到连接到对应于第一编程状态PV1的存储器单元的所有位线。
在循环L3中，可以改变属于第一组和第二组的编程状态。具体地，在循环L3中，属于第一组的编程状态可以变为第三编程状态PV3，属于第二组的编程状态可以变为第一编程状态和第二编程状态。也就是说，在循环L3中，第二编程状态PV2可以从第一组变为第二组。因此，在循环L3中，可将编程允许电压施加到连接到待被编程到第二编程状态PV2的存储器单元的位线(S360)。同时，在循环L3中，连接到对应于第三编程状态PV3的存储器单元的位线的电压可维持第二电压V2(S320)。
在循环L4中，待被编程到第二编程状态PV2的存储器单元当中的具有大于第二验证电压Vvf2的阈值电压的存储器单元可开始出现。因此，待被编程到第二编程状态PV2的存储器单元可在循环L4之后从编程允许单元改变成编程禁止单元。结果，在循环L4之后，施加到连接到待被编程到第二编程状态PV2的存储器单元的位线的电压可从第一电压V1改变到第二电压V2(S340)。在循环L8中，可完成待被编程到第二编程状态PV2的存储器单元的编程。因此，可在循环L8之后将第二电压V2施加到连接到对应于第二编程状态PV2的存储器单元的所有位线。
在循环L5中，可以改变属于第一组和第二组的编程状态。具体地，在循环L5中，属于第一组的编程状态可不存在，并且属于第二组的编程状态可以变为第一编程状态至第三编程状态。也就是说，在循环L5中，第三编程状态PV3可以从第一组改变成第二组。因此，在循环L5中，可将编程允许电压施加到连接到待被编程到第三编程状态PV3的存储器单元的位线(S360)。
在循环L7中，待被编程到第三编程状态PV3的存储器单元当中的具有大于第三验证电压Vvf3的阈值电压的存储器单元可开始出现。因此，在循环L7之后，待被编程到第三编程状态PV3的存储器单元可从编程允许单元改变成编程禁止单元。结果，在循环L7之后，施加到连接到待被编程到第三编程状态PV3的存储器单元的位线的电压可从第一电压V1改变成第二电压V2(S340)。在循环L9中，可完成待被编程到第三编程状态PV3的存储器单元的编程。最后，可以在循环L9中结束对选定存储器单元的编程操作。
图10A是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加编程禁止单元的改变的曲线图。
参考图9和图10A，在编程开始时，对应于擦除状态E和第二编程状态PV2和第三编程状态PV3的存储器单元可以变为编程禁止单元，并且对应于第一编程状态PV1的存储器单元可以变为编程允许单元。随着编程循环的数量增加，对应于第一编程状态PV1的存储器单元可变为编程禁止单元，并且因此编程禁止单元的总数量可增加。在循环L3中，对应于第二编程状态PV2的存储器单元可以从编程禁止单元改变成编程允许单元。因此，编程禁止单元的数量可以在循环L3中暂时减少。在循环L3之后，随着编程循环的数量增加，对应于第一编程状态PV1和第二编程状态PV2的存储器单元可变为编程禁止单元，并且因此编程禁止单元的总数量可增加。在循环L5中，对应于第三编程状态PV3的存储器单元可以从编程禁止单元改变成编程允许单元。因此，编程禁止单元的数量可以在循环L5中暂时减少。在循环L5之后，随着编程循环的数量增加，对应于第一编程状态PV1至第三编程状态PV3的存储器单元可变为编程禁止单元，并且因此编程禁止单元的总数量可增加。
图10B是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加字线WL的RC延迟的曲线图。
如图10A所示，编程禁止单元的数量可以在循环L3之前增加，并且然后可以在循环L3中暂时减少。此后，编程禁止单元的数量可以在循环L3至L5期间增加，并且然后编程禁止单元的数量可以在循环L5中暂时减少。此外，编程禁止单元的数量可以在循环L5之后逐渐增加。
因此，如图10B所示，字线的RC延迟可以在循环L3之前逐渐减少，并且然后字线的RC延迟可以在循环L3中暂时增加。此后，字线的RC延迟可以在循环L3至L5期间逐渐减少，并且然后字线的RC延迟可以在循环L5中暂时增加。此外，字线的RC延迟可以在循环L5之后逐渐减少。
图10C是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加存储器单元的阈值电压的改变的曲线图。
在图10C中，理想情况下存储器单元的阈值电压的改变由实线示出。如上所述，由于在理想情况下字线的RC延迟值是恒定的，所以存储器单元的阈值电压增大的速度可以是平缓的。
同时，如图10C的虚线所示，根据参考图8和图9描述的实施方式，可以在编程操作期间根据编程循环的数量将目标编程状态划分为第一组和第二组。此后，可将对应于属于第一组的目标编程状态的存储器单元设定为编程禁止单元，而不管编程是否完成。因此，如图10A所示，可以使根据编程循环的数量的增加的编程禁止单元的数量平滑。因此，如图10B所示，还可以使根据编程循环的数量的增加的字线的RC延迟平滑。结果，存储器单元的阈值电压的改变可以不与理想情况的阈值电压的改变有很大不同。
图11是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加字线和沟道之间的电容的改变的曲线图。
参考图11，当根据一般方法(即参照图7描述的方法)对存储器单元进行编程时根据编程循环的数量的增加字线和沟道之间的电容的改变由虚线示出。另外，当根据参考图8和图9描述的方法对存储器单元进行编程时根据编程循环的数量的增加字线与沟道之间的电容的改变由实线示出。
如上文所述，当存储器单元如参考图8和图9所描述的那样被编程时，目标编程状态可在编程操作期间根据编程循环的数量而划分成第一组和第二组。此后，可将对应于属于第一组的目标编程状态的存储器单元设定为编程禁止单元，而不管编程是否完成。字线与沟道之间的电容可在整个编程操作期间相对减小。与由虚线所示的一般方法相比，在编程操作开始时字线与沟道之间的电容的差可最大，并且朝向编程操作的后半部分，字线与沟道之间的电容的差可减小。这意味着根据编程操作的进展状态，在有效编程脉冲的施加时间中可存在差异。参考图12和图13描述有效编程脉冲的施加时间。
图12是示出当存储器单元根据图8和图9被编程时有效编程脉冲的施加时间的增加的曲线图。
参考图12，当根据一般方法(即参考图7描述的方法)对存储器单元进行编程时施加到字线的编程脉冲由虚线示出。另外，当根据参考图8和图9描述的方法对存储器单元进行编程时施加到字线的编程脉冲由实线示出。
首先，描述根据参考图7描述的方法对存储器单元进行编程的情况的编程脉冲。在时间t0处，编程电压VPGM可开始被施加到选定字线。在这种情况下，由于字线的RC延迟，字线的电压可能不直接变为编程电压VPGM。字线的电压可以从时间t0开始增大，并且可以在一定时间之后达到编程电压VPGM。
此后，在时间t3，可以停止向选定字线施加编程电压VPGM。相反，在时间t3处，可将接地电压施加到选定字线。在这种情况下，字线的电压可从时间t3开始减小并且可以在一定时间之后达到接地电压。
编程电压VPGM开始被施加到字线的时间点可以是时间t0，并且接地电压(而不是编程电压VPGM)开始被施加到字线的时间点可以是时间t3。因此，时段t0至t3可以称为“编程电压的施加时间tVPGMAPP。
在图12的曲线图中，有效编程电压VPGMEFF可指能够增大存储器单元的阈值电压的有效电压。有效编程电压VPGMEFF可以根据场合需要被设定成各种值。作为示例，有效编程电压VPGMEFF可以是对应于编程电压VPGM的约90％的值。作为另一示例，有效编程电压VPGMEFF可以是对应于编程电压VPGM的约98％的值。
参考图12的虚线，当根据参考图7描述的方法对存储器单元进行编程时，字线的电压可从时间t0开始增大，并且字线的电压可在时间t2时达到有效编程电压VPGMEFF。同时，字线的电压可以从时间t3开始减小，并且字线的电压可以在时间t5时达到有效编程电压VPGMEFF。因此，当根据参考图7描述的方法对存储器单元进行编程时，有效编程脉冲的施加时间tPULSEEFF1可以变成时段t2至t5，在该时段中虚线的曲线大于有效编程电压VPGMEFF。
同时，描述根据参考图8和图9描述的方法对存储器单元编程的情况的编程脉冲。与参考图7描述的方法相同地，编程电压VPGM可在时间t0时开始被施加到选定字线。在这种情况下，由于字线的RC延迟，字线的电压可不直接变成编程电压VPGM。另外，在时间t3时，可停止向选定字线施加编程电压VPGM，并且可将接地电压施加到选定字线。
参考图12的实线，当根据参考图8和图9描述的方法对存储器单元进行编程时，字线的电压可以从时间t0开始增大，并且字线的电压可以在时间t1时达到有效编程电压VPGMEFF。同时，字线的电压可从时间t3开始减小，并且字线的电压可在时间t4时达到有效编程电压VPGMEFF。因此，当根据参考图8和图9描述的方法对存储器单元进行编程时，有效编程脉冲的施加时间tPULSEEFF2可以变成时段t2至t4，在该时段中虚线的曲线大于有效编程电压VPGMEFF。
同时，其中字线的RC延迟时间相对长的根据虚线的有效编程脉冲的施加时间tPULSEEFF1可以短于其中RC延迟时间相对短的根据实线的有效编程脉冲的施加时间tPULSEEFF2。
图13是示出当存储器单元根据图8和图9被编程时根据编程循环的数量的增加的有效编程脉冲的施加时间的改变的曲线图。
参考图13，当根据参考图7描述的方法对存储器单元进行编程时根据编程循环的数量的增加的有效编程脉冲的施加时间tPULSEEFF1由虚线示出。另外，当根据参考图8和图9描述的方法对存储器单元进行编程时根据编程循环的数量的增加的有效编程脉冲的施加时间tPULSEEFF2由实线示出。
如图13所示，施加时间tPULSEEFF1可以短于施加时间tPULSEEFF2，并且其差在编程操作开始时可以最大。随着编程循环的数量增加，施加时间tPULSEEFF1与施加时间tPULSEEFF2之间的差可减小。
也就是说，根据参考图8和图9描述的方法对存储器单元进行编程的情况的有效编程脉冲的施加时间tPULSEEFF2可以不同于根据参考图7描述的方法(其是现有方法)对存储器单元进行编程的情况的有效编程脉冲的施加时间tPULSEEFF1。当有效编程脉冲的施加时间不同于现有方法的施加时间时，存储器单元的编程性能可劣化。
按照根据本公开的实施方式的操作半导体存储器装置的方法，当根据参考图8和图9描述的方法对存储器单元进行编程时，可适应性地确定施加到字线的编程电压的施加时间tVPGMAPP。更具体地，在编程操作的初始时段中，施加到字线的编程电压的施加时间tVPGMAPP可以被设定为相对短，并且在编程操作的后面的时段中，施加到字线的编程电压的施加时间tVPGMAPP可以被设定为相对长。特别地，根据参考图8和图9描述的方法，编程电压的施加时间tVPGMAPP可以在编程禁止单元暂时增加的时间点增加。在这种情况下，可以与现有方法类似地设定有效编程脉冲的施加时间。
图14是示出图4的步骤S210的另一实施方式的流程图。
参考图14，将编程脉冲施加到选定存储器单元可包括设定连接到选定存储器单元的位线的电压(S211)，将编程通过电压施加到未选字线(S213)，基于当前编程循环的数量确定编程电压的施加时间tVPGMAPP(S216)，以及在所确定时间期间将编程电压施加到选定字线(S218)。
在步骤S211中，设定分别连接到选定存储器单元的位线的电压。根据本公开的实施方式，在步骤S211中，可以根据参考图8和图9描述的方法来设定位线的电压。
在步骤S213中，可将编程通过电压施加到未选字线。在连接到包括选定存储器单元的存储块的字线当中，连接到选定存储器单元的字线可变为选定字线，并且其它字线可变为未选字线。由于编程通过电压被施加到未选字线，所以连接到未选字线的存储器单元的阈值电压可不改变。
在步骤S216中，可以基于当前编程循环的数量来确定编程电压的施加时间tVPGMAPP。具体地，当当前编程循环的数量相对小时，施加到字线的编程电压的施加时间tVPGMAPP可被确定为相对短。另外，当当前编程循环的数量相对大时，施加到字线的编程电压的施加时间tVPGMAPP可被确定为相对长。稍后参考图15描述步骤S216的具体实施方式。
在步骤S218中，可在所确定时间期间将编程电压施加到选定字线。具体地，在步骤S216中确定的编程电压的施加时间tVPGMAPP期间，可以将编程电压VPGM施加到选定字线。根据步骤S218，选定存储器单元当中的连接到被施加有编程允许电压的位线的编程允许单元的阈值电压可以增大。另外，选定存储器单元当中的连接到被施加有编程禁止电压的位线的编程禁止单元的阈值电压可以保持。
图15是示出图14的步骤S216的实施方式的流程图。
参考图15，图14的步骤S216可包括检查第一组的目标编程状态(S410)，确定第一组的目标编程状态的数量与先前编程循环相比是否减少(S430)，当第一组的目标编程状态的数量减少时(S430：是)增加编程电压的施加时间tVPGMAPP(S450)，以及当第一组的目标编程状态的数量未减少时(S430：否)保持编程电压的施加时间tVPGMAPP(S470)。
在参考图9的示例中，第一组的目标编程状态的数量可以在循环L3和循环L5中减少。也就是说，在循环L3之前的初始编程循环中，编程电压的施加时间tVPGMAPP可以具有相对小的初始值。
在循环L3中，可以从第一组的目标编程状态中排除第二编程状态PV2。因此，由于第一组的目标编程状态的数量减少(S430：是)，所以可以在循环L3中增加编程电压的施加时间tVPGMAPP。另一方面，由于在循环L3之后第一组的目标编程状态的数量保持到循环L5(S430：否)，所以编程电压的施加时间tVPGMAPP也可保持。
在循环L4中，可从第一组的目标编程状态中排除第三编程状态PV3。因此，由于第一组的目标编程状态的数量减少(S430：是)，所以可以在循环L5中增加编程电压的施加时间tVPGMAPP。另一方面，由于在循环L5之后保持第一组的目标编程状态的数量(S430：否)，因此编程电压的施加时间tVPGMAPP也可保持。
图16是示出根据图14和图15所示的实施方式根据编程循环的数量的改变来确定编程电压的施加时间的示例的曲线图。
如以上参照图15所描述的，在循环L3之前的初始编程循环中，编程电压的施加时间tVPGMAPP可以具有相对小的初始值。
由于在循环L3中第一组的目标编程状态的数量减少(S430：是)，所以编程电压的施加时间tVPGMAPP可以在循环L3中增加。此外，由于在循环L3之后第一组的目标编程状态的数量保持到循环L5(S430：否)，所以编程电压的施加时间tVPGMAPP也可保持。
由于在循环L5中第一组的目标编程状态的数量再次减少(S430：是)，所以编程电压的施加时间tVPGMAPP可以在循环L5中增加。此外，由于在循环L5之后第一组的目标编程状态的数量保持(S430：否)，因此编程电压的施加时间tVPGMAP P也可以保持。
图17是示出当存储器单元根据图14和图15被编程时根据编程循环的数量的增加的有效编程脉冲的施加时间的改变的曲线图。
参考图17，当根据参考图7描述的方法对存储器单元进行编程时根据编程循环的数量的增加的有效编程脉冲的施加时间tPULSEEFF1由虚线示出。此外，在根据参照图8和图9描述的方法对存储器单元进行编程的同时根据图14和图15所示的实施方式确定编程电压的施加时间的情况的根据编程循环的数量的增加的有效编程脉冲的施加时间tPULSEEFF2’由实线示出。
如图17所示，当根据图14和图15所示的实施方式确定编程电压的施加时间时，有效编程脉冲的施加时间tPULSEEFF2’可以变得类似于当根据参考图7描述的方法(其是现有方法)对存储器单元进行编程时的有效编程脉冲的施加时间tPULSEEFF1。因此，可最小化存储器单元的编程性能的劣化。
相关申请的交叉引用
本申请要求于2022年12月5日在韩国知识产权局提交的韩国专利申请No.10-2022-0167720的优先权，其全部公开内容通过引用合并于此。

Claims (18)

1.一种半导体存储器装置，所述半导体存储器装置包括：
存储块，所述存储块包括多个存储器单元；
***电路，所述***电路对多个存储器单元当中的选定存储器单元执行包括多个编程循环的编程操作；以及
控制逻辑，在所述编程操作期间设定连接到所述选定存储器单元的位线的电压的过程中，所述控制逻辑控制所述***电路将编程禁止电压施加到连接到与由当前编程循环的数量确定的第一组的目标编程状态相对应的存储器单元的位线，将所述编程禁止电压施加到连接到与由所述当前编程循环的数量确定的第二组的目标编程状态相对应的存储器单元当中的其编程被确定为在先前编程循环中完成的存储器单元的位线，并且将编程允许电压施加到连接到与由所述当前编程循环的数量确定的所述第二组的目标编程状态相对应的存储器单元当中的其编程被确定为在所述先前编程循环中未完成的存储器单元的位线。
2.根据权利要求1所述的半导体存储器装置，其中，在所述编程操作期间将编程电压施加到连接到所述选定存储器单元的选定字线的过程中，所述控制逻辑基于所述当前编程循环的数量来确定所述编程电压的施加时间，并且所述***电路在所确定的施加时间期间将所述编程电压施加到所述选定字线。
3.根据权利要求1所述的半导体存储器装置，其中，所述选定存储器单元的阈值电压通过所述编程操作而属于擦除状态和第一编程状态至第N编程状态中的任一者，并且
其中，所述控制逻辑：
在第一编程循环至第A编程循环期间，设定所述第一组和所述第二组的目标编程状态，使得所述第一组的目标编程状态包括第二编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态，并且
在第A+1编程循环至第B编程循环期间，设定所述第一组和所述第二组的目标编程状态，使得所述第一组的目标编程状态包括第三编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态和所述第二编程状态，并且
其中，N为等于或大于3的自然数，A为等于或大于2的自然数，并且B为大于A的自然数。
4.根据权利要求3所述的半导体存储器装置，其中，在第B+1编程循环至第C编程循环期间，所述控制逻辑设定所述第一组和所述第二组的目标编程状态，使得所述第一组的目标编程状态包括第四编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态至所述第三编程状态，并且
其中，N为等于或大于4的自然数，并且C为等于或大于4的自然数。
5.根据权利要求2所述的半导体存储器装置，其中，所述***电路在所述当前编程循环的数量相对小时在相对短的时间期间将所述编程电压施加到所述选定字线，并且在所述当前编程循环的数量相对大时在相对长的时间期间将所述编程电压施加到所述选定字线。
6.根据权利要求2所述的半导体存储器装置，其中，当所述第一组的目标编程状态的数量被改变时，所述控制逻辑改变所述编程电压的所述施加时间。
7.根据权利要求6所述的半导体存储器装置，其中，当所述第一组的目标编程状态的数量减少时，所述***电路增加所述编程电压被施加到所述选定字线的所述施加时间。
8.一种操作存储器装置的方法，所述方法包括以下步骤：
在对应于由多个编程循环当中的当前编程循环的数量确定的第一组的目标编程状态的存储器单元被设定为编程禁止单元的状态下，将编程脉冲施加到选定存储器单元；以及
对所述选定存储器单元执行验证操作。
9.根据权利要求8所述的方法，其中，在将所述编程脉冲施加到所述选定存储器单元时，在由所述当前编程循环的数量确定的时间期间将编程电压施加到连接到所述选定存储器单元的选定字线。
10.根据权利要求9所述的方法，其中，将所述编程脉冲施加到所述选定存储器单元的步骤包括以下步骤：
设定分别连接到所述选定存储器单元的位线的电压，以将与由所述当前编程循环的数量确定的第一组的目标编程状态相对应的存储器单元设定为所述编程禁止单元；
将编程通过电压施加到除了所述选定字线之外的未选字线；以及
将编程电压施加到所述选定字线。
11.根据权利要求10所述的方法，其中，将所述编程电压施加到所述选定字线的步骤包括以下步骤：
基于所述当前编程循环的数量确定所述编程电压的施加时间；以及
在所确定的编程电压的施加时间期间将所述编程电压施加到所述选定字线。
12.根据权利要求11所述的方法，其中，基于所述当前编程循环的数量确定所述编程电压的施加时间的步骤包括以下步骤：
检查所述第一组的目标编程状态；以及
当所述第一组的目标编程状态的数量与先前编程循环相比减少时，增加所述编程电压的施加时间。
13.根据权利要求11所述的方法，其中，基于所述当前编程循环的数量确定所述编程电压的施加时间的步骤包括以下步骤：
检查所述第一组的目标编程状态；以及
当所述第一组的目标编程状态的数量与先前编程循环相比未减少时，保持所述编程电压的施加时间。
14.根据权利要求10所述的方法，其中，设定分别连接到所述选定存储器单元的所述位线的电压的步骤包括以下步骤：
将编程禁止电压施加到连接到与由所述当前编程循环的数量确定的第一组的目标编程状态相对应的存储器单元的位线；
将所述编程禁止电压施加到连接到与由所述当前编程循环的数量确定的第二组的目标编程状态相对应的存储器单元当中的其编程被确定为在先前编程循环中完成的存储器单元的位线；以及
将编程允许电压施加到连接到与由所述当前编程循环的数量确定的所述第二组的目标编程状态相对应的存储器单元当中的其编程被确定为在所述先前编程循环中未完成的存储器单元的位线。
15.根据权利要求14所述的方法，其中，设定分别连接到所述选定存储器单元的所述位线的电压的步骤还包括将编程禁止电压施加到连接到对应于擦除状态的存储器单元的位线的步骤。
16.根据权利要求14所述的方法，其中，所述选定存储器单元的阈值电压通过所述编程操作而属于擦除状态和第一编程状态至第N编程状态中的任一者，
其中，当所述当前编程循环是第一编程循环至第A编程循环时，所述第一组的目标编程状态包括第二编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态，并且
其中，N为等于或大于3的自然数，并且A为等于或大于2的自然数。
17.根据权利要求16所述的方法，其中，当所述当前编程循环是第A+1编程循环至第B编程循环时，所述第一组的目标编程状态包括第三编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态和所述第二编程状态，并且
其中，B为大于A的自然数。
18.根据权利要求17所述的方法，其中，当所述当前编程循环是第B+1编程循环至第C编程循环时，所述第一组的目标编程状态包括第四编程状态至所述第N编程状态，并且所述第二组的目标编程状态包括所述第一编程状态至所述第三编程状态，并且
其中，N为等于或大于4的自然数，并且C为等于或大于4的自然数。
CN202310896216.XA 2022-12-05 2023-07-20 执行编程操作的存储器装置以及操作存储器装置的方法 Pending CN118155690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0167720 2022-12-05
KR1020220167720A KR20240083501A (ko) 2022-12-05 2022-12-05 프로그램 동작을 수행하는 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN118155690A true CN118155690A (zh) 2024-06-07

Family

ID=91280018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310896216.XA Pending CN118155690A (zh) 2022-12-05 2023-07-20 执行编程操作的存储器装置以及操作存储器装置的方法

Country Status (3)

Country Link
US (1) US20240185922A1 (zh)
KR (1) KR20240083501A (zh)
CN (1) CN118155690A (zh)

Also Published As

Publication number Publication date
KR20240083501A (ko) 2024-06-12
US20240185922A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
CN108288488B (zh) 非易失性存储器装置及其编程方法
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
US10573378B2 (en) Methods of programming memory devices
CN108305658B (zh) 半导体存储装置及其操作方法
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
US8520435B2 (en) Nonvolatile memory device and method of operating the same
CN109817265B (zh) 半导体存储装置及其操作方法
US8553465B2 (en) Semiconductor memory device and method of programming the same
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
JP2023039918A (ja) メモリ装置及びその動作方法
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11232845B2 (en) Nonvolatile memory device and method of operating the same
US20240185922A1 (en) Memory device performing program operation and method of operating the same
US20240212760A1 (en) Semiconductor memory device for performing blind program operation and method of operating the same
US20240177784A1 (en) Semiconductor device performing program operation and operating method thereof
US20240161832A1 (en) Semiconductor device related to performance of a program operation and method of operating the semiconductor device
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US20240145009A1 (en) Electronic device and method of operating the same
US20220383968A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
US20240127892A1 (en) Memory device and operating method of the memory device
US20240185927A1 (en) Memory device performing erase operation and method of operating the same
US20240153568A1 (en) Memory device related to verifying memory cells in an erase state and method of operating the memory device
KR20240096189A (ko) 메모리 장치 및 그것의 동작 방법
CN117953926A (zh) 存储器设备和存储器设备的操作方法
CN118230792A (zh) 存储器装置及存储器装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination