CN1119834C - 半导体存储器件的制造方法及其结构 - Google Patents

半导体存储器件的制造方法及其结构 Download PDF

Info

Publication number
CN1119834C
CN1119834C CN99109414A CN99109414A CN1119834C CN 1119834 C CN1119834 C CN 1119834C CN 99109414 A CN99109414 A CN 99109414A CN 99109414 A CN99109414 A CN 99109414A CN 1119834 C CN1119834 C CN 1119834C
Authority
CN
China
Prior art keywords
insulating barrier
material layer
opening portion
contact openings
neighboring area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99109414A
Other languages
English (en)
Other versions
CN1241031A (zh
Inventor
梁元硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19542818&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1119834(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1241031A publication Critical patent/CN1241031A/zh
Application granted granted Critical
Publication of CN1119834C publication Critical patent/CN1119834C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造半导体器件的方法。在绝缘层上形成材料层图形。在材料层图形上淀积另一个绝缘层。在另一个绝缘层上形成沟槽掩模图形。利用该掩模，在另一个绝缘层处进行腐蚀并中止在材料层，从而形成第一开口。利用材料层图形，腐蚀绝缘层的露出部分，形成与第一开口对准的第二开口，并由此形成用于金属线的双镶嵌开口。在第一和第二开口中淀积金属，形成双镶嵌金属线。

Description

半导体存储器件的制造方法及其结构
该申请以1998年7月2日申请的韩国专利申请No.98-26585为优先权，其内容全部在此引证。
技术领域
本发明涉及半导体制造，特别涉及半导体存储器件及其制造方法，该制造方法可允许超过分辨率限度的图形和使用镶嵌(damascene)技术的多级互连。
背景技术
随着集成电路器件的集成度增加，焦点集中在曝光技术上，以随着高集成度化而获得精细的图形。近来的趋势是曝光波长变得越来越短，例如从g线(波长：436nm)，i线(波长：365nm)到KrF准分子激光器(波长：248nm)。最近，有希望的选择对象是ArF准分子激光器(波长：193nm)。精细图形器件的形成可改进集成电路的性能并且还可通过提高生产率来降低制造成本。
可是，用于精细图形形成的光刻分辨率与曝光的波长和常数(K1)成正比，与数值孔径(NA)成反比。常数K1与抗蚀剂质量和分辨率技术有关。考虑近来的NA、抗蚀剂质量和分辨率技术，认为用i线时分辨率限度是0.3微米，用KrF时分辨率限度是0.15微米。在ArF的情况下，通常期望分辨率限度是0.10微米。
可是，上述计算的分辨率限度是在最佳条件下得到的。但在实际工艺中难以维持这样的最佳条件。分辨率限度受工艺条件影响很大。例如，可变的衬底拓扑、因拓扑和构图材料的反射率引起的光刻胶层的变化。并且，在实际制造工艺中，还存在影响分辨率限度的一些事实。例如，对准裕度，宽的工艺窗口(诸如极好的平面化和低的纵横比等)。
为了克服上述在实际制造工艺中影响分辨率限度的事实，已使用例如镶嵌技术。在金属互连中广泛地采用镶嵌技术。这是由于金属有高反射率，并且在绝缘层上淀积金属、形成光刻胶层、构图光刻胶层和利用构图的光刻胶层腐蚀金属层的常规金属互连工艺中，难以进行厚金属层的腐蚀。
常规镶嵌技术如下。首先，在绝缘层上形成用于互连的沟槽。用CVD(化学汽相淀积)技术或溅射/回流技术掩埋铜。进行平面化以去除沟槽外的铜，从而形成镶嵌互连。
可是，常规镶嵌技术在对0.5微米或以下的金属图形或接触孔的应用中存在一些问题。特别是，在用镶嵌技术形成沟槽期间会扩大已经形成的接触孔。克服该问题的一种选择方案是形成小尺寸的接触孔。可是，随着集成度的增加，形成小尺寸的接触孔正变得越来越因难。另一种选择方案是在形成接触孔前形成沟槽。它要求在已经形成的沟槽中形成用于接触孔的光刻胶图形。可是，难以在深的并且小尺寸的沟槽中形成光刻胶图形。
因此，需要一种镶嵌技术来克服与镶嵌工艺有关的问题。
发明内容
鉴于以上的问题作出本发明，因此，本发明的目的是提供一种利用镶嵌技术来制造半导体的方法。
按照本发明，通过在周边区域中利用有低反射率的材料层图形形成双镶嵌金属互连和在单元阵列区域中利用相同的材料层图形形成电容器，来提供这些和其它目的。
更具体地说，在有单元阵列区域和周边区域的半导体衬底上形成第一绝缘层。然后在第一绝缘层上形成材料层图形。材料层图形有开口部分，在单元阵列区域该开口部分限定用于存储节点的接触孔，在周边区域该开口部分限定用于金属互连的接触孔。材料层图形由相对于第一绝缘层和后来形成的第二绝缘层有腐蚀选择性的材料构成。例如，可由选自由未掺杂的多晶硅、氮化物材料、SiON和Al2O3构成的组中的材料组成。
在材料层图形上形成第二绝缘层。然后在第二绝缘层上形成沟槽光刻胶图形并且它有在由材料层图形限定的开口部分上对准的开口部分。利用光刻胶图形，将第二绝缘层腐蚀到材料层图形处，形成第一开口。接着，选择腐蚀由材料层图形的开口部分的露出的第一绝缘层的部分，形成与第一开口自对准的第二开口，由此在周边区域中形成双镶嵌开口。
然后用金属填充双镶嵌开口并使其平面化，形成到半导体衬底的镶嵌金属互连。
在单元阵列区域中材料层图形还被用于形成存储节点。在周边区域中形成镶嵌金属线之后，在半导体衬底的整个表面上形成第三绝缘层。在第三绝缘层上形成另一个光刻胶图形在材料层图形的开口部分上对准，该光刻胶图形有限定存储器节点的开口部分。利用该另一个光刻胶图形，腐蚀第三和第二绝缘层至材料层图形，形成第三开口。然后腐蚀由材料层图形露出的第一绝缘层，形成露出半导体衬底的预定部分的第四开口。在第三和第四开口中淀积导电材料，从而在单元阵列区域中形成与半导体衬底的预定部分电连接的存储器节点。
另外，可颠倒工艺顺序。即，在单元阵列区域中形成存储器节点之后，可在周边区域中形成双镶嵌金属线。
附图说明
参照下述附图，本技术领域的技术人员可理解本发明并且其目的也将变得显而易见。
图1A-1E是按照本发明的沿字线方向截取的制造半导体存储器件的所选工艺步骤的半导体衬底的剖面图；
图2A-2E是按照本发明的沿位线方向截取的制造半导体存储器件的所选工艺步骤的半导体衬底的剖面图；
图3A-3E是按照本发明的沿字线方向截取的制造半导体存储器件的所选工艺步骤的半导体衬底周边区域的剖面图。
具体实施方式
下面将参照表示本发明最佳实施例的附图更详细地说明本发明。当然，本发明可以不同的方式实施，并且不受所提出的实施例的限制。更确切地说，提供这些实施例，以彻底和完全地进行公开，并充分地对所属技术领域的技术人员公开本发明的范围。附图中，为清楚起见放大表示了层的厚度和区域。还应理解，当层被认为是“在另一层或衬底上”时，可以是直接在另一层或衬底上或者也可以有中间层存在。相反，当元件被认为是“直接在另一元件上”时，就不存在其中间的元件。并且，所描述和所展示的各实施例还包括其互补导电型的实施例。
本发明涉及半导体存储器件的制造方法。图1A-1E表示在制造半导体存储器件的所选工艺步骤中沿单元阵列区域中的字线方向截取的半导体衬底的剖面图，图2A-2E表示沿单元阵列区域中的位线方向截取的半导体衬底的剖面图，图3A-3E表示沿字线方向截取的半导体衬底周边区域的剖面图。在图2A-2E和图3A-3E中，功能与图1A-1E中所示部件相同的部分被标以相同的参考数字。因此，为了更好地理解本发明，图1、图2和图3同时被引证。
参照图1A、图2A和图3A，制备半导体衬底10。图1A和2A中的衬底示意地表示单元阵列区域，图3A中的衬底示意地表示周边区域。在半导体衬底10的预定位置上形成器件隔离层12，以限定有源和无源区。有源区是在衬底中要进行电连接的区域。器件隔离层12包围有源区并使各个有源区与相邻的有源区电绝缘。用浅沟槽隔离技术或硅的局部氧化技术可形成器件隔离层12。在有源区上形成包括栅电极层13a、13b和13c，和源/漏区的晶体管。尽管未示出，在衬底的有源区与栅极层之间形成栅绝缘层，以在它们之间电绝缘。栅极层由导电层和其上覆盖的保护层构成。用于栅极的导电层由多晶硅和金属硅化物层构成。栅保护层可由氮化硅层构成。
为了改善对准裕度，形成触点基层16a和16b。更具体地说，在形成晶体管之后，在所获得的结构上形成绝缘层14。腐蚀绝缘层14的所选部分，形成露出栅极之间的有源区的开口。用导电材料填充开口并进行平面化，形成触点基层16a和16b。更具体地说，触点基层16a与后来形成的存储节点电连接，触点基层16b与后来形成的位线电连接。
现在参照图1B、2B和3B，在包括触点基层16a和16b的绝缘层14上常规形成另一绝缘层18、位线20，21和第一层间绝缘层22。尽管未示出，位线20和21通过形成在另一绝缘层18中的接触栓塞与触点基层16b电连接。第一层间绝缘层22被平面化以使其具有平的表面。
参照图1C、2C和3C，在第一层间绝缘层22上形成材料层图形24。更具体地说，在第一层间绝缘层22上淀积材料层之后，实施光掩模和腐蚀工艺，形成有开口部分25a和25b的材料层图形24，开口部分25a和25b在单元阵列区域中限定用于存储节点的接触孔区域(见25a)和在周边区域中限定用于互连的接触孔区域(见25b)。
材料层图形24可由相对于绝缘层14和18，第一层间绝缘层22和后来形成的第二层间绝缘层26具有好的腐蚀选择性，例如至少为1∶5或以上的材料构成，并且与金属相比有非常低的反射率。绝缘层14和18以及层间绝缘层22和26由氧化物层构成，材料层图形24由选自由未掺杂的多晶硅、氮化物材料、SiON和Al2O3构成的组中之一组成。
现在参照图1D、2D和3D，在第一层间绝缘层22上形成厚的第二层间绝缘层26。第二层间绝缘层26的厚度至少约为0.4微米，例如约为0.5微米至0.6微米。第二层间绝缘层26的厚度可由后来形成的金属线28b(见图3E)的预定厚度来确定。
接下来的工艺是在周边区域中形成金属线。再次参照图3D，利用形成在第二层间绝缘层26上且有比材料层图形大的开口部分的沟槽掩模(未示出)，腐蚀第二层间绝缘层26，形成露出材料层图形24的第一开口，其中材料层图形24有开口部分25b。用露出的材料层图形24作腐蚀掩模，腐蚀露出的第一层间绝缘层22和绝缘层18和14，在周边区域中形成露出半导体衬底10的有源区的第二开口，并由此形成双镶嵌开口27a。同时，还可使腐蚀停止在材料层图形处，并由此形成另一个第一开口27b。
最后，在开口27a和27b中淀积金属并使其平面化，形成掩埋在绝缘层26中的金属线28a和28b。通过利用材料层图形24的双镶嵌工艺可同时形成金属线和用于金属线与衬底之间的互连的接触栓塞(见28a)。金属可以由选自由钨、氮化钛、铝、氮化钨和铜构成的组中之一形成。接着顺序形成另一个金属线31和绝缘层32。
然后，在所获得的结构上淀积第三层间绝缘层30。这样形成第三层间绝缘层30，使得第二和第三层间绝缘层的总厚度约为1.0微米至1.2微米。在单元阵列区域中该总厚度决定存储节点的高度。
接着，在单元阵列区域中形成电容器并淀积绝缘层44。用相同的技术即镶嵌技术形成电容器。更具体地说，利用有比材料层图形大的开口部分并在材料层图形24的开口部分25a上对准的存储形成掩模，腐蚀第三和第二层间绝缘层，形成第三开口，第三开口露出带有其开口部分25a的材料层图形。利用材料层图形，腐蚀露出的绝缘层22和18，形成与第三开口自对准的第四开口，并由此形成用于存储节点的双镶嵌开口。在开口中淀积导电材料并使其平面化，形成与触点基层16a连接的存储节点40。去除存储器节点40外侧的层间绝缘层30和26，并淀积电介质层41和板极节点42，从而完成柱形电容器，如图1E和2E所示。通过完全填充用于存储节点的开口，还可构成盒型电容器。
另外，可颠倒金属互连的形成和电容器的形成。亦即，首先在单元阵列区域中形成电容器，然后在周边区域中形成金属互连。在用镶嵌技术将电容器形成在单元阵列区域中之后，在其上淀积绝缘层44。然后，在周边区域中，腐蚀层间绝缘层(见参考标号26和22)和绝缘层(见参考标号18和14)，形成双镶嵌开口(见参考标号27a)和开口(见参考标号27b)。用金属填充开口(见参考标号27a和27b)，形成双镶嵌金属线(见参考标号28a)和金属线(见参考标号28b)。金属线(见参考标号28b)可被用作哑元图形。随后，形成绝缘层(见参考标号30)、另一个金属线(见参考标号31)和绝缘层(见参考标号32)。
在镶嵌工艺中金属层图形被用于电容器和金属互连的形成。

Claims (17)

1.一种制造半导体器件的方法，所述方法包括下列步骤：
在半导体衬底上形成器件隔离区以限定有源区，所述半导体衬底有单元阵列区域和周边区域；
在所述衬底上形成第一绝缘层；
在所述第一绝缘层上形成材料层图形，所述材料层图形有第一开口部分，第一开口部分分别在所述单元阵列区域限定用于存储节点的接触孔，在所述周边区域限定用于金属互连的接触孔；
在所述材料层图形上形成第二绝缘层；
在所述第二绝缘层上形成沟槽掩模图形，所述沟槽图形在所述周边区域有至少在所述材料层图形的所述第一开口部分上对准的第二开口部分，所述第二开口部分大于所述第一开口部分；
用所述沟槽掩模作腐蚀掩模，腐蚀所述第二绝缘层并在所述材料层图形处中止，形成第一触点开口，并利用至少一个所述第一触点开口腐蚀第一绝缘层的露出部分，在所述周边区域形成与所述第一触点开口的至少一个自对准的至少一个第二触点开口；和
用导电材料填充所述第一和第二触点开口，分别形成形成于第一和第二触点开口中的第一金属互连，和形成于第一开口中的第二金属互连。
2.根据权利要求1的方法，其特征在于，所述材料层图形相对于所述第一和第二绝缘层有腐蚀选择性。
3.根据权利要求2的方法，其特征在于，所述材料层图形相对于所述第一和第二绝缘层有至少1∶5的腐蚀选择比。
4.根据权利要求1的方法，其特征在于，所述材料层图形由选自由未掺杂的多晶硅、氮化物材料、SiON和Al2O3构成的组中之一组成。
5.根据权利要求1的方法，其特征在于，所述第二绝缘层的厚度至少为0.4微米。
6.根据权利要求1的方法，其特征在于，所述导电材料由选自由钨、氮化钛、铝、氮化钨和铜构成的组中之一组成。
7.根据权利要求1的方法，其特征在于，还包括下列步骤：
在所述第一和第二金属互连和第二绝缘层上形成第三绝缘层；
在所述第三绝缘层上形成存储节点掩模图形，所述存储节点掩模图形在所述单元阵列区域有与所述第一开口部分对准的第三开口部分，所述第三开口部分大于所述第一开口部分；
利用所述存储节点掩模图形，腐蚀所述第三和第二绝缘层并在所述材料层处中止，于是形成第三触点开口，并通过所述第三触点开口腐蚀所述第一绝缘层的露出部分，形成与所述第三触点开口对准的第四开口。
8.一种制造半导体存储器件的方法，所述方法包括下列步骤：
在半导体衬底上形成器件隔离区以限定有源区，所述半导体衬底有单元阵列区域和周边区域；
在所述衬底上形成第一绝缘层；
在所述第一绝缘层上形成材料层图形，所述材料层图形有第一开口部分，第一开口部分分别在所述单元阵列区域限定用于存储节点的接触孔，在所述周边区域限定用于金属互连的接触孔；
在所述材料层图形上形成第二绝缘层；
在所述材料层图形上形成存储节点掩模图形，所述存储节点掩模图形在所述单元阵列区域有在所述第一开口部分上对准的第二开口部分；
利用所述存储节点掩模图形，腐蚀所述第二绝缘层并在所述材料层图形处中止，于是形成第一触点开口，并且通过所述第一触点开口腐蚀所述第一绝缘层的露出部分，形成与所述第一触点开口自对准的第二触点开口；
在所述第一和第二触点开口中形成用作存储节点的第一导电层，电介质层和用作板极节点的第二导电层，构成电容器；
在所述半导体衬底的整个表面上形成第三绝缘层；
在所述第三绝缘层上形成沟槽掩模图形，所述沟槽图形在所述周边区域有至少在所述第一开口部分上对准的第三开口部分；
用所述沟槽掩模作腐蚀掩模，腐蚀所述第三绝缘层并在所述材料层图形处中止，形成第三触点开口，并利用至少一个所述第三触点开口腐蚀第一绝缘层的露出部分，在所述周边区域形成与所述第三触点开口的至少一个自对准的至少一个第四触点开口；和
用导电材料填充所述第三和第四触点开口，分别形成形成于第三和第四触点开口中的第一金属互连，和形成于第三开口中的第二金属互连。
9.根据权利要求8的方法，其特征在于，所述材料层图形相对于所述第一、第二和第三绝缘层有腐蚀选择性。
10.根据权利要求9的方法，其特征在于，所述材料层图形相对于所述第一、第二和第三绝缘层有至少1∶5的腐蚀选择比。
11.根据权利要求8的方法，其特征在于，所述材料层图形由选自由未掺杂的多晶硅、氮化物材料、SiON和Al2O3构成的组中之一组成。
12.根据权利要求8的方法，其特征在于，所述第三绝缘层的厚度至少为0.4微米。
13.根据权利要求8的方法，其特征在于，所述导电材料由选自由钨、氮化钛、铝、氮化钨和铜构成的组中之一组成。
14.一种半导体器件，包括：
形成在有单元阵列区域和周边区域的半导体衬底上的第一绝缘层；
形成在所述第一绝缘层上的材料层图形，所述材料层图形有开口部分；
形成在所述材料层图形上的第二绝缘层；
分别在所述单元阵列区域和所述周边区域处，形成在所述第二绝缘层中并且穿过由所述材料层图形露出的所述第一绝缘层的电容器和金属互连，所述电容器和金属互连电连接到所述半导体衬底。
15.根据权利要求14的半导体器件，其特征在于，所述材料层图形相对于所述第一和第二绝缘层有腐蚀选择性。
16.根据权利要求14的半导体器件，其特征在于，所述材料层图形由选自由未掺杂的多晶硅、氮化物材料、SiON和Al2O3构成的组中之一组成。
17.根据权利要求14的半导体器件，其特征在于，所述金属互连由选自由钨、氮化钛、铝、氮化钨和铜构成的组中之一组成。
CN99109414A 1998-07-02 1999-06-29 半导体存储器件的制造方法及其结构 Expired - Fee Related CN1119834C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980026585A KR100279298B1 (ko) 1998-07-02 1998-07-02 반도체 메모리 장치의 제조 방법 및 그 구조
KR26585/98 1998-07-02
KR26585/1998 1998-07-02

Publications (2)

Publication Number Publication Date
CN1241031A CN1241031A (zh) 2000-01-12
CN1119834C true CN1119834C (zh) 2003-08-27

Family

ID=19542818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99109414A Expired - Fee Related CN1119834C (zh) 1998-07-02 1999-06-29 半导体存储器件的制造方法及其结构

Country Status (5)

Country Link
US (1) US6337267B1 (zh)
JP (1) JP4064005B2 (zh)
KR (1) KR100279298B1 (zh)
CN (1) CN1119834C (zh)
TW (1) TW512516B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317972B1 (ko) * 1999-11-05 2001-12-24 윤종용 반도체 집적회로의 커패시터 제조방법 및 그에 의해제조된 커패시터
KR100400302B1 (ko) * 2000-06-30 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100431656B1 (ko) * 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
KR100444773B1 (ko) * 2001-12-18 2004-08-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
US6835653B1 (en) * 2003-09-16 2004-12-28 Nanya Technology Corp. Method of forming adjacent holes on a semiconductor substrate
KR100570059B1 (ko) 2003-12-15 2006-04-10 주식회사 하이닉스반도체 반도체 소자의 메탈콘택 형성 방법
US7135401B2 (en) * 2004-05-06 2006-11-14 Micron Technology, Inc. Methods of forming electrical connections for semiconductor constructions
JP2006196511A (ja) * 2005-01-11 2006-07-27 Sony Corp 半導体集積回路
KR100652409B1 (ko) * 2005-05-06 2006-12-01 삼성전자주식회사 콘택이 구비된 반도체소자 및 그 제조방법
KR100650632B1 (ko) * 2005-11-10 2006-11-27 삼성전자주식회사 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
KR101400061B1 (ko) * 2007-12-07 2014-06-27 삼성전자주식회사 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
KR20090068730A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR101414076B1 (ko) * 2008-09-10 2014-07-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6948892B2 (ja) * 2017-09-19 2021-10-13 キオクシア株式会社 半導体記憶装置
CN108054135B (zh) * 2017-11-10 2020-09-01 上海华力微电子有限公司 接触孔的金属连接结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219483B1 (ko) * 1996-06-03 1999-09-01 윤종용 반도체 장치의 커패시터 제조방법
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US6214727B1 (en) * 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
KR100258576B1 (ko) * 1997-11-04 2000-06-15 윤종용 반도체 장치의 마이크로 콘택 형성 방법
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
KR100327123B1 (ko) * 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
JP2000106396A (ja) * 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100279298B1 (ko) 2001-02-01
JP4064005B2 (ja) 2008-03-19
JP2000031429A (ja) 2000-01-28
KR20000007306A (ko) 2000-02-07
TW512516B (en) 2002-12-01
CN1241031A (zh) 2000-01-12
US6337267B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
CN1119834C (zh) 半导体存储器件的制造方法及其结构
US6163067A (en) Semiconductor apparatus having wiring groove and contact hole in self-alignment manner
US4962060A (en) Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
EP0282226A2 (en) High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US5110763A (en) Process of fabricating multi-level wiring structure, incorporated in semiconductor device
US5302538A (en) Method of manufacturing field effect transistor
CN1094252C (zh) 半导体器件和制造半导体器件的方法
US6387754B2 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
CN1230778A (zh) 制造动态随机存取存储器单元电容器的方法
JPH10209273A (ja) 半導体装置の製造方法
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
CN101055421A (zh) 双镶嵌结构的形成方法
KR100311058B1 (ko) 반도체디바이스형성방법
KR100478480B1 (ko) 반도체 소자 및 그 제조 방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR0161379B1 (ko) 반도체 소자의 다층배선 및 그 제조방법
JP2000223492A (ja) 多層配線を有する半導体装置の製造方法
KR100471409B1 (ko) 반도체소자 제조방법
US20050236658A1 (en) Semiconductor device and production method therefor
CN1301547C (zh) 形成位元线接触窗的方法
JPH08204002A (ja) 半導体集積回路装置の製造方法
KR0172254B1 (ko) 반도체 소자의 금속배선 형성방법
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR100249827B1 (ko) 반도체 소자의 다층 금속 배선 제조방법
KR20100105988A (ko) 반도체 장치 및 이를 제조하기 위한 포토마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOSAID TECHNOLOGIES INC.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20120313

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120313

Address after: Ontario, Canada

Patentee after: Mosaid Technologies Inc.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030827

Termination date: 20160629

CF01 Termination of patent right due to non-payment of annual fee