CN1230778A - 制造动态随机存取存储器单元电容器的方法 - Google Patents

制造动态随机存取存储器单元电容器的方法 Download PDF

Info

Publication number
CN1230778A
CN1230778A CN99100795A CN99100795A CN1230778A CN 1230778 A CN1230778 A CN 1230778A CN 99100795 A CN99100795 A CN 99100795A CN 99100795 A CN99100795 A CN 99100795A CN 1230778 A CN1230778 A CN 1230778A
Authority
CN
China
Prior art keywords
material layer
insulating barrier
layer
memory node
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99100795A
Other languages
English (en)
Inventor
朴炳俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1230778A publication Critical patent/CN1230778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

这里公开了一种制造DRAM单元电容器的改进方法,通过将接触孔形成步骤与存储节点形成步骤结合,可以提供到电容器的存储节点的自对接触孔,并可以增大电容器表面积。这种结合技术减少了光刻工艺,并因而降低了工艺成本。

Description

制造动态随机存取存储器单元电容器的方法
本发明涉及制造DRAM单元电容器的方法，特别涉及形成到存储节点的自对准存储节点接触孔的方法。
随着DRAM集成度的不断提高，单元尺寸和DRAM单元的电容器所占的面积趋于减小。为了保证这种电容器的电容为可接受的值，已采用了堆叠式电容器或沟槽堆叠式电容器，原因是这些电容器可具有较大的电容器面积，并且能够减少DRAM单元间的干扰，为了增大其表面积，已对这种基本堆叠电容器进行了许多改变。已广泛采用的堆叠电容器例如包括圆柱形和扇形电容器。
一般情况下，根据制造顺序堆叠电容器可分为COB(位线上的电容器)结构和CUB(位线下的电容器)结构。两者间的显著不同在于电容器形成的时间，即，形成位线后(COB)或形成位线前(CUB)。
然而，对于例如0.30节距的兆位DRAM等很高密度的器件，COB结构的DRAM电容器的常规工艺有一些缺点。例如，四分之一微米抗蚀图形和大高宽比接触孔腐蚀严重妨碍了常规的光刻技术，因而导致了光图形和均匀性变差，并降低了存储节点接触孔与存储节点间的对不准裕度，严重时，会造成位线和存储节点接触孔间的短路。
本发明是在考虑了上述问题后做出的，因此本发明的目的是提供一种制造DRAM单元电容器的方法，通过形成到存储节点的自对准存储节点接触孔，可以防止存节点接触孔与存储节点间的对不准。
本发明再一目的是提供一种制造DRAM单元电容器的方法，可以容易地形成大高宽比的接触孔，从而增大位线与接触孔间的工艺对不准裕度。
为了实现这些和其它优点，根据本发明的目的，本发明包括在半导体衬底的预定区域上形成转移栅晶体管结构，并用例如氮化硅帽盖层和氮化硅侧壁间隔层进行钝化。在预定的相邻栅极结构间形成多个到位线和存储节点的接触焊盘。淀积第一绝缘层，然后在第一绝缘层上形成位线接触孔。在接触孔中和第一绝缘层上淀积第一导电层，并构图形成位线结构。在位线结构上形成平整的第二绝缘层。在第二绝缘层上依次淀积第一材料层、第三绝缘层和第二材料层。第一和第二材料层相对于第二和第三绝缘层分别具有腐蚀选择性，在这些绝缘层为氧化层时，它们选自氮化硅层和多晶硅层。这里，第三绝缘层淀积到确定电容器高度的厚度，例如约10000埃至11000埃，第一材料层为约500埃，第二材料层约为1500-2000埃。
在第二材料层上形成负性光刻胶图形(即相反图形)，以限定存储节点接触孔和存储节点。利用该光刻胶图形作掩模，依次腐蚀第二材料层、第三绝缘层和第一材料层，从而形成多个第一开口。这里，通过选择性腐蚀第三绝缘层至第二材料层形成第一开口，从而防止开口增大。在去掉了光刻胶图形后，在半导体衬底上淀积厚约300埃的第二导电层，并进行各向异性腐蚀，在第一开口的横向边缘上形成侧壁间隔层。必须注意，提供该侧壁间隔层为的是防止位线和随后的第二开口(即存储节点接触孔)间发生短路，在第二和第一绝缘层中，利用该侧壁间隔层作掩模，以与第一开口的该侧壁间隔层自对准的方式开出存储节点接触孔。在第一开口和第二开口中淀积第三导电层，并利用CMP或深腐蚀进行平面化。然后选择性腐蚀第三绝缘层，从而形成存储节点。在该腐蚀步骤，第一材料层用作腐蚀停止层。然后，去掉相邻节点间的第一材料层。另外，可以形成存储节点侧壁间隔层，以增大电容器的表面积。此后，进行常规的工艺步骤，形成电容器和金属互连。
本发明的优点是以自对准的方式形成到存储节点的存储节点接触孔，因而可以容易地形成小尺寸接触孔，并且不发生与位线的对不准。
结合以下各附图，所属中领域的技术人员可以理解本发明，清楚本发明的目的，其中：
图1A-1G是展示根据本发明优选实施例沿位线方向取的各所选制造阶段的DRAM单元电容器的剖面图；
图2A-2G是展示根据图1A-1G所示本发明优选实施例沿字线方向取的各所选制造阶段的DRAM单元电容器的剖面图。
下面与本发明目的一致，详细说明制造DRAM单元电容器的方法。该电容器可以制造于通常用于DRAM制造的金属氧化物半导体场效应晶体管上。因此，只具体介绍对理解本发明来说必要的底层结构。
图1A-1G是展示根据本发明优选实施例沿位线方向取的各所选制造阶段的DRAM单元电容器的剖面图，图2A-2G是展示根据图1A-1G所示本发明优选实施例沿字线方向取的各所选制造阶段的DRAM单元电容器的剖面图。在图2中，与图1所示有相同功能的部件用相同的参考数字表示，并略去对它们的说明。
参见图1A和2A，利用如硅局部氧化(LOCOS)或沟槽隔离等常规技术形成场氧化层102，从而在半导体衬底100上限定有源区和无源区。在半导体衬底100的预定区域中形成多个栅极结构104a、104b、104c和104d。正如该领域所公知的那样，栅极104a-104d与半导体衬底100间设置有栅氧化层，并且该氧化层被如氮化硅帽盖层和氮化硅侧壁间隔层105钝化。在相邻栅极结构104a-104d之间的预定区域形成多个存储节点和位线的接触焊盘106a和106b。
在所得结构上形成第一平整的绝缘层108。正如从图2A所看到的，其中形成有多个位线结构109a、109b、109c、109d。简言之，在栅极结构104a-104d及接触焊盘106a和106b上形成第一氧化层108a。在第一氧化层中开出位线接触孔(未示出)，并用导电层填充之，然后构图形成位线结构109a-109d。在位线结构109a-109d上及第一氧化层108a上形成第二氧化层，并进行平面化。
在第一绝缘层108上依次淀积第一材料层110、第二绝缘层112和第二材料层114。第一和第二材料层分别对第一和第二绝缘层108和112具有腐蚀选择性，在绝缘层108和112为氧化层时，它们分别可以选自氮化硅层和多晶硅层。这里，第二绝缘层112淀积到确定电容器高度的厚度。例如约10000-11000埃，第一材料层110淀积到厚约500埃，第二材料层淀积到厚约1500-2000埃。
在第二材料层114上形成用于形成存储节点的相反图形116，以限定存储节点接触孔和存储节点。例如相反图形116为负性光刻胶图形，利用光刻胶图形116作掩模，依次腐蚀第二材料层114、第二绝缘层112和第一材料层110，从而形成多个第一开口117，如图1B和2B所示。此时，通过选择性腐蚀第二绝缘层112至第二材料层114形成第一开口117，从能够防止开口尺寸增大。
接着，形成到第一开口117的自对准存储节点接触孔，该孔中将淀积有存储节点导电材料，如图1C-1D和2C-2D所示。利用O2等离子灰化去掉了光刻胶116后，在所得结构上淀积厚约为300埃的第一导电材料118，并利用深腐蚀技术进行各向异性腐蚀，从而在第一开口117的横向边缘上形成侧壁间隔层118。必须注意，提供这样形成的侧壁间隔层118为的是防止位线结构109a-109d与随后的第二开口119(即存储节点接触孔)间发生短路，利用该侧壁间隔层118作腐蚀掩模，以与第一开口117的侧壁间隔层118自对准的方式，在第一绝缘层108中形成存储节点接触孔119，如图1D和2D所示。在第一开口117和第二开口119中淀积由多晶硅构成的第二导电层120。然后，利用CMP或深腐蚀技术向下进行平面化工艺到达第二绝缘层112的上表面，如图1E和2E所示。
然后形成多个存储节点，如图1F-1G和2F-2G所示。参见图1F和2F，例如湿法腐蚀第二绝缘层112，直到暴露第一材料层110的上表面为止，从而形成多个存储节点122。因此，以彼此自对准的方式同时形成存储节点接触孔和存储节点。然后，可以去掉相邻存储节点122间的第一材料层110。然而，如果第一材料层110为如多晶硅等导电材料，则必须在该步去除。如果是非导电材料，则可以在以后的工艺去除材料层110。可以利用深腐蚀技术去掉第一材料层110。
为了增大存储节点的表面积，在存储为的横向边缘上形成侧间隔层。在图1F和2F所示所得结构上淀积厚约300埃第三导电层。进行如深腐蚀等各向同性腐蚀，从而形成侧壁124，同时去掉相邻存储节点122间的第一材料层，如图1G和2G所示。该侧壁间隔层124还提高了淀积介质层和平板电极层的随后步骤期间的台阶覆盖。
此后，进行淀积介质膜、平板电极和金属互连的常规工艺。
另外，本发明的精髓可应用于在接触孔上形成搭接焊盘(landingpad)。
尽管结合本发明的优选实施例特别展示和说明了本发明，但所属领域的技术人员应理解，在可在形式上和细节上对本发明做出各种改变，而不背离本发明的精神实质和范围。

Claims (10)

1．一种制造DRAM单元的位线上电容器(COB)结构的方法，包括以下步骤：
在具有多个栅极结构和多个设置于相邻的所说栅极结构之间的接触焊盘的半导体衬底上形成第一绝缘层，所说第一绝缘层中具有多个位线结构；
在所说第一绝缘层上依次形成第一材料层、第二绝缘层和第二材料层；
在所说二材料层上形成相反光刻胶图形；
用所说光刻胶图形作掩模，依次腐蚀所说第二材料层、所说第二绝缘层、和所说第一材料层，从而形成多个第一开口；
去掉所说光刻胶图形；
在所说第一开口的横向边缘上形成由第一导电材料层构成的多个侧壁间隔层，所说导电侧壁间隔层相对所说第一绝缘层具有腐蚀选择性；
腐蚀相邻的所说多个导电侧壁间隔层之间的所说第一绝缘层，从而形成多个到所说接触焊盘的自对准第二开口；
用第二导电材料填充所说第一开口和第二开口；
进行平面化，直到暴露所说第二绝缘层的上表面为止；及
利用所说第一材料层作腐蚀停止层，腐蚀所说暴露的第二绝缘层，从而形成多个到达所说接触焊盘的存储节点。
2．如权利要求1所述的方法，其中所说第一和第二材料层分别选自氮化硅层和多晶硅层构成的组中。
3．如权利要求1所述的方法，其中所说第二绝缘层的厚度为约10000-11000埃。
4．如权利要求1所述的方法，其中所说第一导电材料层淀积的厚度为约300埃。
5．如权利要求1所述的方法，其中利用CMP或深腐蚀进行所说平面化的步骤。
6．如权利要求1所述的方法，还包括在腐蚀所说第二绝缘层后，腐蚀所说存储节点间暴露的所说第一材料层。
7．如权利要求6所述的方法，其中利用各向异性腐蚀进行腐蚀暴露的所说第一材料层的所说步骤。
8．如权利要求1所述的方法，还包括通过在所说存储节点和所说第一材料层上淀积第三导电材料层，在所说存储节点的横向边缘上形成多个导电侧壁间隔层，并各向异性腐蚀所说第三导电材料层和所说第一材料层，直到露出所说存储节点的所说上表面和所说第一绝缘层为止。
9．如权利要求8所述的方法，其中所说第三导电层淀积的厚度为约300埃。
10．如权利要求8所述的方法，其中提供所说侧壁间隔层用于增大所说存储节点的表面积。
CN99100795A 1998-03-30 1999-02-26 制造动态随机存取存储器单元电容器的方法 Pending CN1230778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980010990A KR100292940B1 (ko) 1998-03-30 1998-03-30 디램 셀 캐패시터의 제조 방법
KR10990/1998 1998-03-30

Publications (1)

Publication Number Publication Date
CN1230778A true CN1230778A (zh) 1999-10-06

Family

ID=19535561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99100795A Pending CN1230778A (zh) 1998-03-30 1999-02-26 制造动态随机存取存储器单元电容器的方法

Country Status (8)

Country Link
US (1) US6159820A (zh)
JP (1) JPH11312792A (zh)
KR (1) KR100292940B1 (zh)
CN (1) CN1230778A (zh)
DE (1) DE19860884A1 (zh)
FR (1) FR2776835A1 (zh)
GB (1) GB2336031B (zh)
TW (1) TW390027B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312775C (zh) * 2003-02-24 2007-04-25 三星电子株式会社 半导体器件及其制造方法
CN1333455C (zh) * 2003-03-14 2007-08-22 海力士半导体有限公司 半导体装置的制造方法
CN100390985C (zh) * 2002-08-23 2008-05-28 三星电子株式会社 具有柱型帽盖层的半导体器件及其制造方法
CN102089877B (zh) * 2008-07-09 2013-10-16 美光科技公司 形成多个电容器的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279298B1 (ko) * 1998-07-02 2001-02-01 윤종용 반도체 메모리 장치의 제조 방법 및 그 구조
TW418531B (en) * 1999-08-24 2001-01-11 Taiwan Semiconductor Mfg Manufacture method of capacitor of DRAM cell
JP3943320B2 (ja) 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
KR100421051B1 (ko) * 2001-12-15 2004-03-04 삼성전자주식회사 씨오비 구조를 갖는 반도체 메모리 소자의 제조방법 및그에 따라 제조된 반도체 메모리 소자
KR100598245B1 (ko) * 2002-12-30 2006-07-07 동부일렉트로닉스 주식회사 반도체 금속 배선 형성 방법
US6864161B1 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Method of forming a gate structure using a dual step polysilicon deposition procedure
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8691697B2 (en) 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5384287A (en) * 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
US5498889A (en) * 1993-11-29 1996-03-12 Motorola, Inc. Semiconductor device having increased capacitance and method for making the same
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
KR960039371A (ko) * 1995-04-17 1996-11-25 김광호 이중 실린더형 캐패시터를 갖는 반도체장치의 제조방법
KR0161422B1 (ko) * 1995-07-31 1999-02-01 김광호 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법
KR970013363A (ko) * 1995-08-31 1997-03-29 김광호 반도체 장치의 커패시터 제조방법
US5543345A (en) * 1995-12-27 1996-08-06 Vanguard International Semiconductor Corp. Method for fabricating crown capacitors for a dram cell
US5710073A (en) * 1996-01-16 1998-01-20 Vanguard International Semiconductor Corporation Method for forming interconnections and conductors for high density integrated circuits
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5670404A (en) * 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US5956594A (en) * 1998-11-02 1999-09-21 Vanguard International Semiconductor Corporation Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390985C (zh) * 2002-08-23 2008-05-28 三星电子株式会社 具有柱型帽盖层的半导体器件及其制造方法
US7473954B2 (en) 2002-08-23 2009-01-06 Samsung Electronics Co., Ltd. Bitline of semiconductor device having stud type capping layer and method for fabricating the same
CN1312775C (zh) * 2003-02-24 2007-04-25 三星电子株式会社 半导体器件及其制造方法
CN1333455C (zh) * 2003-03-14 2007-08-22 海力士半导体有限公司 半导体装置的制造方法
CN102089877B (zh) * 2008-07-09 2013-10-16 美光科技公司 形成多个电容器的方法

Also Published As

Publication number Publication date
JPH11312792A (ja) 1999-11-09
TW390027B (en) 2000-05-11
US6159820A (en) 2000-12-12
GB2336031A (en) 1999-10-06
KR19990076229A (ko) 1999-10-15
GB9826095D0 (en) 1999-01-20
KR100292940B1 (ko) 2001-07-12
DE19860884A1 (de) 1999-10-14
FR2776835A1 (fr) 1999-10-01
GB2336031B (en) 2000-05-17

Similar Documents

Publication Publication Date Title
CN1230778A (zh) 制造动态随机存取存储器单元电容器的方法
KR100245779B1 (ko) 스택 커패시터법ram 내에 비트선 접촉부의 형성 방법
US5700709A (en) Method for manufacturing a capacitor for a semiconductor device
US7968403B2 (en) Method of fabricating a sleeve insulator for a contact structure
KR0170312B1 (ko) 고집적 dram 셀 및 그 제조방법
US5866453A (en) Etch process for aligning a capacitor structure and an adjacent contact corridor
KR0155886B1 (ko) 고집적 dram 셀의 제조방법
KR100225545B1 (ko) 반도체기억장치 및 디램 형성방법
CN1244727A (zh) 形成自对准接触的方法
KR930007194B1 (ko) 반도체 장치 및 그 제조방법
KR100307533B1 (ko) 디램셀 제조 방법
US6710389B2 (en) Semiconductor memory device with trench-type stacked cell capacitors and method for manufacturing the same
CN108281424B (zh) 半导体元件以及其制作方法
US6555435B2 (en) Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
US5783848A (en) Memory cell
US7074725B2 (en) Method for forming a storage node of a capacitor
US5326998A (en) Semiconductor memory cell and manufacturing method thereof
KR100306183B1 (ko) 반도체장치및그제조방법
US6586312B1 (en) Method for fabricating a DRAM capacitor and device made
CN1236993A (zh) 动态随机存取存储器单元电容器及其制造方法
US5744390A (en) Method of fabricating a dram cell with a plurality of vertical extensions
CN1213160A (zh) 在半导体器件中形成不会短路的小型接触孔的工艺
KR100655070B1 (ko) 반도체 소자의 커패시터 제조방법
US6580175B1 (en) Semiconductor layout structure for a conductive layer and contact hole
US6521937B1 (en) Memory cell device including overlapping capacitors

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication