CN108054135B - 接触孔的金属连接结构及其制造方法 - Google Patents
接触孔的金属连接结构及其制造方法 Download PDFInfo
- Publication number
- CN108054135B CN108054135B CN201711102829.2A CN201711102829A CN108054135B CN 108054135 B CN108054135 B CN 108054135B CN 201711102829 A CN201711102829 A CN 201711102829A CN 108054135 B CN108054135 B CN 108054135B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- dielectric film
- contact hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 218
- 239000002184 metal Substances 0.000 title claims abstract description 218
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种接触孔的金属连接结构，包括：接触孔，形成于接触孔层介质膜中；接触孔层介质膜表面依次形成有自对准层介质膜和金属层介质膜；在自对准层介质膜的表面形成有打开定义金属连接通孔的形成区域的结构；金属层的形成区域由对金属层介质膜进行介质膜刻蚀形成，金属连接通孔的形成区域的自对准层介质膜在对金属层介质膜进行介质膜刻蚀的过程中被同时刻蚀去除，使金属连接通孔和金属层的形成区域呈自对准的一体化金属连接结构。本发明还公开了一种接触孔的金属连接结构的制造方法。本发明能使金属连接结构的通孔和正面金属层的形成区域呈自对准的一体化结构，从而有利于金属填充，降低工艺复杂度和工艺成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种接触孔的金属连接结构的制造方法。
背景技术
闪存作为一种重要的集成电路器件，被广泛应用于各类电子产品中。这种存储器件一般由存储数据的存储单元(Cell)区和***的控制电路区组成。存储单元区包括多个存储单元并由存储单元排列成阵列结构。在存储单元区中，每个存储单元的漏区由接触孔引出，同一行或者列的漏区的接触孔连接到同一根由正面金属层组成的金属连线且该金属连线形成位线。
存储单元的源区的现有连接方式主要包括两种方式：
第一种方式是通过在整行或者列的存储单元的源区进行离子注入，再在整行或者列的离子注入区的端上形成源区的接触孔，使大量的存储单元共用同一个接触孔并连接到由正面金属层组成的源极。
第二种方式则为每一个存储单元的源区顶部都设置接触孔，再通过沟槽将所有源区的接触孔连接起来。第二种方式由于各存储单元的源区都通过金属连接引出，相对于第一种在读写速度上有较大的优势。
对于第二种连接方式，由于源区的接触孔中增加了沟槽连接，故需要对漏区的接触孔的引出结构做相应的改变，现有的工艺中需要增加一层连接漏区的接触孔和顶部的正面金属层的叠孔层，在叠孔层中形成层叠通孔，这种层叠通孔的深宽比会达到30：1甚至更高，因而给后续的金属填充工艺带来了很大挑战。另外这一层多出来的层叠通孔的存在使得工艺更加复杂，同时也增加了成本。
如图1所示，是NOR闪存的存储单元区即存储阵列的阵列结构示意图；存储单元区101中包括由多个存储单元102排列形成的阵列结构，图1中仅采用3行3列来说明。对于任意一个存储单元102，包括源区和漏区以及栅极结构，源区在图1中用S表示，漏区在图1中用D表示，栅极结构包括浮栅(Floating Gate，FG)104和控制栅(Control Gate)103。浮栅104用于存储信息，呈不和电极连接的悬浮结构。控制栅103则会通过接触孔连接到字线WL，字线WL由正面金属层图形化后形成。
图1中同一列的各存储单元102的漏区都通过接触孔连接到位线BL，位线BL由正面金属层图形化后形成。
在上面描述的源区的第二种连接方式中，图1中同一行中各存储单元102的源区的顶部都分别形成有一个接触孔，同一行的各源区的接触孔通过形成于沟槽中的金属连接，沟槽会延伸到存储单元区101外并在位于存储单元区101外的沟槽的顶部形成通孔连接到源极线SL，源极线SL由正面金属层图形化后形成。
发明内容
本发明所要解决的技术问题是提供一种接触孔的金属连接结构，能使金属连接结构的通孔和正面金属层的形成区域呈自对准的一体化结构，从而有利于金属填充，降低工艺复杂度和工艺成本。为此，本发明还提供一种接触孔的金属连接结构的制造方法。
为解决上述技术问题，本发明提供的接触孔的金属连接结构包括：
接触孔，形成于接触孔层介质膜中。
在所述接触孔层介质膜表面形成有自对准层介质膜。
在所述自对准层介质膜的表面形成有金属层介质膜。
金属连接通孔形成于所述自对准层介质膜中且位于对应的所述接触孔的顶部。
金属层形成于所述金属层介质膜中。
在所述自对准层介质膜的表面形成有打开定义所述金属连接通孔的形成区域的结构；所述金属层的形成区域由对所述金属层介质膜进行介质膜刻蚀形成，所述金属连接通孔的形成区域位于所述金属层的形成区域底部的局部区域中，所述金属连接通孔的形成区域的所述自对准层介质膜在对所述金属层介质膜进行介质膜刻蚀的过程中被同时刻蚀去除，使所述金属连接通孔和所述金属层的形成区域呈自对准的一体化金属连接结构。
进一步的改进是，所述自对准层介质膜由第一刻蚀阻挡层、第二介质层和第三刻蚀阻挡层叠加形成。
所述金属层介质膜由第四介质层和金属硬掩膜层叠加形成。
在所述自对准层介质膜的表面形成的定义所述金属连接通孔的形成区域的结构由光刻打开的所述第三刻蚀阻挡层形成。
所述金属层的形成区域先由光刻工艺打开所述金属硬掩膜层定义。
所述介质膜刻蚀过程中依次对所述金属层的形成区域的所述第四介质层和所述所述金属连接通孔的形成区域的所述第二介质层刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层在所述介质膜刻蚀后去除。
进一步的改进是，所述接触孔层介质膜、所述第二介质层和所述第四介质层都为氧化硅层。
进一步的改进是，所述第一刻蚀阻挡层和所述第三刻蚀阻挡层都为氮化硅层。
进一步的改进是，所述金属硬掩膜层为氮化钛层。
进一步的改进是，所述接触孔为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔；所述金属连接通孔形成在所述漏区的接触孔的顶部。
为解决上述技术问题，本发明提供的接触孔的金属连接结构的制造方法包括如下步骤：
步骤一、在接触孔层介质膜中形成接触孔。
步骤二、在所述接触孔层介质膜表面形成自对准层介质膜。
步骤三、在所述自对准层介质膜表面打开金属连接通孔的形成区域；所述金属连接通孔的形成区域位于需要形成所述金属连接通孔的所述接触孔的顶部。
步骤四、在打开了所述金属连接通孔的形成区域的所述自对准层介质膜的表面形成金属层介质膜。
步骤五、光刻打开金属层的形成区域。
步骤六、进行介质膜刻蚀，所述介质膜刻蚀同时刻蚀掉所述金属层的形成区域的所述金属层介质膜以及所述金属连接通孔的形成区域的所述自对准层介质膜从而自对准形成由所述金属连接通孔和所述金属层的形成区域组成的一体化金属连接结构。
进一步的改进是，步骤二中所述自对准层介质膜由第一刻蚀阻挡层、第二介质层和第三刻蚀阻挡层叠加形成。
进一步的改进是，步骤三中通过光刻打开的所述第三刻蚀阻挡层来打开所述金属连接通孔的形成区域。
进一步的改进是，步骤四中所述金属层介质膜由第四介质层和金属硬掩膜层叠加形成。
进一步的改进是，步骤五中通过光刻工艺打开所述金属硬掩膜层来定义所述金属层的形成区域。
进一步的改进是，步骤六的所述介质膜刻蚀过程中依次对所述金属层的形成区域的所述第四介质层和所述所述金属连接通孔的形成区域的所述第二介质层刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层在所述介质膜刻蚀后去除。
进一步的改进是，所述接触孔层介质膜、所述第二介质层和所述第四介质层都为氧化硅层。
进一步的改进是，所述第一刻蚀阻挡层和所述第三刻蚀阻挡层都为氮化硅层；所述金属硬掩膜层为氮化钛层。
进一步的改进是，所述接触孔为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔；步骤三中需要形成所述金属连接通孔的所述接触孔对应于所述漏区顶部的接触孔。
本发明通过接触孔对应的接触孔层介质膜表面形成自对准层介质膜，且在自对准层介质膜表面预先打开连接接触孔的金属连接通孔的开口，之后在形成金属层介质膜，这样，能够在进行金属层的形成区域的刻蚀中在刻蚀完金属层介质膜自对准刻蚀底部的自对准层介质膜，从而在接触孔的顶部形成具有自对准的由金属连接通孔和金属层的形成区域组成的一体化金属连接结构，自对准的一体化金属连接结构有利于金属填充，能降低工艺复杂度和工艺成本。
本发明自对准的一体化金属连接结构特别适用于NOR闪存中，在NOR闪存中，当各存储单元的源区顶部需要分别形成接触孔时，源区的各接触孔需要通过形成于沟槽中的金属连接并最后通过沟槽中的金属引出到由正面金属层组成的源极；这时漏区的接触孔的顶部则需要形成金属连接结构连接到漏极对应的正面金属层，采用本发明自对准的一体化金属连接结构后有利于NOR闪存的存储单元的接触孔的金属连接结构的金属填充，能降低工艺复杂度和工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是NOR闪存的存储单元区的阵列结构示意图；
图2是本发明实施例接触孔的金属连接结构的示意图。
具体实施方式
如图2所示，是本发明实施例接触孔的金属连接结构的示意图，本发明实施例接触孔的金属连接结构包括：
接触孔2，形成于接触孔层介质膜1中。
在所述接触孔层介质膜1表面形成有自对准层介质膜3。本发明实施例中，所述自对准层介质膜3由第一刻蚀阻挡层31、第二介质层32和第三刻蚀阻挡层33叠加形成。
在所述自对准层介质膜3的表面形成有金属层介质膜4。本发明实施例中，所述金属层介质膜4由第四介质层41和金属硬掩膜层42叠加形成。
金属连接通孔5形成于所述自对准层介质膜3中且位于对应的所述接触孔2的顶部。
金属层6形成于所述金属层介质膜4中。
在所述自对准层介质膜3的表面形成有打开定义所述金属连接通孔5的形成区域的结构。本发明实施例中，在所述自对准层介质膜3的表面形成的定义所述金属连接通孔5的形成区域的结构由光刻打开的所述第三刻蚀阻挡层33形成，如图2中的虚线圈201对应的开口所示。
所述金属层6的形成区域由对所述金属层介质膜4进行介质膜刻蚀形成。由于所述金属层介质膜4由第四介质层41和金属硬掩膜层42叠加形成，故所述金属层6的形成区域先由光刻工艺打开所述金属硬掩膜层42定义。
所述金属连接通孔5的形成区域位于所述金属层6的形成区域底部的局部区域中，所述金属连接通孔5的形成区域的所述自对准层介质膜3在对所述金属层介质膜4进行介质膜刻蚀的过程中被同时刻蚀去除，使所述金属连接通孔5和所述金属层6的形成区域呈自对准的一体化金属连接结构。本发明实施例中，所述介质膜刻蚀过程中依次对所述金属层6的形成区域的所述第四介质层41和所述所述金属连接通孔5的形成区域的所述第二介质层32刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层31在所述介质膜刻蚀后去除。
较佳为，所述接触孔层介质膜1、所述第二介质层32和所述第四介质层41都为氧化硅层。所述第一刻蚀阻挡层31和所述第三刻蚀阻挡层33都为氮化硅层。所述金属硬掩膜层42为氮化钛层。
所述接触孔2为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔2；所述金属连接通孔5形成在所述漏区的接触孔2的顶部。NOR闪存的存储阵列请参考图1所示，所述源区的顶部采用前面描述的第二种连接方式，即在各存储单元102的源区的顶部都分别形成源区，同一行的源区的接触孔通过沟槽金属连接，沟槽金属在图2中用标记21表示。可以看出，本发明实施例的所述金属连接通孔5和金属层5的形成区域是采用同一介质膜刻蚀工艺一体成型，最后形成自对准的一体化金属连接结构，从而有利于金属填充，能降低工艺复杂度和工艺成本。
如图2所示，本发明实施例接触孔的金属连接结构的制造方法包括如下步骤：
步骤一、在接触孔层介质膜1中形成接触孔2。
较佳为，所述接触孔层介质膜1和后续的所述第二介质层32和所述第四介质层41都为氧化硅层。
所述接触孔2为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔2。
步骤二、在所述接触孔层介质膜1表面形成自对准层介质膜3。
本发明实施例方法中，所述自对准层介质膜3由第一刻蚀阻挡层31、第二介质层32和第三刻蚀阻挡层33叠加形成。
较佳为，所述第一刻蚀阻挡层31和所述第三刻蚀阻挡层33都为氮化硅层；
步骤三、在所述自对准层介质膜3表面打开金属连接通孔5的形成区域；所述金属连接通孔5的形成区域位于需要形成所述金属连接通孔5的所述接触孔2的顶部。本发明实施例方法中，通过光刻打开的所述第三刻蚀阻挡层33来打开所述金属连接通孔5的形成区域。
较佳为，本步骤三中，需要形成所述金属连接通孔5的所述接触孔2对应于所述漏区顶部的接触孔2。
步骤四、在打开了所述金属连接通孔5的形成区域的所述自对准层介质膜3的表面形成金属层介质膜4。
本发明实施例方法中，所述金属层介质膜4由第四介质层41和金属硬掩膜层42叠加形成。
较佳为，所述金属硬掩膜层42为氮化钛层。
步骤五、光刻打开金属层6的形成区域。本发明实施例方法中，通过光刻工艺打开所述金属硬掩膜层42来定义所述金属层6的形成区域。
步骤六、进行介质膜刻蚀，所述介质膜刻蚀同时刻蚀掉所述金属层6的形成区域的所述金属层介质膜4以及所述金属连接通孔5的形成区域的所述自对准层介质膜3从而自对准形成由所述金属连接通孔5和所述金属层6的形成区域组成的一体化金属连接结构。本发明实施例方法中，所述介质膜刻蚀过程中依次对所述金属层6的形成区域的所述第四介质层41和所述所述金属连接通孔5的形成区域的所述第二介质层32刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层31在所述介质膜刻蚀后去除。
上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种接触孔的金属连接结构，其特征在于，包括：
接触孔，形成于接触孔层介质膜中；
在所述接触孔层介质膜表面形成有自对准层介质膜；
在所述自对准层介质膜的表面形成有金属层介质膜；
金属连接通孔形成于所述自对准层介质膜中且位于对应的所述接触孔的顶部；
金属层形成于所述金属层介质膜中；
在所述自对准层介质膜的表面形成有打开定义所述金属连接通孔的形成区域的结构；所述金属层的形成区域由对所述金属层介质膜进行介质膜刻蚀形成，所述金属连接通孔的形成区域位于所述金属层的形成区域底部的局部区域中，所述金属连接通孔的形成区域的所述自对准层介质膜在对所述金属层介质膜进行介质膜刻蚀的过程中被同时刻蚀去除，使所述金属连接通孔和所述金属层的形成区域呈自对准的一体化金属连接结构；
所述自对准层介质膜由第一刻蚀阻挡层、第二介质层和第三刻蚀阻挡层叠加形成；
所述金属层介质膜由第四介质层和金属硬掩膜层叠加形成；
在所述自对准层介质膜的表面形成的定义所述金属连接通孔的形成区域的结构由光刻打开的所述第三刻蚀阻挡层形成；
所述金属层的形成区域先由光刻工艺打开所述金属硬掩膜层定义；
所述介质膜刻蚀过程中依次对所述金属层的形成区域的所述第四介质层和所述金属连接通孔的形成区域的所述第二介质层刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层在所述介质膜刻蚀后去除；
所述接触孔为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔；所述金属连接通孔形成在所述漏区的接触孔的顶部，同一行的源区的接触孔通过沟槽金属连接。
2.如权利要求1所述的接触孔的金属连接结构，其特征在于：所述接触孔层介质膜、所述第二介质层和所述第四介质层都为氧化硅层。
3.如权利要求2所述的接触孔的金属连接结构，其特征在于：所述第一刻蚀阻挡层和所述第三刻蚀阻挡层都为氮化硅层。
4.如权利要求2所述的接触孔的金属连接结构，其特征在于：所述金属硬掩膜层为氮化钛层。
5.一种接触孔的金属连接结构的制造方法，其特征在于，包括如下步骤：
步骤一、在接触孔层介质膜中形成接触孔；
所述接触孔为NOR闪存的存储阵列中的各存储单元的源区和漏区顶部的接触孔；
同一行的源区的接触孔通过沟槽金属连接；
步骤二、在所述接触孔层介质膜表面形成自对准层介质膜；所述自对准层介质膜由第一刻蚀阻挡层、第二介质层和第三刻蚀阻挡层叠加形成；
步骤三、在所述自对准层介质膜表面打开金属连接通孔的形成区域且是通过光刻打开的所述第三刻蚀阻挡层来打开所述金属连接通孔的形成区域；所述金属连接通孔的形成区域位于需要形成所述金属连接通孔的所述接触孔的顶部；需要形成所述金属连接通孔的所述接触孔对应于所述漏区顶部的接触孔；
步骤四、在打开了所述金属连接通孔的形成区域的所述自对准层介质膜的表面形成金属层介质膜；所述金属层介质膜由第四介质层和金属硬掩膜层叠加形成；
步骤五、光刻打开金属层的形成区域且是通过光刻工艺打开所述金属硬掩膜层来定义所述金属层的形成区域；
步骤六、进行介质膜刻蚀，所述介质膜刻蚀同时刻蚀掉所述金属层的形成区域的所述金属层介质膜以及所述金属连接通孔的形成区域的所述自对准层介质膜从而自对准形成由所述金属连接通孔和所述金属层的形成区域组成的一体化金属连接结构；
所述介质膜刻蚀过程中依次对所述金属层的形成区域的所述第四介质层和所述金属连接通孔的形成区域的所述第二介质层刻蚀形成所述一体化金属连接结构；所述一体化金属连接结构底部的所述第一刻蚀阻挡层在所述介质膜刻蚀后去除。
6.如权利要求5所述的接触孔的金属连接结构的制造方法，其特征在于：所述接触孔层介质膜、所述第二介质层和所述第四介质层都为氧化硅层。
7.如权利要求6所述的接触孔的金属连接结构的制造方法，其特征在于：所述第一刻蚀阻挡层和所述第三刻蚀阻挡层都为氮化硅层；所述金属硬掩膜层为氮化钛层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711102829.2A CN108054135B (zh) | 2017-11-10 | 2017-11-10 | 接触孔的金属连接结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711102829.2A CN108054135B (zh) | 2017-11-10 | 2017-11-10 | 接触孔的金属连接结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054135A CN108054135A (zh) | 2018-05-18 |
| CN108054135B true CN108054135B (zh) | 2020-09-01 |
Family
ID=62119522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711102829.2A Active CN108054135B (zh) | 2017-11-10 | 2017-11-10 | 接触孔的金属连接结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054135B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241031A (zh) * | 1998-07-02 | 2000-01-12 | 三星电子株式会社 | 半导体存储器件的制造方法及其结构 |
| US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6333258B1 (en) * | 1999-03-29 | 2001-12-25 | Sony Corporation | Method of manufacturing a semiconductor device |
-
2017
- 2017-11-10 CN CN201711102829.2A patent/CN108054135B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241031A (zh) * | 1998-07-02 | 2000-01-12 | 三星电子株式会社 | 半导体存储器件的制造方法及其结构 |
| US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6333258B1 (en) * | 1999-03-29 | 2001-12-25 | Sony Corporation | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054135A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546877B2 (en) | Semiconductor device and method of fabricating the same | |
| US9859293B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102298775B1 (ko) | 싱글 폴리 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100989231B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP5091526B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US10636805B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20150179659A1 (en) | Multilevel contact to a 3d memory array and method of making thereof | |
| CN103117282A (zh) | 三维非易失性存储器件、存储***及制造方法 | |
| US11706926B2 (en) | Method of manufacturing a semiconductor memory device | |
| KR20170112292A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW202324707A (zh) | 半導體記憶裝置之製造方法及半導體記憶裝置 | |
| US9960177B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR102588311B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US11925021B2 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
| WO2022072043A1 (en) | Conductive line contact regions having multiple multi-direction conductive lines and staircase conductive line contact structures for semiconductor devices | |
| US9059279B2 (en) | Semiconductor device and method for forming the same | |
| CN111106121A (zh) | 制造半导体装置的方法 | |
| CN108666312B (zh) | 具有嵌入闪存存储器的动态随机存储器元件及其制作方法 | |
| JP4443152B2 (ja) | Ｎａｎｄ型フラッシュメモリ素子のセレクトライン形成方法 | |
| US9741768B1 (en) | Controlling memory cell size in three dimensional nonvolatile memory | |
| US20190034125A1 (en) | Methods and apparatus for three-dimensional nonvolatile memory | |
| CN108054135B (zh) | 接触孔的金属连接结构及其制造方法 | |
| CN108039350B (zh) | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 | |
| KR20230086451A (ko) | 메모리 장치 및 이의 제조방법 | |
| CN104425445A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |