CN111771276B - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN111771276B
CN111771276B CN201980015502.2A CN201980015502A CN111771276B CN 111771276 B CN111771276 B CN 111771276B CN 201980015502 A CN201980015502 A CN 201980015502A CN 111771276 B CN111771276 B CN 111771276B
Authority
CN
China
Prior art keywords
resin layer
sealing resin
frequency module
wiring board
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980015502.2A
Other languages
English (en)
Other versions
CN111771276A (zh
Inventor
大坪喜人
佐藤将太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111771276A publication Critical patent/CN111771276A/zh
Application granted granted Critical
Publication of CN111771276B publication Critical patent/CN111771276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供能够维持发热的部件的散热效率且抑制对由于热量而引起特性变动的部件的影响的高频模块。高频模块1a具备布线基板2、安装于该布线基板2的上表面20a的容易由于热量而引起特性变动的第一部件3a、作为发热的部件的第二部件3b、覆盖各部件3a～3c的密封树脂层4、覆盖密封树脂层4的表面的屏蔽膜5、以及配设于密封树脂层4的上表面4a的散热部件6。在密封树脂层4的上表面4a，在从与布线基板2的上表面20a垂直的方向观察时，形成有凹部11。通过凹部11，能够防止从第二部件3b产生的热量对第一部件3a造成影响。

Description

高频模块
技术领域
本发明涉及在基板安装发热的部件，且具有散热结构的模块。
背景技术
在布线基板的安装面安装了发热的部件的模块中，为了抑制由于发热对部件造成的负面影响，有实施散热对策的情况。作为这样的实施了散热对策的模块，例如有图19所示的专利文献1所记载的电子部件模块100。
图19所示的以往的电子部件模块100具备：通过密封树脂103密封安装于基板101的集成电路102的电子部件104、电磁波屏蔽层105、以及散热层106。由于配置作为散热结构的散热层106，所以在电子部件104的动作时释放出的热量从散热层106高效地排出到外部，能够防止产生电子部件104的功能降低等。
专利文献1：日本特开2017－45932号公报(参照段落0019～0034、段落0042、图1等)
然而，有在电子部件模块100安装多个内置部件的情况。例如，在电子部件模块100安装了发热的部件和其它的部件时，有发热部件的热量传递到其它的部件，其它的部件由于该热量而引起特性变动的情况。另外，若电子部件模块100的低背化发展，则散热层106与其它的部件的距离进一步接近，所以在电子部件模块100安装容易受到热量的影响的部件的情况下，需要对这样的部件进行抑制热量的影响的对策。
发明内容
本发明是鉴于上述的课题而完成的，目的在于提供确保发热的部件的散热结构，并抑制热量对其它的部件的影响的高频模块。
为了实现上述的目的，本发明的高频模块的特征在于，具备：布线基板；第一部件以及第二部件，被安装于上述布线基板的一个主面；密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，在上述对置面形成凹部，并密封上述第一部件以及上述第二部件；以及散热部件，被配设于上述密封树脂层的上述对置面，在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部被配置在与上述第一部件重叠的位置。
根据该构成，通过形成于密封树脂层的对置面的凹部，在作为容易受到热量的影响的部件的第一部件与散热部件之间形成空间，所以能够通过散热部件将从作为进行发热的部件的第二部件产生的热量释放到高频模块的外部，并且抑制发热的散热部件的热量传递到第一部件，抑制热量对第一部件的影响。
另外，也可以在上述密封树脂层的上述对置面形成比上述凹部深的第一槽，上述第一槽形成在上述第一部件与上述第二部件之间，并与上述凹部连接。
根据该构成，在布线基板的一个主面相邻地安装容易受到热量的影响的第一部件和发热的第二部件的情况下，通过在第一部件与第二部件之间形成槽，能够抑制从第二部件产生的热量对第一部件造成影响。
另外，也可以在上述密封树脂层的上述对置面形成比上述凹部深的第二槽，在从与上述布线基板的上述一个主面垂直的方向观察时，上述第二槽形成为包围上述第一部件，并与上述凹部连接。
根据该构成，通过利用槽包围容易受到热量的影响的第一部件的周围，从而能够抑制第一部件受到从第二部件产生的热量的影响。
另外，也可以在从与上述布线基板的上述一个主面垂直的方向观察时，由形成在与上述第一部件重叠的位置的多个较小的凹陷构成上述凹部。
根据该构成，能够增加散热部件与密封树脂层的对置面的接触面积所以能够使散热效率提高，并抑制热量对第一部件的影响。
另外，也可以在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部形成为与上述第一部件大致相同的形状。
该情况下，形成在从与布线基板的一个主面垂直的方向观察时与作为容易受到热量的影响的部件的第一部件大致相同的形状的凹部，所以能够进一步抑制从第二部件产生的热量对第一部件造成的影响。
另外，也可以在从与上述布线基板的上述一个主面垂直的方向观察时，在上述密封树脂层的上述对置面形成从上述凹部到达上述密封树脂层的端部的通气槽。
根据该构成，形成在密封树脂层的对置面的凹部被密封树脂和散热部件包围，所以成为封闭空气的状态，而存在由于从第二部件产生的热量而凹部的空气膨胀的担心，但通过形成通气槽，从而能够防止由于热量而膨胀的空气导致高频模块变形。
另外，也可以与上述第一部件相比上述第二部件距离上述布线基板的上述一个主面的高度较高，上述第二部件从上述密封树脂层的上述对置面露出。
根据该构成，通过使作为发热的部件的第二部件从密封树脂层的对置面露出并与散热部件接触，从而能够进一步使散热效率提高。
另外，也可以具备：布线基板；第一部件以及第二部件，被安装于上述布线基板的一个主面；密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，在内部形成空腔部，并密封上述第一部件以及上述第二部件；以及散热部件，被配设于上述密封树脂层的上述对置面，上述空腔部以从上述第一部件的与安装面相反侧的面不到达上述密封树脂层的上述对置面的高度形成，在从与上述布线基板的上述一个主面垂直的方向观察时，被配置在与上述第一部件重叠的位置。
根据该构成，通过形成在密封树脂层的内部的空腔部，从而能够抑制从第二部件产生的热量对第一部件造成的影响。另外，能够实现与第二部件的散热的必要性对应的散热结构。
另外，也可以空腔部在从与上述布线基板的上述一个主面垂直的方向观察时，上述空腔部形成为与上述第一部件大致相同的形状。
该情况下，在从与布线基板的一个主面垂直的方向观察时，形成在密封树脂层的内部的空腔部形成为与第一部件大致相同的形状，所以能够进一步抑制从第二部件产生的热量对第一部件造成的影响。
另外，也可以具备：布线基板；第一部件以及第二部件，被安装于上述布线基板的一个主面；密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，并密封上述第一部件以及上述第二部件；以及散热部件，在与上述密封树脂层对置的面形成凹部，在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部被配置在与上述第一部件重叠的位置。
根据该构成，由于在散热部件的与第一部件重叠的位置形成凹部，所以能够防止由于从第二部件产生的热量而发热的散热部件对第一部件造成影响。
另外，也可以在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部形成为与上述第一部件大致相同的形状。
该情况下，由于形成于散热部件的凹部为与第一部件大致相同的形状，所以能够进一步抑制从第二部件产生的热量对第一部件造成的影响。
另外，也可以在上述散热部件的与上述对置的面相反侧的面具备散热片，在上述散热片配置上述凹部。
根据该构成，通过具备散热片，从而能够形成更高效的散热结构。
另外，也可以还具备形成在上述密封树脂层的上述对置面的第三槽，在从与上述布线基板的上述一个主面垂直的方向观察时，上述第三槽形成为包围上述第一部件。
根据该构成，由于形成包围第一部件那样的槽，所以能够进一步抑制热量对第一部件的影响。
也可以具备至少覆盖上述密封树脂层的上述对置面和上述侧面的屏蔽膜。
该情况下，能够提供抑制了来自外部的电磁波的影响的高频模块。
根据本发明，通过形成在作为容易受到热量的影响的部件的第一部件的位置的密封树脂层的凹部，从而密封树脂层与散热部件不接触，所以能够提供抑制热量对第一部件的影响，并且确保了作为发热的部件的第二部件的散热性的高频模块。另外，通过形成在相当于容易受到热量的影响的部件亦即第一部件的位置的、密封树脂层内的空腔部，能够提供抑制热量对第一部件的影响，并且确保了作为发热的部件的第二部件的散热性的高频模块。另外，通过在形成相当于容易受到热量的影响的部件亦即第一部件的位置的、散热部件的凹部，能够提供抑制热量对第一部件的影响，并且确保了作为发热的部件的第二部件的散热性的高频模块。
附图说明
图1是本发明的第一实施方式所涉及的高频模块的剖视图。
图2是除去了图1的高频模块的屏蔽膜以及散热部件后的状态的俯视图。
图3是表示图1的高频模块的变形例的图。
图4是表示图1的高频模块的变形例的图。
图5是表示图1的高频模块的变形例的图。
图6是本发明的第二实施方式所涉及的高频模块的剖视图。
图7是除去了图6的高频模块的屏蔽膜以及散热部件后的状态的俯视图。
图8是本发明的第三实施方式所涉及的高频模块的剖视图。
图9是本发明的第四实施方式所涉及的高频模块的剖视图。
图10是除去了图9的高频模块的散热部件的一部分后的状态的俯视图。
图11是表示图9的高频模块的变形例的图。
图12是表示图9的高频模块的变形例的图。
图13是表示图9的高频模块的变形例的图。
图14是表示图9的高频模块的变形例的图。
图15是表示图9的高频模块的变形例的图。
图16是本发明的第五实施方式所涉及的高频模块的剖视图。
图17是表示图16的高频模块的变形例的图。
图18是表示图16的高频模块的变形例的图。
图19是以往的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1以及图2，对本发明的第一实施方式所涉及的高频模块1a进行说明。此外，图1是图2的A－A箭头方向的剖视图，图2是除去了高频模块1a的屏蔽膜5以及散热部件6后的状态的俯视图。
如图1以及图2所示，本实施方式所涉及的高频模块1a具备布线基板2、安装于该布线基板2的上表面20a的第一部件3a、第二部件3b以及第三部件3c、层叠于布线基板2的上表面20a的密封树脂层4、覆盖密封树脂层4的上表面4a(相当于本发明的“密封树脂层的对置面”)和侧面4c的屏蔽膜5、以及层叠于密封树脂层4的上表面4a的屏蔽膜5的散热部件6，高频模块1a例如被安装于使用高频信号的电子设备的母基板等。
例如层叠由低温共烧陶瓷、高温共烧陶瓷、玻璃环氧树脂等形成的多个绝缘层2a～2c来构成布线基板2。在布线基板2的上表面20a形成有各部件3a～3c的安装用的安装电极7，并且在布线基板2的下表面20b形成有外部连接用的多个外部电极8。另外，在相邻的绝缘层2a～2c间分别形成各种内部布线电极9或者接地电极(图示省略)。并且，在布线基板2的内部形成有用于将形成于不同的绝缘层2a～2c的内部布线电极9彼此连接的多个通孔导体10。此外，安装电极7、外部电极8以及内部布线电极9均由Cu、Ag、Al等一般作为布线电极采用的金属形成。另外，各通孔导体10由Ag或者Cu等金属形成。此外，也可以分别对各安装电极7、各外部电极8实施镀Ni/Au。
第一部件3a是容易由于热量的影响而引起特性变动的部件，例如能够列举电感器、电容器等部件。第二部件3b是发热的部件，例如能够列举IC或者功率放大器等部件。第三部件3c是第一部件3a以及第二部件3b以外的部件。各部件3a～3c通过焊接等一般的表面安装技术安装于布线基板2的上表面20a。此外，第二部件3b的上表面30b从密封树脂层4的上表面4a露出并与屏蔽膜5连接。
密封树脂层4由环氧树脂等一般作为密封树脂采用的树脂形成，并密封各部件3a～3c。另外，密封树脂层4具有与布线基板2抵接的下表面4b(相当于本发明的“密封树脂层的抵接面”)、与该下表面4b对置的上表面4a(相当于本发明的“密封树脂层的对置面”)、以及侧面4c。在密封树脂层4的上表面4a形成有凹部11。如图2所示，在从与布线基板2的上表面20a垂直的方向观察时，凹部11在与第一部件3a重叠的位置，形成为与第一部件3a大致相同的形状。此外，凹部11也可以比第一部件3a大。
屏蔽膜5覆盖密封树脂层4的表面(上表面4a、侧面4c)和布线基板2的侧面20c。另外，屏蔽膜5与在布线基板2的侧面20c露出的接地电极(图示省略)连接。
屏蔽膜5能够由具有层叠于密封树脂层4的上表面4a以及侧面4c的紧贴膜、层叠于紧贴膜的导电膜、以及层叠于导电膜的保护膜的多层结构形成。这里，紧贴膜是为了提高导电膜与密封树脂层4的紧贴强度而设置的膜，例如能够由SUS等金属形成。导电膜是负责屏蔽膜5的实际的屏蔽功能的层，例如，能够由Cu、Ag、Al中的任意一种金属形成。保护膜是为了防止导电膜腐蚀或者损伤而设置的膜，例如能够由SUS形成。
散热部件6是载置于密封树脂层4的上表面4a的板状的金属。通过像这样配置散热部件6，从而能够将从第二部件3b产生的热量释放到高频模块1a的外部。此外，在本实施方式中，将屏蔽膜5形成为覆盖密封树脂层4的上表面4a以及侧面4c，所以散热部件6载置于屏蔽膜5上。
这里，在本实施方式中，通过形成于密封树脂层4的上表面4a的凹部11，在散热部件6与第一部件3a之间形成空腔部12。因此，即使在由于从第二部件3b产生的热量而散热部件6发热了的情况下，也能够防止热量从密封树脂层的上表面4a侧传递到第一部件3a。
因此，根据上述的实施方式，由于在第一部件3a与散热部件6之间形成凹部11，所以能够防止从第二部件3b产生的热量经由散热部件6对第一部件3a造成影响。该情况下，散热部件6覆盖密封树脂层4的上表面4a的整体，所以能够不降低第二部件3b的散热效率，而抑制热量对第一部件3a的影响。
(凹部的变形例1)
如图3所示的高频模块1b那样，也可以在密封树脂层4的上表面4a形成与凹部11连续地形成的槽亦即第一槽13。通过形成第一槽13，从而空腔部12也到达第一部件3a与第二部件3b之间，所以能够防止第一部件3a从侧面受到热量的影响。
(凹部的变形例2)
另外，如图4所示的高频模块1c那样，也可以将第二槽14形成为包围第一部件3a的周围。该情况下，能够进一步抑制热量对第一部件3a的影响。
(凹部的变形例3)
另外，如图5所示的高频模块1d那样，也可以通过多个小凹部15(相当于本发明的“较小的凹陷”)形成凹部11。该情况下，散热部件6与密封树脂层4的接触面积增加，所以能够进一步提高散热效率。
＜第二实施方式＞
参照图6～图7，对本发明的第二实施方式所涉及的高频模块1e进行说明。此外，图6是图7的B－B箭头方向的剖视图，图7是除去了高频模块1e的屏蔽膜5以及散热部件6后的状态的俯视图。
如图6以及图7所示，本实施方式所涉及的高频模块1e与参照图1～图2说明的第一实施方式的高频模块1a不同之处在于从凹部11朝向密封树脂层4的侧面4c形成通气槽(vent groove)16这一点。其它的构成与第一实施方式的高频模块1a相同，所以通过附加相同的附图标记省略说明。
在本实施方式中，从形成于密封树脂层4的上表面4a的凹部中的一个亦即凹部11a朝向密封树脂层4的侧面4c形成通气槽16。通过形成通气槽16，从而能够使空气从由凹部11a和散热部件6包围的空腔部12漏出到外部。
根据该构成，除了与第一实施方式的高频模块1a相同的效果之外，还能够防止封闭在空腔部12的空气由于热量膨胀而使高频模块1d变形。
＜第三实施方式＞
参照图8，对本发明的第三实施方式所涉及的高频模块1f进行说明。此外，图8是高频模块1f的剖视图。
如图8所示，本实施方式所涉及的高频模块1f与参照图1～图2说明的第一实施方式的高频模块1a不同之处在于在密封树脂层4的内部形成空腔部17这一点。其它的构成与第一实施方式的高频模块1a相同，所以通过附加相同的附图标记省略说明。
在本实施方式中，在从与布线基板2的上表面20a垂直的方向观察时，在与第一部件3a重叠的位置形成空腔部17。例如，能够通过在第一部件3a的上表面30a(相当于本发明的“第一部件的背面”)涂覆石蜡之后层叠密封树脂层4来形成空腔部17。这是因为石蜡由于固化密封树脂层4时的热量熔化而成为空腔部17。
根据该构成，第一部件3a的上表面30a不与密封树脂层4接触，所以能够进一步抑制热量对第一部件3a的影响。
＜第四实施方式＞
参照图9～图10，对本发明的第四实施方式所涉及的高频模块1g进行说明。此外，图9是图10的C－C箭头方向的剖视图，图10是除去了高频模块1g的散热部件6的一部分后的状态的俯视图。
如图9以及图10所示，本实施方式所涉及的高频模块1g与参照图1～图2说明的第一实施方式的高频模块1a不同之处在于不在密封树脂层4形成凹部，而在散热部件6形成凹部这一点。其它的构成与第一实施方式的高频模块1a相同，所以通过附加相同的附图标记省略说明。
在本实施方式中，散热部件6成为下层6a和上层6b的双层结构，如图10所示，在散热部件6的下层6a，在从与布线基板2的上表面20a垂直的方向观察时，在与第一部件3a重叠的位置形成有与第一部件3a大致相同的形状的孔18。通过在形成了孔18的散热部件6的下层6a层叠散热部件6的上层6b，从而成为在散热部件6设置了凹部19的形状。
根据该构成，除了与第一实施方式的高频模块1a相同的效果之外，由于散热部件6成为双层结构，所以能够进一步使散热效率提高。
(散热部件的变形例1)
如图11所示的高频模块1h那样，也可以在散热部件6的上层6b形成空气孔21。空气孔21在从与布线基板2的上表面20a垂直的方向观察时，设置在与形成于散热部件6的下层6a的孔18重叠的位置。这样一来，能够使封闭于散热部件6的凹部19的空气逸散到外部，所以能够防止空气由于热量膨胀而使高频模块1h变形。
(散热部件的变形例2)
另外，如图12所示的高频模块1i那样，散热部件6的上层也可以是散热片6c。该情况下，能够进一步使散热效率提高。另外，如图13所示的高频模块1j那样，也可以在散热片6c形成凹部22。凹部22在从与布线基板2的上表面20a垂直的方向观察时，形成在与第一部件3a重叠的位置。此外，该情况下，也可以仅由散热片6c形成散热部件6。
(密封树脂层的变形例)
另外，如图14所示的模块1k那样，也可以在散热部件6形成凹部19，并且，在密封树脂层4的第一部件3a的周围形成第三槽23。通过形成第三槽23，能够进一步抑制热量对第一部件3a的影响。另外，如图15所示的模块1l那样，也可以进一步在第二部件3b的周围形成第四槽24。通过利用第四槽24包围作为发热的部件的第二部件3b，从而能够防止由于从第二部件3b产生的热量而其它的部件受到影响。
＜第五实施方式＞
参照图16，对本发明的第五实施方式所涉及的高频模块1m进行说明。此外，图16是高频模块1m的剖视图。
如图16所示，本实施方式所涉及的高频模块1m与参照图9～图10说明的第四实施方式的高频模块1g不同之处在于仅由下层6a的一层形成散热部件6这一点。其它的构成与第一实施方式的高频模块1a相同，所以通过附加相同的附图标记省略说明。
在本实施方式中，仅由下层6a形成散热部件6，在从与布线基板2的上表面20a垂直的方向观察时，形成在与第一部件3a重叠的位置的孔18的散热部件6被配置在密封树脂层4的上表面4a。
根据该构成，通过仅在与第一部件3a重叠的位置形成孔18，从而能够防止第一部件3a受到从第二部件3b产生的热量的影响。在与第一部件3a重叠的位置以外配置有散热部件6，所以能够不使散热效率降低，而抑制对第一部件3a的影响。
(散热部件的变形例)
如图17以及图18所示的高频模块1n那样，也可以构成为在散热部件6设置切口部25，在与布线基板2的上表面20a垂直的方向观察时，在包含第一部件3a的区域不配置散热部件6。
此外，本发明并不限定于上述的各实施方式，至于不脱离其主旨，则除了上述以外还能够进行各种变更。例如，也可以组合上述的各实施方式、变形例的构成。
另外，第二部件3b也可以不从密封树脂层4的上表面4a露出。另外，也可以不形成屏蔽膜5。
本发明能够应用于具备屏蔽件的各种高频模块。
附图标记说明
1a～1n…高频模块；2…布线基板(布线基板)；20a…上表面(一个主面)；3a…第一部件；3b…第二部件；4…密封树脂层；4a…上表面(对置面)；6…散热部件；6c…散热片；11…凹部；13…第一槽；14…第二槽。

Claims (16)

1.一种高频模块，其特征在于，具备：
布线基板；
第一部件以及第二部件，被安装于上述布线基板的一个主面；
密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，上述密封树脂层在上述对置面形成凹部，并密封上述第一部件以及上述第二部件；以及
散热部件，被配设于上述密封树脂层的上述对置面，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部被配置在与上述第一部件重叠的位置，
通过形成于上述密封树脂层的上述凹部，在上述散热部件和上述第一部件之间形成有空腔部。
2.根据权利要求1所述的高频模块，其特征在于，
在上述密封树脂层的上述对置面形成比上述凹部深的第一槽，
上述第一槽被形成在上述第一部件与上述第二部件之间，并与上述凹部连接。
3.根据权利要求1所述的高频模块，其特征在于，
在上述密封树脂层的上述对置面形成比上述凹部深的第二槽，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述第二槽形成为包围上述第一部件，并与上述凹部连接。
4.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
在从与上述布线基板的上述一个主面垂直的方向观察时，由形成在与上述第一部件重叠的位置的多个较小的凹陷构成上述凹部。
5.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部形成为与上述第一部件大致相同的形状。
6.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
在从与上述布线基板的上述一个主面垂直的方向观察时，在上述密封树脂层的上述对置面形成有通气槽，该通气槽从上述凹部到达上述密封树脂层的端部。
7.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
上述第二部件的距上述布线基板的上述一个主面的高度比上述第一部件的距上述布线基板的上述一个主面的高度还高，上述第二部件从上述密封树脂层的上述对置面露出。
8.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
具备屏蔽膜，上述屏蔽膜至少覆盖上述密封树脂层的上述对置面和上述侧面。
9.一种高频模块，其特征在于，具备：
布线基板；
第一部件以及第二部件，被安装于上述布线基板的一个主面；
密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，上述密封树脂层在内部形成空腔部，并密封上述第一部件以及上述第二部件；以及
散热部件，被配设于上述密封树脂层的上述对置面，
上述空腔部以从上述第一部件的与安装面相反侧的面未到达上述密封树脂层的上述对置面的高度形成，在从与上述布线基板的上述一个主面垂直的方向观察时，上述空腔部被配置在与上述第一部件重叠的位置。
10.根据权利要求9所述的高频模块，其特征在于，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述空腔部以与上述第一部件大致相同的形状形成。
11.根据权利要求9或者10所述的高频模块，其特征在于，
具备屏蔽膜，上述屏蔽膜至少覆盖上述密封树脂层的上述对置面和上述侧面。
12.一种高频模块，其特征在于，具备：
布线基板；
第一部件以及第二部件，被安装于上述布线基板的一个主面；
密封树脂层，具有与上述布线基板的上述一个主面抵接的抵接面、与该抵接面对置的对置面、以及连接上述抵接面与上述对置面的边缘彼此的侧面，该密封树脂层密封上述第一部件以及上述第二部件；以及
散热部件，在与上述密封树脂层对置的面形成凹部，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部被配置在与上述第一部件重叠的位置，
通过形成于上述密封树脂层的上述凹部，在上述散热部件和上述第一部件之间形成有空腔部。
13.根据权利要求12所述的高频模块，其特征在于，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述凹部以与上述第一部件大致相同的形状形成。
14.根据权利要求12或者13所述的高频模块，其特征在于，
在上述散热部件的与上述对置的面相反侧的面具备散热片，在上述散热片配置有上述凹部。
15.根据权利要求12或者13所述的高频模块，其特征在于，
还具备形成在上述密封树脂层的上述对置面的第三槽，
在从与上述布线基板的上述一个主面垂直的方向观察时，上述第三槽形成为包围上述第一部件。
16.根据权利要求12或者13所述的高频模块，其特征在于，
具备屏蔽膜，上述屏蔽膜至少覆盖上述密封树脂层的上述对置面和上述侧面。
CN201980015502.2A 2018-02-28 2019-02-26 高频模块 Active CN111771276B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018035513 2018-02-28
JP2018-035513 2018-02-28
PCT/JP2019/007173 WO2019167908A1 (ja) 2018-02-28 2019-02-26 高周波モジュール

Publications (2)

Publication Number Publication Date
CN111771276A CN111771276A (zh) 2020-10-13
CN111771276B true CN111771276B (zh) 2023-12-26

Family

ID=67804999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015502.2A Active CN111771276B (zh) 2018-02-28 2019-02-26 高频模块

Country Status (4)

Country Link
US (1) US11302606B2 (zh)
JP (1) JP7067609B2 (zh)
CN (1) CN111771276B (zh)
WO (1) WO2019167908A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192245A1 (ja) * 2020-03-27 2021-09-30 太陽誘電株式会社 高放熱モジュール構造
DE112021002506T5 (de) * 2020-04-24 2023-03-02 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
WO2022123882A1 (ja) * 2020-12-07 2022-06-16 株式会社村田製作所 高周波モジュール及び通信装置
WO2022145412A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2022215547A1 (ja) * 2021-04-08 2022-10-13 株式会社村田製作所 高周波モジュール及び通信装置
WO2023112577A1 (ja) * 2021-12-14 2023-06-22 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401206A (zh) * 2006-03-29 2009-04-01 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
WO2017043621A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 高周波モジュール
CN107535078A (zh) * 2015-05-20 2018-01-02 株式会社村田制作所 高频模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065385A (ja) * 1996-08-21 1998-03-06 Mitsubishi Electric Corp 基板ケース構造体
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP3946975B2 (ja) 2001-10-09 2007-07-18 富士通株式会社 冷却装置
TWI255047B (en) * 2005-06-22 2006-05-11 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP2008034778A (ja) * 2006-06-29 2008-02-14 Kyocera Corp 回路モジュール
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
JP6432461B2 (ja) * 2015-07-21 2018-12-05 株式会社デンソー 電子装置
JP6237732B2 (ja) 2015-08-28 2017-11-29 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
JP6707419B2 (ja) * 2016-08-08 2020-06-10 アルプスアルパイン株式会社 回路モジュール及び回路モジュールの製造方法
JP2018019057A (ja) * 2017-01-12 2018-02-01 Tdk株式会社 電子回路パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401206A (zh) * 2006-03-29 2009-04-01 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
CN107535078A (zh) * 2015-05-20 2018-01-02 株式会社村田制作所 高频模块
WO2017043621A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JPWO2019167908A1 (ja) 2020-12-17
US11302606B2 (en) 2022-04-12
JP7067609B2 (ja) 2022-05-16
CN111771276A (zh) 2020-10-13
US20200381336A1 (en) 2020-12-03
WO2019167908A1 (ja) 2019-09-06

Similar Documents

Publication Publication Date Title
CN111771276B (zh) 高频模块
JP6962371B2 (ja) 高周波モジュール
JP5851439B2 (ja) 高周波半導体用パッケージ
JP5527785B1 (ja) 回路モジュール及び回路モジュールの製造方法
KR20060051982A (ko) 반도체 장치 및 전자기기
US11145569B2 (en) Module equipped with a heat dissipation member
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
CN108029226B (zh) 高频模块
EP3065167B1 (en) High-frequency module and microwave transceiver
WO2018168591A1 (ja) モジュール
US11744056B2 (en) Housing for receiving electronic devices and electronic system having the same
WO2020017582A1 (ja) モジュール
JP2018133531A (ja) 電子装置
JP7320923B2 (ja) モジュール
CN109803483B (zh) 电子模块
CN110476245B (zh) 模块
US20170294776A1 (en) Electronic unit comprising an esd protective arrangement
CN219998479U (zh) 电子器件
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
US20230016486A1 (en) Low-cost surface mount emi gaskets
JP7062473B2 (ja) アンテナモジュール
WO2021149393A1 (ja) 電子制御装置
CN110634811A (zh) 高频模块
JP2019021763A (ja) 半導体装置、及び基板
JP2006202832A (ja) 高周波モジュール実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant