CN110634811A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN110634811A
CN110634811A CN201910535964.9A CN201910535964A CN110634811A CN 110634811 A CN110634811 A CN 110634811A CN 201910535964 A CN201910535964 A CN 201910535964A CN 110634811 A CN110634811 A CN 110634811A
Authority
CN
China
Prior art keywords
land conductor
mounting substrate
main surface
mounting
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910535964.9A
Other languages
English (en)
Inventor
上嶋孝纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110634811A publication Critical patent/CN110634811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供高频模块，即便为通过密封树脂覆盖基板的表面的结构，也可抑制由弯曲引起的对安装的影响。高频模块(10)具备安装基板(20)、电子元件(31、32、33)、密封树脂(40)和连接盘导体(220、240)。安装基板(20)具有表面(201)、背面(202)以及侧面(203)。连接盘导体(220、240)形成于背面(202)。电子元件(31、32、33)安装于安装基板(20)的表面(201)。接近侧面(203)的连接盘导体(220)的安装面(221)和安装基板(20)的背面(202)之间的距离(D11)大于比连接盘导体(220)靠中央侧的连接盘导体(240)的安装面(241)与安装基板(20)的背面(202)之间的距离(D2)。

Description

高频模块
技术领域
本发明涉及具备在表面安装有高频用的电子元件并在背面形成有连接盘导体的安装基板、和覆盖安装基板的表面的绝缘性树脂的高频模块。
背景技术
现在，对使用用于实现规定功能的多个电子元件而成为一个封装化的模块的技术进行有各种研究。
例如，专利文献1记载有在基板的表面安装了电子元件的高频模块。在专利文献1记载的高频模块中，在基板的背面形成有多个连接盘导体。另外，在专利文献1记载的高频模块中，基板的表面由密封树脂覆盖。
专利文献1：日本特开2003-124701号公报
然而，在基板由密封树脂覆盖的情况下，由于基板的线性膨胀系数和密封树脂的线性膨胀系数之差，存在因高频模块的热史而导致基板翘曲的情况。
在这种情况下，由于基板的背面翘曲，所以无法将高频模块安装于电路基板。
发明内容
因此，本发明的目的在于提供即便为由密封树脂覆盖基板的表面的结构，也能够安装于电路基板的高频模块。
本发明的高频模块具备安装基板、电子元件、密封树脂和多个连接盘导体。安装基板具有相互对置的一个主面和另一个主面。电子元件安装于安装基板的一个主面。密封树脂覆盖安装基板的一个主面和多个电子元件的至少一部分。多个连接盘导体形成于安装基板的另一个主面。多个连接盘导体具有第1连接盘导体、和形成于比第1连接盘导体靠中央侧的位置的第2连接盘导体。第1连接盘导体具有靠安装基板侧的一个主面和与该一个主面对置的另一个主面，第2连接盘导体具有靠安装基板侧的一个主面、和与该一个主面对置的另一个主面。第1连接盘导体的另一个主面和安装基板的另一个主面之间的距离大于第2连接盘导体的另一个主面和安装基板的另一个主面之间的距离。
在该结构中，因热史，使第1端面成为比中央靠基板的表面侧，即便基板翘曲，第1连接盘导体的另一个主面(第1安装面)和第2连接盘导体的另一个主面(第2安装面)之间的在高度方向上的位置之差也变小。
根据本发明，即便为通过密封树脂覆盖基板的表面的结构，也能够抑制因弯曲产生的对安装的影响，安装于电路基板。
附图说明
图1是表示本发明的第1实施方式所涉及的高频模块的结构的第1侧面剖视图。
图2是表示本发明的第1实施方式所涉及的高频模块的结构的第2侧视剖视图。
图3是表示本发明的第1实施方式所涉及的高频模块的结构的俯视图。
图4的(A)是表示使用本发明的第1实施方式所涉及的结构的情况下的向其他电路基板的安装状态的示意图，(B)是表示使用以往的结构(比较结构)的情况下的向其他电路基板安装的状态的示意图。
图5是表示本发明的第2实施方式所涉及的高频模块的结构的局部的侧视剖视图。
图6是表示使用本发明的第2实施方式所涉及的结构的情况下的向其他电路基板安装的状态的示意图。
图7是表示本发明的第3实施方式所涉及的高频模块的结构的局部的侧视剖视图。
图8是表示本发明的第4实施方式所涉及的高频模块的结构的局部的侧视剖视图。
附图标记说明
10、10A、10B、10C...高频模块；20...安装基板；31、32、33、34...电子元件；40...密封树脂；90...电路基板；91...导体图案；201...表面；202...背面；203、204、205、206...侧面；211、212、2111、2112...辅助层；221、231、241、2211、2212...安装面；220、230、240、2201、2201B、2201C、2202、2202C...连接盘导体。
具体实施方式
参照附图对本发明的第1实施方式所涉及的高频模块进行说明。图1是表示本发明的第1实施方式所涉及的高频模块的结构的第1侧面剖视图。图1示出图3所示的A-A剖面。图2是表示本发明的第1实施方式的高频模块的结构的第2侧面剖视图。图2示出图3所示的B-B剖面。图3是表示本发明的第1实施方式所涉及的高频模块的结构的俯视图。此外，图3是表示从背面侧观察安装基板的图，ZnPA、ZnLNA、ZnSW、ZnFL表示安装基板的表面侧的区域。
如图1、图2、图3所示，高频模块10具备安装基板20、电子元件31、电子元件32、电子元件33和密封树脂40。
安装基板20是长方体形状的平板。安装基板20具备表面201、背面202、侧面203、侧面204、侧面205和侧面206。侧面203和侧面204对置，侧面205和侧面206对置。表面201与本发明的“安装基板的一个主面”对应，背面202与本发明的“安装基板的另一个主面”对应。
此处，将从侧面203朝向侧面204的方向设为X方向，将从侧面205朝向侧面206的方向设为Y方向，将从背面202朝向表面201的方向设为Z方向。
安装基板20主要以陶瓷或者玻璃环氧树脂等绝缘性材料作为主体，形成有用于实现高频模块10的导体图案。安装基板20也可以是单片的基板，也可以是将多个绝缘体层层叠起来的层叠体。在安装基板20的表面201形成有多个元件安装用的导体图案。
在安装基板20的表面201，针对上述多个元件安装用的导体图案，安装有电子元件31、电子元件32、电子元件33。电子元件31安装于接近侧面203的位置，电子元件33安装于接近侧面204的位置。电子元件32安装于电子元件31和电子元件33之间的区域。
在安装基板20的表面201以覆盖电子元件31、电子元件32和电子元件33的方式形成有密封树脂40。密封树脂40例如由环氧树脂等构成。密封树脂40与安装基板20线性膨胀系数不同。
在安装基板20的背面202形成有连接盘导体220、连接盘导体230和连接盘导体240。连接盘导体220、连接盘导体230和连接盘导体240根据高频模块10的规格分别以规定数量形成。俯视的状态下的连接盘导体220、连接盘导体230和连接盘导体240的形状例如为大致矩形。连接盘导体220、连接盘导体230和连接盘导体240为相同的厚度。
如图1、图2、图3所示，连接盘导体220、连接盘导体230和连接盘导体240根据高频模块10的规格由规定的排列图案形成。
例如，如图1所示，从安装基板20的侧面203朝向侧面204(沿着第1方向(X方向))，依次形成有连接盘导体220、连接盘导体240、连接盘导体230。换言之，以侧面203作为基准，在接近侧面203的区域形成有连接盘导体220，在比连接盘导体220远离侧面203的区域(在第1方向上比连接盘导体220靠中央侧)形成有连接盘导体240。即，若使侧面203为本发明的“第1侧面”，则连接盘导体220为本发明的“第1连接盘导体”，连接盘导体240为本发明的“第2连接盘导体”。连接盘导体220具有靠安装基板20侧的主面(与本发明的“第1连接盘导体的一个主面”对应)和与该主面对置的安装面221。安装面221与本发明的“第1连接盘导体的另一个主面”对应。连接盘导体240具有靠安装基板20侧的主面(与本发明的“第2连接盘导体的一个主面”对应)和与该主面对置的安装面241。安装面241与本发明的“第2连接盘导体的另一个主面”对应。
相反，以侧面204作为基准，在接近侧面204的区域形成有连接盘导体230，在比连接盘导体230远离侧面204的区域(在第1方向上比连接盘导体230靠中央侧)形成有连接盘导体240。即，若使侧面204为本发明的“第1侧面”，则连接盘导体230为本发明的“第1连接盘导体”，连接盘导体240为本发明的“第2连接盘导体”。连接盘导体230具有靠安装基板20侧的主面(与本发明的“第1连接盘导体的一个主面”对应)和与该主面对置的安装面231。安装面231与本发明的“第1连接盘导体的另一个主面”对应。
在连接盘导体220和安装基板20的背面202之间配置有绝缘性的辅助层211。绝缘性的辅助层211例如由与安装基板20相同的材料构成。另一方面，连接盘导体240与安装基板20的背面202抵接。换言之，在连接盘导体240和安装基板20的背面202之间未夹设其他部件。
通过成为这样的结构，连接盘导体220的安装面221和安装基板20的背面202之间的距离D11大于连接盘导体240的安装面241和安装基板20的背面202之间的距离D2(D11＞D2)。该距离之差根据安装基板20的线性膨胀系数和密封树脂40的线性膨胀系数之差、安装基板20的面积来决定。
此处，在高频模块10的形成时、例如若涂覆密封树脂40并使其固化时等施热，则由于安装基板20和密封树脂40之间的线性膨胀系数之差，导致安装基板20从中央朝向侧面203向安装基板20的表面201侧翘曲。
然而，通过具备上述结构，通过距离D11和距离D2之差，使连接盘导体220的安装面221和连接盘导体240的安装面241的在高度方向(Z方向)上的位置之差变小。
图4的(A)是表示使用了本发明的第1实施方式所涉及的结构的情况下的向其他电路基板安装的状态的示意图，图4的(B)是表示使用了以往的结构(比较结构)的情况下的向其他电路基板安装的状态的示意图。
如图4的(A)所示，通过使用本实施方式的结构，即便安装基板20翘曲，也能够抑制侧面203的附近的连接盘导体220离开电路基板90的安装用的导体图案91这种情况。而且，能够通过焊锡92使连接盘导体220向导体图案91接合。
另一方面，如图4的(B)所示，若不使用本实施方式的结构，则由于安装基板20翘曲，导致侧面203的附近的连接盘导体220离开电路基板90的安装用的导体图案91。因此，如图4的(B)所示，连接盘导体220和导体图案91的接合面积变小，在最差的情况下，无法使连接盘导体220和导体图案91接合。
这样，通过使用本实施方式的结构，能够容易地向电路基板90安装高频模块10的连接盘导体220。此外，如图4的(A)所示，未受到弯曲的影响的连接盘导体240当然能够向电路基板90安装。
在上述的说明中，将X方向的情况且侧面203的附近的情况作为例子示出，但如图1所示，在X方向上的侧面204的附近也相同。
在连接盘导体230和安装基板20的背面202之间配置有绝缘性的辅助层212。绝缘性的辅助层212例如由与安装基板20相同的材料构成。另一方面，连接盘导体240与安装基板20的背面202抵接。
通过成为这样的结构，连接盘导体230的安装面231和安装基板20的背面202之间的距离D12比连接盘导体240的安装面241和安装基板20的背面202之间的距离D2大(D12＞D2：参照图1)。
因此，即便安装基板20翘曲，也能够使侧面204的附近的连接盘导体230向其他电路基板安装。
并且，在上述的说明中，在X方向上做了示出，但在Y方向上也相同。如图2所示，在Y方向上，从侧面205朝向侧面206，依次形成有连接盘导体220、连接盘导体240、连接盘导体220。在连接盘导体220和安装基板20的背面202之间配置有辅助层211。
通过成为这样的结构，从而侧面205的附近和侧面206的附近的连接盘导体220的安装面221和安装基板20的背面202之间的距离D11比连接盘导体240的安装面241和安装基板20的背面202之间的距离D2大(D11＞D2)。
因此，即便安装基板20翘曲，也能够使侧面205的附近的连接盘导体220和侧面206的附近的连接盘导体220向其他电路基板可靠地安装。
如以上那样，通过使用本实施方式的结构，即便在安装基板20产生弯曲，也能够使连接盘导体220、连接盘导体230和连接盘导体240全部安装于其他电路基板。
另外，在该结构中，由与安装基板20相同的材料形成辅助层211和辅助层212。由此，能够将辅助层211和辅助层212与安装基板20层叠而容易地形成。即，能够容易地形成抑制安装基板20的弯曲的负面影响的构造。另外，通过具备辅助层211和辅助层212，也能够缓和各侧面的附近的弯曲本身。
另外，在该结构中，连接盘导体220、连接盘导体230和连接盘导体240的厚度相同，因此能够在一个工序中，通过1种条件同时形成连接盘导体220、连接盘导体230和连接盘导体240。因此，能够容易形成高频模块10。
并且，在本实施方式的结构，得到以下的作用效果。高频模块10例如实现无线通信用的高频前端电路。在这种情况下，使用实现功率放大器PA的电子元件，作为电子元件31。即，电子元件31是发热性高的电子元件。使用实现低噪声放大器LNA的电子元件，作为电子元件33。即，电子元件33是发热性低的电子元件。作为电子元件32，是实现开关、滤波器、双工器的电子元件。即，电子元件32是几乎不发热的电子元件。
电子元件31与图3所示的区域ZnPA重叠并安装于安装基板20。电子元件33与图3所示的区域ZnLNA重叠并安装于安装基板20。实现滤波器、双工器的电子元件32与图3所示的区域ZnFL重叠并安装于安装基板20。实现开关的电子元件32与图3所示的区域ZnSW重叠并安装于安装基板20。
此处，若鉴于散热性，则优选发热性高的电子元件31配置于安装基板20的侧面附近。即，通过将发热性高的电子元件31配置于安装基板20的侧面附近，从而容易使电子元件31的热向高频模块10的外部散热。因此，如图3所示，区域ZnPA配置于与侧面203接近的位置。由此，能够提高电子元件31的散热效率。
并且，在该结构中，区域ZnPA与辅助层211的配置区域重叠。因此，例如，即便由于电子元件31的热使安装基板20翘曲，也由于具有辅助层211，所以能够缩短电路基板和连接盘导体220的安装面221之间的距离。由此，能够维持连接盘导体220的安装状态。
另外，在该结构中，区域ZnLNA配置于与侧面204接近的位置。因此，即便电子元件33发热而使安装基板20翘曲，也通过具有辅助层212，能够缩短电路基板和连接盘导体230之间的距离。由此，能够维持连接盘导体230的安装状态。
这样，高频模块10不仅能够确保安装的电子元件的散热性，并且能够抑制在形成高频模块10时由于因高频模块10的动作时的热史引起的安装基板20的弯曲而产生的向电路基板的安装不良。
接下来，参照附图对本发明的第2实施方式所涉及的高频模块进行说明。图5是表示本发明的第2实施方式所涉及的高频模块的结构的局部的侧视剖视图。
如图5所示，相比于第1实施方式所涉及的高频模块10，第2实施方式所涉及的高频模块10A在安装基板20的侧面附近的结构上不同。高频模块10A的其他结构与高频模块10相同，省略相同位置的说明。
如图5所示，高频模块10A具有连接盘导体2201、连接盘导体2202和连接盘导体240。连接盘导体2201、连接盘导体2202和连接盘导体240形成于安装基板20的背面202侧。连接盘导体2201的厚度、连接盘导体2202的厚度和连接盘导体240的厚度大致相同。
沿着安装基板20的X方向从侧面203侧起依次形成有连接盘导体2201、连接盘导体2202、连接盘导体240。在这种情况下，侧面203为本发明的“第1侧面”，连接盘导体2201为本发明的“第1连接盘导体”，连接盘导体240为本发明的“第2连接盘导体”，连接盘导体2202为本发明的“第3连接盘导体”。
连接盘导体2201具有靠安装基板20侧的主面(与本发明的“第1连接盘导体的一个主面”对应)和与该主面对置的安装面2211。安装面2211与本发明的“第1连接盘导体的另一个主面”对应。连接盘导体240具有靠安装基板20侧的主面(与本发明的“第2连接盘导体的一个主面”对应)和与该主面对置的安装面241。安装面241与本发明的“第2连接盘导体的另一个主面”对应。连接盘导体2202具有靠安装基板20侧的主面(与本发明的“第3连接盘导体的一个主面”对应)和与该主面对置的安装面2212。安装面2212与本发明的“第3连接盘导体的另一个主面”对应。
在连接盘导体2201和安装基板20的背面202之间配置有绝缘性的辅助层2111。在连接盘导体2202和安装基板20的背面202之间配置有绝缘性的辅助层2112。辅助层2111和辅助层2112由与安装基板20相同的材料构成。
辅助层2111的厚度比辅助层2112的厚度大。
因此，连接盘导体2201的安装面2211和安装基板20的背面202之间的距离D111大于连接盘导体2202的安装面2212和安装基板20的背面202之间的距离D112。并且，连接盘导体2202的安装面2212和安装基板20的背面202之间的距离D112大于连接盘导体240的安装面241和安装基板20的背面202之间的距离D2。即，成为D111＞D112＞D2的关系。
由此，在厚度方向(Z方向)上，连接盘导体240的安装面241的位置、连接盘导体2202的安装面2212的位置、以及连接盘导体2201的安装面2211的位置之差变小。
图6是表示使用了本发明的第2实施方式所涉及的结构的情况下的向其他电路基板安装的状态的示意图。如图6所示，通过使用本实施方式的结构，即便安装基板20翘曲，也能够抑制侧面203的附近的连接盘导体2201和连接盘导体2202离开电路基板90的安装用的导体图案91。这样，能够通过焊锡92使连接盘导体2201和连接盘导体2202分别更可靠地向导体图案91接合。
这样，高频模块10A能够进一步可靠地抑制由于因热史引起的安装基板20的弯曲而产生的向电路基板的安装不良。
接下来，参照附图对本发明的第3实施方式所涉及的高频模块进行说明。图7是表示本发明的第3实施方式所涉及的高频模块的结构的局部的侧视剖视图。
如图7所示，相比于第2实施方式所涉及的高频模块10A，第3实施方式所涉及的高频模块10B中，安装基板20的侧面附近的结构不同。高频模块10B的其他结构与高频模块10A相同，省略相同位置的说明。
如图7所示，高频模块10B具备连接盘导体2201B。另一方面，相比于高频模块10A，高频模块10B省略辅助层2111。
连接盘导体2201B的厚度比连接盘导体240和连接盘导体2202的厚度大。连接盘导体2201B的厚度与高频模块10A中的连接盘导体2201和辅助层2111合起来的厚度相同。因此，连接盘导体2201B的安装面2211和安装基板20的背面202之间的距离D111大于连接盘导体2202的安装面2212和安装基板20的背面202之间的距离D112。即，成为D111＞D112(＞D2)的关系。
因此，在厚度方向(Z方向)上，连接盘导体240的安装面241的位置、连接盘导体2202的安装面2212的位置、以及连接盘导体2201B的安装面2211的位置之差变小。由此，高频模块10B与高频模块10A相同，能够进一步抑制由于因热史而引起的安装基板20的弯曲而产生的向电路基板的安装不良。
另外，仅通过连接盘导体的厚度，则实现高度之差，因此不需要辅助层的形成。因此，能够以更简单的工序制造高频模块10B。
接下来，参照附图对本发明的第4实施方式所涉及的高频模块进行说明。图8是表示本发明的第4实施方式所涉及的高频模块的结构的局部的侧视剖视图。
如图8所示，相比于第3实施方式所涉及的高频模块10B，第4实施方式所涉及的高频模块10C中，安装基板20的侧面附近的结构不同。高频模块10C的其他结构与高频模块10B相同，省略相同位置的说明。
如图8所示，高频模块10C具备连接盘导体2201C和连接盘导体2202C。连接盘导体2201C与高频模块10B的连接盘导体2201B相同。另一方面，相比于高频模块10B，高频模块10C省略辅助层2112。
连接盘导体2202C的厚度大于连接盘导体240的厚度，且小于连接盘导体2201C的厚度。连接盘导体2202C的厚度与高频模块10A、10B中的连接盘导体2202和辅助层2112合起来的厚度大致相同。因此，连接盘导体2202C的安装面2212和安装基板20的背面202之间的距离D112小于连接盘导体2201C的安装面2211和安装基板20的背面202之间的距离D111。另外，连接盘导体2202C的安装面2212和安装基板20的背面202之间的距离D112大于连接盘导体240的安装面241和安装基板20的背面202之间的距离D2。即，成为D111＞D112＞D2的关系。
因此，在厚度方向(Z方向)上，连接盘导体240的安装面241的位置、连接盘导体2202C的安装面2212的位置以及连接盘导体2201C的安装面2211的位置之差变小。由此，与高频模块10A、10B相同，高频模块10C能够进一步抑制由于因热史引起的安装基板20的弯曲而产生的向电路基板的安装不良。
此外，在上述说明中，示出在安装基板20的表面201安装电子元件并由密封树脂40覆盖的方式。然而，也可以在安装基板20的背面202安装电子元件而由密封树脂覆盖。在这种情况下，也存在如下情况，即，由于表面201侧的结构和背面202侧的结构之差，产生安装基板20的表面201侧和安装基板20的背面202侧的线性膨胀系数之差。在这样的情况下，通过应用上述结构，能够起到与上述情况相同的作用效果。
另外，在上述说明中，示出的方式为，连接盘导体的厚度、通过在连接盘导体和安装基板之间配置辅助层，对应于连接盘导体的位置，而使连接盘导体的安装面和安装基板的背面之间的距离变化。
然而，也可以是，通过在连接盘导体的表面形成由焊锡等导电部件形成的追加层，调整安装面和安装基板的背面之间的距离。作为一个例子，若与上述的图1的结构对应，则使形成于连接盘导体220的安装面221的导电部件的高度比形成于连接盘导体240的安装面241的导电部件的高度高即可。换言之，使形成于连接盘导体220的焊锡的末端与安装基板20的背面202之间的距离比形成于连接盘导体240的焊锡的末端与安装基板20的背面202之间的距离大即可。在这种情况下，辅助层211可以不使用，也可以使用。
此外，与使用焊锡调整高度相比，在上述结构设置辅助层而调整高度或调整连接盘导体的高度更好。这是由于，作为高频模块的制造工序，不需要设置焊锡，并且不需要调整焊锡的高度。因此，能够简化高频模块的制造工序。

Claims (6)

1.一种高频模块，其特征在于，具备：
安装基板，其具有相互对置的一个主面和另一个主面；
多个电子元件，其安装于所述安装基板的所述一个主面；
密封树脂，其覆盖所述安装基板的所述一个主面和所述多个电子元件的至少一部分；以及
多个连接盘导体，其形成于所述安装基板的所述另一个主面，
所述多个连接盘导体具有：
第1连接盘导体；和
形成于比所述第1连接盘导体靠中央侧的位置的第2连接盘导体，
所述第1连接盘导体具有靠所述安装基板侧的一个主面和与该一个主面对置的另一个主面，
所述第2连接盘导体具有靠所述安装基板侧的一个主面和与该一个主面对置的另一个主面，
所述第1连接盘导体的另一个主面和所述安装基板的另一个主面之间的距离大于所述第2连接盘导体的另一个主面和所述安装基板的另一个主面之间的距离。
2.根据权利要求1所述的高频模块，其特征在于，
所述第1连接盘导体的厚度大于所述第2连接盘导体的厚度。
3.根据权利要求1或2所述的高频模块，其特征在于，
在所述第1连接盘导体和所述安装基板之间具备绝缘性的辅助层。
4.根据权利要求1～3中任一项所述的高频模块，其特征在于，
在所述第1连接盘导体和第2连接盘导体之间具备第3连接盘导体，
所述第3连接盘导体具有靠所述安装基板侧的一个主面和与该一个主面对置的另一个主面，
所述第3连接盘导体的另一个主面和所述安装基板的另一个主面之间的距离大于所述第2连接盘导体的另一个主面和所述安装基板的另一个主面之间的距离。
5.根据权利要求4所述的高频模块，其特征在于，
在所述第3连接盘导体和所述安装基板之间具备绝缘性的辅助层。
6.根据权利要求1～5中任一项所述的高频模块，其特征在于，
所述多个电子元件包含发热性高的电子元件，
安装有所述发热性高的元件的区域和形成有所述第1连接盘导体的区域重叠。
CN201910535964.9A 2018-06-25 2019-06-20 高频模块 Pending CN110634811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018119425A JP2020004744A (ja) 2018-06-25 2018-06-25 高周波モジュール
JP2018-119425 2018-06-25

Publications (1)

Publication Number Publication Date
CN110634811A true CN110634811A (zh) 2019-12-31

Family

ID=68968782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910535964.9A Pending CN110634811A (zh) 2018-06-25 2019-06-20 高频模块

Country Status (4)

Country Link
US (1) US11183491B2 (zh)
JP (1) JP2020004744A (zh)
KR (2) KR20200000798A (zh)
CN (1) CN110634811A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079969A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 발광 다이오드 패키지 및 조명장치
JP2007042762A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007300029A (ja) * 2006-05-02 2007-11-15 Sony Corp 半導体装置及びその製造方法並びに回路基板装置
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057242A (ja) 2000-08-07 2002-02-22 Canon Inc エリアアレイ型半導体パッケージ
JP3948925B2 (ja) 2001-10-15 2007-07-25 Ｔｄｋ株式会社 高周波モジュール部品
US8730624B2 (en) * 2011-03-31 2014-05-20 International Business Machines Corporation Electrostatic discharge power clamp with a JFET based RC trigger circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079969A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 발광 다이오드 패키지 및 조명장치
JP2007042762A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置およびその実装体
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007300029A (ja) * 2006-05-02 2007-11-15 Sony Corp 半導体装置及びその製造方法並びに回路基板装置
JP2017130607A (ja) * 2016-01-22 2017-07-27 株式会社村田製作所 部品実装基板、部品実装基板の製造方法

Also Published As

Publication number Publication date
US11183491B2 (en) 2021-11-23
JP2020004744A (ja) 2020-01-09
US20190393203A1 (en) 2019-12-26
KR20200000798A (ko) 2020-01-03
KR20210068343A (ko) 2021-06-09

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
KR100627099B1 (ko) 적층형 반도체 장치
KR100947943B1 (ko) 고주파 파워앰프 모듈
JP5342704B1 (ja) 高周波回路モジュール
US7808796B2 (en) Electronic component module and method for manufacturing the same
CN111771276B (zh) 高频模块
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
US11145569B2 (en) Module equipped with a heat dissipation member
KR102461278B1 (ko) Rf 전력 증폭기 모듈의 제조 방법과 rf 전력 증폭기 모듈, rf 모듈 및 기지국
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP7156391B2 (ja) 電子回路モジュール
US11032904B2 (en) Interposer substrate and circuit module
US9538644B2 (en) Multilayer wiring substrate and module including same
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
CN110634811A (zh) 高频模块
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
WO2020196131A1 (ja) 電子部品モジュール
JP5544280B2 (ja) 配線基板
JP7123236B2 (ja) 回路基板
CN219998479U (zh) 电子器件
JP2005340713A (ja) マルチチップモジュール
KR100747973B1 (ko) 피디피용 통합형 아이피엠
CN217903106U (zh) 电路模块
EP1897424B1 (en) Warpage preventing substrates and method of making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination