CN111243470A - 电路装置、电光装置、电子设备及移动体 - Google Patents

Abstract

电路装置、电光装置、电子设备及移动体。能够提高判定显示控制信号是否正常时的可靠性，并且能够抑制该判定电路的电路规模或电路的复杂化。电路装置(100)包括：像素时钟判定电路(110)，其输出像素时钟判定信号(ERPX),该像素时钟判定信号(ERPX)在由基准时钟信号(RFCK)设定的检测期间内未检测到像素时钟信号(PXCK)的边沿的情况下激活；信号判定电路(120)，其根据基准时钟信号(RFCK)，判定显示控制信号(DCS)是否正常，输出在显示控制信号(DCS)异常的情况下激活的信号判定信号(EPDC)；以及屏蔽电路(130)，其在像素时钟判定信号(ERPX)及信号判定信号(EPDC)中的至少一方激活的情况下对显示控制信号(DCS)进行屏蔽。

Description

电路装置、电光装置、电子设备及移动体

技术领域

本发明涉及电路装置、电光装置、电子设备及移动体等。

背景技术

在显示装置的显示控制中，CPU等处理装置向显示控制器发送图像数据和显示控制信号，显示控制器进行图像处理，并且生成显示驱动器用的显示控制信号。然后，显示驱动器根据该图像处理后的图像数据和显示驱动器用的显示控制信号驱动电光面板。

在输入到显示装置的显示控制信号异常的情况下，电光面板不会被适当地驱动，因此，可能产生例如显示异常或电光面板的故障等的影响。例如，在专利文献1中公开了以下的方法：通过检测有无输入到液晶面板的输入信号和该输入信号的大小，判定输入信号是否正常，将其判定结果提供给控制电路。

专利文献1：日本特开2002-202768号公报

发明内容

发明所要解决的课题

在上述的现有技术中，未判定像素时钟信号的异常。在像素时钟信号异常的情况下，电光面板可能不会被适当地驱动，因此，如果仅判定输入信号，则存在异常判定的可靠性较低的课题。此外，即使进一步追加检测像素时钟信号的异常的电路，也存在希望抑制该电路规模或电路的复杂化的课题。

用于解决课题的手段

本发明的一个方面涉及一种电路装置，所述电路装置包括：像素时钟判定电路，其具有检测像素时钟信号的边沿的边沿检测电路，输出像素时钟判定信号，该像素时钟判定信号在由基准时钟信号设定的检测期间内所述边沿检测电路未检测到所述像素时钟信号的所述边沿的情况下激活；信号判定电路，其根据所述基准时钟信号，判定电光面板的显示控制信号是否正常，输出在所述显示控制信号异常的情况下激活的信号判定信号；以及屏蔽电路，其在所述像素时钟判定信号及所述信号判定信号中的至少一方激活的情况下对所述显示控制信号进行屏蔽。

附图说明

图1是电路装置的结构例。

图2是像素时钟判定电路的详细的结构例。

图3是说明像素时钟判定电路的动作的图。

图4是说明像素时钟判定电路的动作的图。

图5是信号判定电路的详细的结构例。

图6是屏蔽电路的详细的结构例。

图7是显示***的结构例。

图8是电子设备的结构例。

图9是移动体的例子。

标号说明

100：电路装置；110：像素时钟判定电路；111：边沿检测电路；112：检测期间设定电路；120：信号判定电路；130：屏蔽电路；131、132、133：屏蔽部；134、135：屏蔽信号输出部；140：定时控制电路；150：寄存器；160：图像处理电路；170、180：接口电路；200：处理装置；206：汽车；300：显示驱动器；320：存储部；330：操作部；340：通信部；350：显示装置；460：电光面板；500：显示控制***；510：控制装置；520：显示***；530：电光装置；600：电子设备；BNC：分频电路；DCSQ：显示驱动器用显示控制信号；DCS：显示控制信号；EPDC：信号判定信号；ERPX：像素时钟判定信号；HSYNC：水平同步信号；PXCK：像素时钟信号；RFCK：基准时钟信号；RP：检测期间设定信号；TDET：检测期间；VSYNC：垂直同步信号。

具体实施方式

以下，针对本发明的优选实施方式进行具体说明。另外，以下说明的本实施方式不对权利要求所记载的本发明内容做出不当限定，在本实施方式中说明的所有结构作为本发明的解决手段不是必需的。

1.电路装置

图1是电路装置100的结构例。电路装置100是对显示驱动器300输出图像数据及显示控制信号的显示控制器。电路装置100与显示驱动器300各自是不同的集成电路装置。但是，电路装置100的显示控制器及显示驱动器可以构成为一个集成电路装置。

电路装置100包括像素时钟判定电路110、信号判定电路120、屏蔽电路130。此外，电路装置100包括定时控制电路140、寄存器150、图像处理电路160、接口电路170、180。

接口电路170进行处理装置200与电路装置100的电路间的通信。具体而言，接口电路170从处理装置200接收基准时钟信号RFCK、图像数据、定时控制信号。基准时钟信号RFCK的一例是包括处理装置200的电子设备等的***时钟，但基准时钟信号RFCK只要是与像素时钟信号PXCK不同的时钟信号即可。定时控制信号包括：像素时钟信号PXCK，其与像素的驱动速率对应；以及显示控制信号DCS，其用于扫描线及帧等的显示控制。显示控制信号DCS例如是水平同步信号及垂直同步信号、数据使能信号。或者，显示控制信号DCS可以是水平同步信号及垂直同步信号、数据使能信号中的一个或两个信号。接口电路170接收设定电路装置100的动作的设定信息，将该设定信息存储于寄存器150。具体而言，设定信息是用于设定像素时钟判定电路110及信号判定电路120的动作的信息。

作为图像数据及定时控制信号的通信方式，例如可采用LVDS(Low VoltageDifferential Signal)方式或RGB并行方式、显示端口标准的传输方式等。此外，作为异常显示线检测信息等的通信方式，可以采用I2C(Inter Integrated Circuit)方式、或SPI(Serial Peripheral Interface)方式等。接口电路180能够包括实现这些通信方式的输入输出缓冲电路及控制电路。

图像处理电路160对经由接口电路170从处理装置200接收的图像数据进行灰度转换处理等图像处理。图像处理电路160将处理后的图像数据经由接口电路180向显示驱动器300输出。

像素时钟判定电路110根据基准时钟信号RFCK，判定像素时钟信号PXCK是否正常，输出其判定结果即像素时钟判定信号ERPX。像素时钟判定电路110在判定为像素时钟信号PXCK异常时，将像素时钟判定信号ERPX激活。具体而言，像素时钟判定电路110在根据基准时钟信号RFCK设定的检测期间内，在未检测到像素时钟信号PXCK的边沿时，使像素时钟判定信号ERPX从非激活成为激活。另一方面，像素时钟判定电路110在检测期间内即使检测到1次像素时钟信号PXCK的边沿时，也使像素时钟判定信号ERPX维持非激活。

信号判定电路120根据像素时钟信号PXCK，判定通过接口电路170接收的显示控制信号DCS是否正常，输出其判定结果即信号判定信号EPDC。信号判定电路120在判定为显示控制信号DCS异常时，使信号判定信号EPDC从非激活成为激活。另一方面，信号判定电路120在判定为显示控制信号DCS正常时，将信号判定信号EPDC维持为非激活。

屏蔽电路130根据像素时钟判定信号ERPX及信号判定信号EPDC，判定是否对显示控制信号DCS进行屏蔽。具体而言，屏蔽电路130在像素时钟判定信号ERPX及信号判定信号EPDC的至少一方激活的情况下，对显示控制信号DCS和像素时钟信号PXCK进行屏蔽。例如，屏蔽电路130输出固定为低电平或高电平的显示控制信号MDCS及像素时钟信号MPXCK。另一方面，屏蔽电路130在像素时钟判定信号ERPX及信号判定信号EPDC均为非激活的情况下，将显示控制信号DCS作为显示控制信号MDCS输出，并且将像素时钟信号PXCK作为像素时钟信号MPXCK输出。

定时控制电路140根据从屏蔽电路130输出的像素时钟信号MPXCK及显示控制信号MDCS，输出显示驱动器用显示控制信号DCSQ。显示驱动器用显示控制信号DCSQ是在显示驱动器300中用于定时控制的显示控制信号。定时控制电路140将像素时钟信号MPXCK及显示控制信号MDCS转换为接口电路180的图像接口方式的显示控制信号的格式。例如，在LVDS方式中，像素时钟信号及垂直同步信号、水平同步信号从接口电路180向显示驱动器300发送。或者，在mini LVDS方式中，水平同步信号嵌入图像数据，其嵌入后的图像数据从接口电路180发送到显示驱动器300。

像素时钟判定电路110及信号判定电路120、屏蔽电路130、定时控制电路140、图像处理电路160是逻辑电路。这些电路可以分别构成为单独的逻辑电路。或者，这些电路可以作为门阵列电路或标准单元阵列电路而一体地形成。门阵列电路是逻辑单元自动地配置且信号线自动地布线的阵列电路。此外，在标准单元阵列电路中，逻辑单元成为标准化的单元。标准单元阵列电路是信号线相对于逻辑单元阵列自动地布线的阵列电路。

接口电路180进行电路装置100与显示驱动器300之间的通信。具体而言，接口电路180将从图像处理电路160输出的图像数据和从定时控制电路140输出的显示驱动器用显示控制信号DCSQ向显示驱动器300发送。

作为接口电路170及接口电路180的图像数据及定时控制信号的通信方式，可以采用例如LVDS(Low Voltage Differential Signal)方式或RGB并行方式、显示端口标准的传输方式等。此外，作为寄存器设定信息的通信方式，可采用I2C(Inter IntegratedCircuit)方式、或SPI(Serial Peripheral Interface)方式等。接口电路170及接口电路180各自可以包括实现这些通信方式的输入输出缓冲电路及控制电路。另外，接口电路170的通信方式与接口电路180的通信方式可以不同。

根据以上的实施方式，像素时钟判定电路110输出像素时钟判定信号ERPX。像素时钟判定电路110在根据基准时钟信号RFCK设定的检测期间内，在未检测到像素时钟信号PXCK的边沿的情况下，激活像素时钟判定信号ERPX。

在本实施方式中，判定像素时钟信号PXCK是否正常，因此，与仅判定显示控制信号DCS是否正常的情况相比，异常判定的可靠性提高。此外，通过边沿检测判定像素时钟信号PXCK是否正常，因此，能够抑制电路规模或电路的复杂化。例如，如图2中后述的边沿检测电路111所示，能够利用使用了多个逻辑元件的简单电路实现边沿检测。

作为判定像素时钟信号PXCK的方法，例如可考虑以下的方法：利用计数器对检测期间中的像素时钟信号PXCK的时钟数计数，通过判定该计数值是否达到规定值，判定像素时钟信号PXCK是否正常。然而，需要对像素时钟信号PXCK的时钟数进行计数的计数器和比较计数值与规定值的比较电路，因此，电路规模増大，并且电路复杂化。在本实施方式中，通过使用边沿检测，能够抑制电路规模或电路的复杂化。

2.像素时钟判定电路

图2是像素时钟判定电路110的详细的结构例。像素时钟判定电路110包括边沿检测电路111和检测期间设定电路112。

检测期间设定电路112根据基准时钟信号RFCK设定检测期间。检测期间是边沿检测电路111进行边沿检测的期间。设定检测期间的长度的设定信息从寄存器150输入到检测期间设定电路112，检测期间设定电路112根据该设定信息设定检测期间。具体而言，检测期间设定电路112包括分频电路BNC和作为第1锁存电路的锁存电路FF1。

分频电路BNC对基准时钟信号RFCK进行分频。具体而言，分频电路BNC是对基准时钟信号RFCK的时钟数进行计数的计数器，输出计数值Q0[3：0]。分频电路BNC将计数值Q0[3：0]的最高位即Q[3]作为分频时钟信号输出。设定检测期间的长度的设定信息是分频电路的分频比信息。即，分频电路BNC按照根据分频比信息指定的分频比对基准时钟信号RFCK进行分频，由此，输出分频时钟信号Q[3]。

锁存电路FF1根据基准时钟信号RFCK锁存分频时钟信号Q[3]，将该锁存的分频时钟信号Q[3]作为检测期间设定信号RP输出。

边沿检测电路111在检测期间检测像素时钟信号PXCK的边沿。检测期间由检测期间设定信号RP决定。具体而言，边沿检测电路111包括逻辑反转电路INV、作为第2锁存电路的锁存电路FF2、作为第3锁存电路的锁存电路FF3。

逻辑反转电路INV使检测期间设定信号RP的逻辑电平反转，将该反转后的检测期间设定信号RP作为信号NRP输出。当信号NRP为低电平时，锁存电路FF2成为复位状态。复位状态是电路的非动作状态。当信号NRP为高电平时，锁存电路FF2根据像素时钟信号PXCK的边沿而进行动作。锁存电路FF3根据检测期间设定信号RP对锁存电路FF2输出的信号DQ0进行锁存，将该锁存的信号DQ0作为像素时钟判定信号ERPX输出。

使用图3及图4，说明像素时钟判定电路110的动作。此处，以分频电路BNC的分频比为1/16的情况为例进行说明。

图3是像素时钟信号PXCK正常的情况下的时序图。分频电路BNC在基准时钟信号RFCK的上升沿使计数值Q0[3：0]递增。在图3中，以16进制表示计数值Q0[3：0]。锁存电路FF1通过在基准时钟信号RFCK的上升沿锁存Q0[3]，输出检测期间设定信号RP。逻辑反转电路INV使检测期间设定信号RP的逻辑电平反转，从而输出信号NRP。

当检测期间设定信号RP为高电平时，信号NRP为低电平。此时，锁存电路FF2为复位状态，输出高电平的信号DQ0。如果检测期间设定信号RP从高电平成为低电平，则信号NRP从低电平成为高电平。此时，锁存电路FF2从复位状态解除，成为动作状态。即，检测期间设定信号RP为低电平的期间是检测期间TDET。

锁存电路FF2在检测期间TDET内，当被输入像素时钟信号PXCK的上升沿时，锁存低电平。由此，信号DQ0从高电平变化为低电平。信号DQ0_DLY是信号DQ0因信号线的寄生电容等延迟而得到的。或者，也可以是边沿检测电路111包括未图示的延迟电路，该延迟电路使信号DQ0延迟，由此输出信号DQ0_DLY。

锁存电路FF3在检测期间设定信号RP的上升沿锁存信号DQ0_DLY。在检测到像素时钟信号PXCK的边沿的情况下，信号DQ0_DLY成为低电平，因此，像素时钟判定信号ERPX为低电平。当检测期间TDET结束时，锁存电路FF2成为复位状态，因此，信号DQ0从低电平成为高电平。此外，在检测期间TDET结束后到下一个检测期间TDET为止的期间内不进行边沿检测，因此，像素时钟判定信号ERPX为低电平。这样，在像素时钟信号PXCK正常的情况下，像素时钟判定信号ERPX维持为低电平。另外，在本例中，像素时钟信号PXCK的低电平相当于非激活，像素时钟信号PXCK的高电平相当于激活。

图4是像素时钟信号PXCK停止的情况下的时序图。停止是像素时钟信号PXCK的脉冲消失而像素时钟信号PXCK的逻辑电平不再变化的状态。在图4中，图示了像素时钟信号PXCK固定为低电平的例子。

锁存电路FF2在检测期间TDET内1次都未输入像素时钟信号PXCK的上升沿时，不锁存低电平。因此，在检测期间TDET内，信号DQ0维持为高电平。信号DQ0延迟后的信号DQ0_DLY也在检测期间TDET内维持在高电平。

锁存电路FF3在检测期间设定信号RP的上升沿锁存信号DQ0_DLY。信号DQ0_DLY为高电平，因此，像素时钟判定信号ERPX从低电平变化为高电平。由此，在像素时钟信号PXCK异常的情况下，像素时钟判定信号ERPX从低电平变化为高电平。

根据以上的实施方式，边沿检测电路111具有锁存电路FF2，锁存电路FF2在检测期间TDET内被输入像素时钟信号PXCK的边沿时，锁存低电平。由此，能够检测像素时钟信号PXCK的边沿。此外，边沿检测电路111具有根据检测期间设定信号RP锁存基于锁存电路FF2的边沿检测结果的锁存电路FF3。由此，能够根据边沿检测结果输出像素时钟判定信号ERPX。在本实施方式中，通过两个锁存电路FF2、FF3及逻辑反转电路INV这样的简单结构的边沿检测电路111，实现了像素时钟判定信号ERPX是否正常的判定。

此外在本实施方式中，根据分频电路BNC的分频比设定检测期间TDET。即，通过边沿检测判定像素时钟信号PXCK，因此，调整的参数仅为检测期间TDET，设定被简化。例如，在电路装置100中可能被输入具有各种频率的基准时钟信号RFCK及像素时钟信号PXCK，因此，优选能够与该频率相应地变更参数。在本实施方式中，只要调整检测期间TDET即可。

例如，如上所述，可考虑以下方法：通过判定检测期间中的像素时钟信号PXCK的时钟数是否达到规定值，判定像素时钟信号PXCK是否正常。然而，在该方法中，由于具有检测期间及规定值这两个参数，必须适当地设定这两者的关系。关于这一点，在本实施方式中，参数是1个，因此，设定进一步被简化。

3.信号判定电路

图5是信号判定电路120的详细的结构例。在该结构例中，垂直同步信号VSYNC及水平同步信号HSYNC与图1的显示控制信号DCS对应。此外，信号ERVSY、ERHSY与图1的信号判定信号EPDC对应。

信号判定电路120包括锁存电路FFB1～FFB3、同步化电路SYCT1、SYCT2、逻辑异或电路XORB、计数器CTB1、CTB2、比较电路CPB1、CPB2、逻辑与电路ANB1、ANB2。

锁存电路FFB1根据像素时钟信号PXCK锁存垂直同步信号VSYNC。同步化电路SYCT1在基准时钟信号RFCK的边沿定时处，使锁存电路FFB1的输出信号同步化。锁存电路FFB2根据基准时钟信号RFCK，锁存同步化电路SYCT1的输出信号。逻辑异或电路XORB将同步化电路SYCT1的输出信号与锁存电路FFB2的输出信号的逻辑异或作为信号VSYEG输出。与垂直同步信号VSYNC的上升沿及下降沿对应的脉冲信号作为信号VSYEG输出。

锁存电路FFB3根据像素时钟信号PXCK锁存水平同步信号HSYNC。同步化电路SYCT2在基准时钟信号RFCK的边沿定时处，使锁存电路FFB3的输出信号同步化。计数器CTB1通过对被同步化电路SYCT2同步化的水平同步信号HSYNC的脉冲数进行计数，输出计数值CTB1Q。计数值CTB1Q通过信号VSYEG的脉冲信号而初始化。

寄存器150存储阈值VSYSCNT。例如，从图1的处理装置200经由接口电路170向寄存器150写入阈值VSYSCNT。比较电路CPB1比较计数值CTB1Q与阈值VSYSCNT。具体而言，在垂直同步信号VSYNC正常的情况下，将垂直同步期间输入的水平同步信号HSYNC的脉冲数设为NPV。此时，阈值设定为VSYSCNT≥NPV。当CTB1Q>VSYSCNT时，比较电路CPB1判定为垂直同步信号VSYNC异常。此时，比较电路CPB1输出高电平的信号CPB1Q。当CTB1Q<VSYSCNT时，比较电路CPB1判定为垂直同步信号VSYNC正常。此时，比较电路CPB1输出低电平的信号CPB1Q。

逻辑与电路ANB1将信号CPB1Q与来自寄存器150的使能信号DETEN的逻辑与作为信号ERVSY输出。例如，从图1的处理装置200经由接口电路170向寄存器150写入使能信号DETEN。当信号判定功能为使能时，DETEN为高电平，当信号判定功能为禁用时，DETEN为低电平。当信号判定功能为使能时，信号CPB1Q作为信号ERVSY输出。

计数器CTB2通过对基准时钟信号RFCK的时钟数进行计数，输出计数值CTB2Q。计数值CTB2Q在信号HSYEG的脉冲输入到计数器CTB2时被初始化。此外，计数值CTB2Q在垂直同步信号VSYNC的脉冲输入到计数器CTB2时被初始化。信号HSYEG从计数器CTB1输入到计数器CTB2。例如，计数器CTB1每当使计数值CTB1Q递增时生成脉冲信号，将该脉冲信号作为信号HSYEG输出。

寄存器150存储阈值HSYSCNT。例如，从图1的处理装置200经由接口电路170向寄存器150写入阈值HSYSCNT。比较电路CPB2比较计数值CTB2Q与阈值HSYSCNT。具体而言，在水平同步信号HSYNC正常的情况下，将水平同步期间输入的基准时钟信号RFCK的脉冲数设为NPH。此时，阈值设定为HSYSCNT≥NPH。当CTB2Q>HSYSCNT时，比较电路CPB2判定为水平同步信号HSYNC异常。此时，比较电路CPB2输出高电平的信号CPB2Q。当CTB2Q<HSYSCNT时，比较电路CPB2判定为水平同步信号HSYNC正常。此时，比较电路CPB2输出低电平的信号CPB2Q。

逻辑与电路ANB2将信号CPB2Q与使能信号DETEN的逻辑与作为信号ERHSY输出。当信号判定功能为使能时，信号CPB2Q作为信号ERHSY输出。

根据以上的实施方式，信号判定电路120根据基准时钟信号RFCK计测水平同步信号HSYNC的边沿间期间，由此，判定水平同步信号HSYNC是否正常。水平同步信号HSYNC的边沿间期间与信号HSYEG的周期对应。此外，计测结果与计数值CTB2Q对应。

这样，信号判定电路120能够根据基准时钟信号RFCK，判定显示控制信号是否正常。即，能够使用基准时钟信号RFCK计测显示控制信号的边沿间期间是否为规定阈值以下。另外，在图5中，以信号判定电路120根据基准时钟信号RFCK计测水平同步信号HSYNC的边沿间期间的情况为例进行了说明，但信号判定电路120的结构不限于此。即，信号判定电路120也可以根据基准时钟信号RFCK计测水平同步信号HSYNC以外的显示控制信号的边沿间期间。水平同步信号HSYNC以外的显示控制信号例如是数据使能信号。数据使能信号是表示图像数据传输的使能的信号。即，处理装置200在向接口电路170发送图像数据的期间，将数据使能信号设为使能。

4.屏蔽电路

图6是屏蔽电路130的详细的结构例。屏蔽电路130包括屏蔽部131～133和屏蔽信号输出部134、135。

屏蔽部131在像素时钟判定信号ERPX为非激活的情况下，不对像素时钟信号PXCK进行屏蔽。即，屏蔽部131将像素时钟信号PXCK作为像素时钟信号MPXCK输出。另一方面，在像素时钟判定信号ERPX激活的情况下，屏蔽部131对像素时钟信号PXCK进行屏蔽。即，屏蔽部131将像素时钟信号MPXCK固定为低电平或高电平。

屏蔽信号输出部134在像素时钟判定信号ERPX及信号ERVSY双方为非激活的情况下，输出非激活的屏蔽信号MSKV。屏蔽信号输出部134在像素时钟判定信号ERPX及信号ERVSY的至少一方激活的情况下，输出激活的屏蔽信号MSKV。

屏蔽部132在屏蔽信号MSKV为非激活的情况下，不对垂直同步信号VSYNC进行屏蔽。即，屏蔽部132将垂直同步信号VSYNC作为垂直同步信号MVSY输出。另一方面，在屏蔽信号MSKV激活的情况下，屏蔽部132对垂直同步信号MVSY进行屏蔽。即，屏蔽部132将垂直同步信号MVSY固定为低电平或高电平。

屏蔽信号输出部135在像素时钟判定信号ERPX及信号ERHSY双方为非激活的情况下，输出非激活的屏蔽信号MSKH。屏蔽信号输出部135在像素时钟判定信号ERPX及信号ERHSY中的至少一方为激活的情况下，输出激活的屏蔽信号MSKH。

屏蔽部133在屏蔽信号MSKH为非激活的情况下，不对水平同步信号HSYNC进行屏蔽。即，屏蔽部133将水平同步信号HSYNC作为水平同步信号MHSY输出。另一方面，在屏蔽信号MSKH激活的情况下，屏蔽部133对水平同步信号HSYNC进行屏蔽。即，屏蔽部133将水平同步信号MHSY固定为低电平或高电平。

屏蔽部131～133及屏蔽信号输出部134、135分别是逻辑元件的组合电路。逻辑元件例如是逻辑反转电路或逻辑或电路、逻辑与电路等。

在图6中，垂直同步信号MVSY及水平同步信号MHSY与图1的显示控制信号MDCS对应。在像素时钟信号MPXCK及显示控制信号MDCS均未被屏蔽的情况下，定时控制电路140根据像素时钟信号MPXCK及显示控制信号MDCS，输出显示驱动器用显示控制信号DCSQ。

另一方面，在像素时钟信号MPXCK及显示控制信号MDCS中的一个以上的信号被屏蔽的情况下，定时控制电路140根据基准时钟信号RFCK生成显示驱动器用显示控制信号DCSQ。在像素时钟信号MPXCK及显示控制信号MDCS均未被屏蔽的情况下，定时控制电路140根据像素时钟信号MPXCK，控制显示驱动器用显示控制信号DCSQ的转移时刻。另一方面，在像素时钟信号MPXCK及显示控制信号MDCS中的一个以上的信号被屏蔽的情况下，定时控制电路140根据基准时钟信号RFCK，控制显示驱动器用显示控制信号DCSQ的转移定时。

这样，即使在像素时钟信号MPXCK及显示控制信号MDCS中的一个以上的信号存在异常的情况下，也能对显示驱动器300供给显示驱动器用显示控制信号DCSQ。在供给到显示驱动器300的显示控制信号异常的情况下，显示驱动器300所驱动的电光面板可能发生故障，但根据本实施方式，在来自处理装置200的显示控制信号存在异常的情况下，也能向显示驱动器300继续供给显示控制信号。

5.显示***、电光装置、电子设备、移动体

图7是包括电路装置100的显示***520的结构例。显示***520包括处理装置200和电光装置530。电光装置530包括显示控制***500和电光面板460。显示控制***500包括电路装置100和显示驱动器300。

作为显示***520，可以假设车载的显示***。电光面板460例如是设置于驾驶席的前面的群集面板(cluster panel)等。但是，显示***520的使用对象不限于此，显示***520能够应用于投影仪、电视装置、信息处理装置、便携式通信终端等各种电子设备。

处理装置200将图像数据向电路装置100发送。电路装置100从处理装置200接收图像数据，进行与该图像数据对应的处理。电路装置100将处理后的图像数据和定时控制信号向显示驱动器300输出。定时控制信号是水平同步信号及垂直同步信号、像素时钟信号等。显示驱动器300从电路装置100接收图像数据和定时控制信号，根据该图像数据和定时控制信号，驱动电光面板460。由此，与图像数据对应的图像显示于电光面板460。

处理装置200是CPU(Central Processing Unit)或微型计算机等处理器。或者，处理装置200可以由安装于电路基板的多个电路部件构成。电路装置100是集成电路装置。显示驱动器300是集成电路装置，例如安装于电光面板460的玻璃基板。或者，显示驱动器300可以安装于电路基板，该电路基板与电光面板460连接。电光面板460例如是矩阵型的液晶显示面板、或者EL(Electro Luminescence)面板。

图8是包括电路装置100的电子设备的结构例。作为本实施方式的电子设备，能够想到搭载显示装置的各种电子设备。例如，作为本实施方式的电子设备，能够想到车载显示装置、显示器、投影仪、电视装置、信息处理装置、便携式信息终端、汽车导航***、便携式游戏终端、DLP(Digital Light Processing)装置等。车载显示装置例如是仪表盘等。

电子设备600包括处理装置200、电路装置100、显示驱动器300、电光面板460、存储部320、操作部330、通信部340。另外，存储部320是存储装置或存储器。操作部330是操作装置。通信部340是通信装置。

操作部330是接受来自用户的各种操作的用户接口。例如，由按钮、鼠标、键盘、安装于电光面板460的触摸板等构成。通信部340是进行图像数据、控制数据的通信的数据接口。例如是USB等有线通信接口、或无线LAN等无线通信接口。存储部320存储从通信部340输入的图像数据。或者，存储部320作为处理装置200的工作存储器发挥功能。处理装置200进行电子设备的各部的控制处理、各种数据处理。电路装置100是显示控制器。即，电路装置100进行显示驱动器300的控制处理。例如，电路装置100将从通信部340或存储部320经由处理装置200传输的图像数据转换为显示驱动器300能够受理的形式，将其转换后的图像数据向显示驱动器300输出。显示驱动器300根据从电路装置100传输的图像数据驱动电光面板460。

图9是包括电路装置100的移动体的结构例。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备、并在地上、空中或海上移动的设备或装置。作为本实施方式的移动体，例如可以想到汽车、飞机、自行车、船舶、行走机器人、或步行机器人等各种移动体。图9示意性示出作为移动体的具体例的汽车206。在汽车206中组装有显示装置350和控制汽车206的各部的控制装置510。本实施方式的电路装置100例如安装于控制装置510的基板。本实施方式的电路装置100可以包含于显示装置350。控制装置510例如生成向用户提示车速或燃料余量、行驶距离、各种装置的设定等信息的图像，将该图像向显示装置350发送并使其显示于电光面板。

以上的实施方式中所说明的电路装置包括像素时钟判定电路、信号判定电路、屏蔽电路。像素时钟判定电路具有检测像素时钟信号的边沿的边沿检测电路。像素时钟判定电路输出像素时钟判定信号。像素时钟判定信号在根据基准时钟信号设定的检测期间内边沿检测电路未检测到像素时钟信号的边沿的情况下激活。信号判定电路根据基准时钟信号，判定电光面板的显示控制信号是否正常。信号判定电路输出在显示控制信号异常的情况下激活的信号判定信号。屏蔽电路在像素时钟判定信号及信号判定信号的至少一方激活的情况下，对显示控制信号进行屏蔽。

根据本实施方式，判定显示控制信号是否正常，并且判定像素时钟信号是否正常。由此，与仅判定显示控制信号是否正常的情况相比，异常判定的可靠性提高。此外，通过边沿检测判定像素时钟信号是否正常，因此，能够抑制电路规模或电路的复杂化。

此外，在本实施方式中，像素时钟判定电路具有检测期间设定电路。检测期间设定电路可以根据基准时钟信号设定检测期间。

这样，检测期间设定电路设定检测期间，由此，设定边沿检测电路检测像素时钟信号的边沿的检测期间。并且，像素时钟判定电路判定在由检测期间设定电路设定的检测期间内边沿检测电路是否检测到像素时钟信号的边沿，由此，能够判定像素时钟信号是否正常。

此外，在本实施方式中，检测期间设定电路可以根据设定检测期间的长度的设定信息和基准时钟信号，设定检测期间。

这样，检测期间设定电路能够根据设定信息设定检测期间的长度。即，能够通过变更设定信息来调整检测期间的长度。

此外，在本实施方式中，检测期间设定电路可以具有对基准时钟信号进行分频来输出分频时钟信号的分频电路。设定信息可以是分频电路的分频比信息。

这样，通过设定分频电路的分频比信息而设定检测期间的长度。分频电路对基准时钟信号进行分频，因此，根据设定信息和基准时钟信号设定检测期间。

此外，在本实施方式中，检测期间设定电路可以具有第1锁存电路。第1锁存电路可以根据基准时钟信号锁存分频时钟信号，由此，输出检测期间设定信号。边沿检测电路可以具有第2锁存电路和第3锁存电路。第2锁存电路在检测期间设定信号非激活的期间成为复位状态，在检测期间设定信号激活的检测期间，当被输入像素时钟信号的边沿时，锁存非激活的信号。第3锁存电路根据检测期间设定信号锁存第2锁存电路的边沿检测结果，由此，输出像素时钟判定信号。

这样，第2锁存电路在检测期间设定信号激活的检测期间，能够检测像素时钟信号的边沿。即，在检测期间内第2锁存电路被输入了像素时钟信号的边沿时，第2锁存电路锁存非激活的信号，由此，边沿检测结果成为非激活。另一方面，在检测期间内第2锁存电路一次都没被输入像素时钟信号的边沿时，第2锁存电路不锁存非激活的信号，因此，边沿检测结果为激活。

此外，在本实施方式中，电路装置可以包括定时控制电路。定时控制电路可以根据经由屏蔽电路输入的显示控制信号，生成在驱动电光面板的显示驱动器中使用的显示驱动器用显示控制信号。

这样，在屏蔽电路未对显示控制信号进行屏蔽的情况下，定时控制电路能够根据该未屏蔽的显示控制信号生成显示驱动器用显示控制信号。另一方面，在由屏蔽电路对显示控制信号进行了屏蔽的情况下，停止基于显示控制信号生成显示驱动器用显示控制信号。

此外，在本实施方式中，定时控制电路在屏蔽电路对显示控制信号进行了屏蔽的情况下，根据基准时钟信号生成显示驱动器用显示控制信号。

这样，即使在判定为显示控制信号异常的情况下，能够根据基准时钟信号生成显示驱动器用显示控制信号。并且，能够将该显示驱动器用显示控制信号提供给显示驱动器。

此外，在本实施方式中，信号判定电路可以通过根据基准时钟信号计测显示控制信号的边沿间期间来判定显示控制信号是否正常。

这样，信号判定电路能够根据基准时钟信号判定显示控制信号是否正常。即，能够使用基准时钟信号计测显示控制信号的边沿间期间是否为规定阈值以下。

此外，在本实施方式中，显示控制信号可以包括水平同步信号、垂直同步信号、以及数据使能信号中的至少1个。

这样，信号判定电路能够判定水平同步信号、垂直同步信号以及数据使能信号中的至少1个是否正常。

此外，在本实施方式中，电光装置包括上述的电路装置和电光面板。

此外，在本实施方式中，电子设备包括上述的电路装置。

此外，在本实施方式中，移动体包括上述记载的电路装置。

此外，虽然如上述那样对本实施方式进行了详细说明，但本领域技术人员能够容易地理解可以进行实质上未脱离本发明的新颖事项以及效果的多种变形。因而，这种变形例全部包含在本发明的范围内。例如，在说明书或附图中，对于至少一次地与更广义或同义的不同用语一起记载的用语，在说明书或附图的任何位置都可以将其置换为该不同的用语。此外本实施方式及变形例的全部组合均包含在本发明的范围内。此外，电路装置、电光装置、电子设备及移动体的结构及动作等也不限于本实施方式中所说明的内容，可以实施各种变形。

Claims (12)

1.一种电路装置，其特征在于，其包括：

像素时钟判定电路，其具有检测像素时钟信号的边沿的边沿检测电路，输出像素时钟判定信号，所述像素时钟判定信号在由基准时钟信号设定的检测期间内所述边沿检测电路未检测到所述像素时钟信号的所述边沿的情况下激活；

信号判定电路，其根据所述基准时钟信号，判定电光面板的显示控制信号是否正常，输出在所述显示控制信号异常的情况下激活的信号判定信号；以及

屏蔽电路，其在所述像素时钟判定信号及所述信号判定信号中的至少一方激活的情况下对所述显示控制信号进行屏蔽。

2.根据权利要求1所述的电路装置，其特征在于，

所述像素时钟判定电路具有根据所述基准时钟信号设定所述检测期间的检测期间设定电路。

3.根据权利要求2所述的电路装置，其特征在于，

所述检测期间设定电路根据设定所述检测期间的长度的设定信息和所述基准时钟信号，设定所述检测期间。

4.根据权利要求3所述的电路装置，其特征在于，

所述检测期间设定电路具有通过对所述基准时钟信号进行分频而输出分频时钟信号的分频电路，

所述设定信息是所述分频电路的分频比信息。

5.根据权利要求4所述的电路装置，其特征在于，

所述检测期间设定电路具有第1锁存电路，所述第1锁存电路通过根据所述基准时钟信号对所述分频时钟信号进行锁存而输出检测期间设定信号，

所述边沿检测电路具有：

第2锁存电路，其在所述检测期间设定信号非激活的期间，成为复位状态，在所述检测期间设定信号激活的所述检测期间，当被输入了所述像素时钟信号的所述边沿时锁存非激活的信号；

第3锁存电路，其通过根据所述检测期间设定信号锁存所述第2锁存电路的边沿检测结果而输出所述像素时钟判定信号。

6.根据权利要求1至5中的任意一项所述的电路装置，其特征在于，

所述电路装置包括定时控制电路，所述定时控制电路根据经由所述屏蔽电路输入的所述显示控制信号，生成在驱动所述电光面板的显示驱动器中使用的显示驱动器用显示控制信号。

7.根据权利要求6所述的电路装置，其特征在于，

所述定时控制电路在所述屏蔽电路对所述显示控制信号进行了屏蔽的情况下，根据所述基准时钟信号生成所述显示驱动器用显示控制信号。

8.根据权利要求1至7中的任意一项所述的电路装置，其特征在于，

所述信号判定电路通过根据所述基准时钟信号计测所述显示控制信号的边沿间期间，判定所述显示控制信号是否正常。

9.根据权利要求1至8中的任意一项所述的电路装置，其特征在于，

所述显示控制信号包括水平同步信号、垂直同步信号以及数据使能信号中的至少一个。

10.一种电光装置，其特征在于，其包括：

权利要求1至9中的任意一项所述的电路装置；以及

所述电光面板。

11.一种电子设备，其特征在于，其包括权利要求1至9中的任意一项所述的电路装置。

12.一种移动体，其特征在于，其包括权利要求1至9中的任意一项所述的电路装置。

Images