CN110739231A - 一种三维堆叠射频光模块制作方法 - Google Patents

一种三维堆叠射频光模块制作方法 Download PDF

Info

Publication number
CN110739231A
CN110739231A CN201910905485.1A CN201910905485A CN110739231A CN 110739231 A CN110739231 A CN 110739231A CN 201910905485 A CN201910905485 A CN 201910905485A CN 110739231 A CN110739231 A CN 110739231A
Authority
CN
China
Prior art keywords
radio frequency
adapter plate
manufacturing
insulating layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910905485.1A
Other languages
English (en)
Inventor
郁发新
冯光建
王志宇
张兵
周琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zhenlei Microwave Technology Co Ltd
Original Assignee
Hangzhou Zhenlei Microwave Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhenlei Microwave Technology Co Ltd filed Critical Hangzhou Zhenlei Microwave Technology Co Ltd
Priority to CN201910905485.1A priority Critical patent/CN110739231A/zh
Publication of CN110739231A publication Critical patent/CN110739231A/zh
Priority to CN202010588608.6A priority patent/CN111653492B/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4237—Welding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明公开了一种三维堆叠射频光模块制作方法，具体包括如下步骤：101)射频转接板制作步骤、102)散热转接板制作步骤、103)多层键合步骤、104)封盖转接板制作步骤、105)芯片联通步骤、106)模组键合步骤；本发明通过多层堆叠工艺把面积较大的芯片上下放置，通过TSV工艺把芯片的电信号引出，然后在模组的顶部设置光电芯片，把射频信号通过光信号的方式传出或者接入，这样可以大大增加光模块的集成度的一种三维堆叠射频光模块制作方法。

Description

一种三维堆叠射频光模块制作方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种三维堆叠射频光模块制作方法。
背景技术
通常卫星搭载的载荷有相控阵雷达、高清相机、惯性导航及各类传感器，随着载荷性能的逐渐提高，对于数据传输的速率要求逐渐增加，光纤模块数传由于具有重量轻、电磁屏蔽特性好、通信容量大、易于复用集成等优点，成为了数据传输中高频电缆线的良好替代品。
但是由于射频芯片是模拟芯片，面积不能成倍缩小，这样在做射频光模块的时候，因为射频芯片占用面积较多，导致模块的整体面积也增大，不利于多通道的集成。
发明内容
本发明克服了现有技术的不足，提供一种三维堆叠射频光模块制作方法。
本发明的技术方案如下：
一种三维堆叠射频光模块制作方法，具体包括如下步骤：
101)射频转接板制作步骤：通过光刻，刻蚀工艺在射频转接板上表面制作TSV孔；在射频转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属使金属充满TSV孔，并在200到500度温度下密化金属，通过CMP工艺使射频转接板表面金属去除，只剩下填充的金属；
通过光刻、干法或者湿法刻蚀工艺在射频转接板上表面中间区域制作放置射频芯片的空腔，通过焊接工艺或者胶粘工艺把射频芯片焊接在空腔内；在射频转接板上表面制作RDL；
对射频转接板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在射频转接板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板下表面制作RDL；
102)散热转接板制作步骤：通过光刻，刻蚀工艺在散热器转接板上表面制作TSV孔；在散热器转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属使金属充满TSV孔，并在200到500度温度下密化金属，通过CMP工艺使射频转接板表面金属去除，只剩下填充的金属；通过光刻，电镀工艺在散热器转接板上表面制作键合金属形成焊盘；
通过光刻、干法或者湿法刻蚀工艺在散热器转接板上表面中间区域制作微流道凹槽；通过研磨和刻蚀工艺对散热器转接板下表面进行减薄，减薄厚度控制在10um到700um之间，使TSV孔一端露出，通过沉积氧化硅或者氮化硅在散热器转接板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板下表面制作RDL；通过光刻、干法或者湿法刻蚀工艺在射频转接板下表面制作微流道通孔，微流道通孔与微流道凹槽联通；
103)多层键合步骤：通过晶圆级键合工艺把射频转接板和散热转接板键合得到射频芯片模组，键合温度控制在100到350度之间；
104)封盖转接板制作步骤：封盖转接板包括上板和下板，在上板上表面制作TSV孔和RDL；通过光刻和刻蚀工艺在上板下表面制作封盖芯片凹槽；对上板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在上板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在上板下表面制作RDL；
在下板上表面制作TSV孔和RDL；对下板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在下板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在下板下表面制作RDL；
将功能芯片通过FC工艺焊接在下板上表面与上板的封盖芯片凹槽相对应的位置处，上板与下板焊接，功能芯片封盖在封盖芯片凹槽内；
105)芯片联通步骤：将光电转换芯片和射频天线通过焊接工艺固定在封盖转接板表面，通过打线工艺使其与功能芯片互联，形成光传输芯片模组；
106)模组键合步骤：分别切割光传输芯片模组和射频芯片模组，得到单个的光传输模块和射频模块，把光传输模块和射频模块通过焊接工艺进行互联，并将其焊接在PCB板，通过布置光纤模块，得到具有光信号处理能力的射频光模块结构。
进一步的，RDL制作过程包括RDL走线和焊盘，通过沉积氧化硅或者氮化硅制作绝缘层，并通过光刻、干法刻蚀使芯片PAD露出；通过光刻，电镀工艺进行RDL走线布置，其中RDL走线采用铜、铝、镍、银、金、锡中的一种或多种混合，其结构采用一层或多层结构，厚度范围为10nm到1000um；通过光刻，电镀工艺制作键合金属形成焊盘，焊盘开窗直径在10um到10000um之间。
进一步的，在RDL表面再覆盖绝缘层，并通过开窗工艺露出焊盘。
进一步的，TSV孔直径范围在1um到1000um，深度在10um到1000um；种子层本身结构为一层或多层结构，厚度范围都在1nm到100um，材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；绝缘层厚度范围在10nm到1000um；电镀金属的厚度范围在1nm到100um，金属本身结构是一层或多层结构，材质采用钛、铜、铝、银、钯、金、铊、锡、镍、镓金属合金中的一种或多种混合；空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间。
进一步的，射频转接板采用4、6、8、12寸晶圆中的一种，厚度范围为200um到2000um，材质采用玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，微流道凹槽深度范围在10um到700um，凹槽长度范围在100um到10mm之间；微流道通孔深度范围在10um到700um，直径范围在10um到10mm之间。
进一步的，通过重复步骤101)或步骤102)制作射频转接板或散热转接板，通过步骤103)将其堆叠键合形成多层射频结构的三维模组。
本发明相比现有技术优点在于：本发明通过多层堆叠工艺把面积较大的芯片上下放置，通过TSV工艺把芯片的电信号引出，然后在模组的顶部设置光电芯片，把射频信号通过光信号的方式传出或者接入，这样可以大大增加光模块的集成度。
附图说明
图1为本发明的射频转接板示意图；
图2为本发明的封盖转接板示意图；
图3为本发明的光传输芯片模组和射频芯片模组的示意图；
图4为本发明的结构示意图；
图5为本发明的在侧边焊接射频天线的示意图；
图6为本发明的第二种结构示意图。
图中标识：射频转接板101、TSV孔102、RDL103、射频芯片104、微流道凹槽105、微流道通孔106、散热转接板107、封盖转接板108、上板109、下板110、封盖芯片凹槽111、功能芯片112、射频天线113、光纤模块114、支撑模块115。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图6所示，一种三维堆叠射频光模块制作方法，具体包括如下步骤：
101)射频转接板101制作步骤：通过光刻，刻蚀工艺在射频转接板101上表面制作TSV孔102，TSV孔102直径范围在1um到1000um，深度在10um到1000um。在射频转接板101上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种。电镀金属使金属充满TSV孔102，并在200到500度温度下密化金属使其更致密；通过CMP工艺使射频转接板101表面金属去除，只剩下填充的金属。其中，表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留。
通过光刻、干法或者湿法刻蚀工艺在射频转接板101上表面中间区域制作放置射频芯片104的空腔，空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间。通过焊接工艺或者胶粘工艺把射频芯片104焊接在空腔内。在射频转接板101上表面制作RDL103。RDL103制作过程包括RDL103走线和焊盘，通过沉积氧化硅或者氮化硅制作绝缘层，并通过光刻、干法刻蚀使芯片PAD露出，也可以在RDL103的表面再覆盖绝缘层，在该层绝缘层上开窗露出焊盘。通过光刻，电镀工艺进行RDL103走线布置，其中RDL103走线采用铜、铝、镍、银、金、锡中的一种或多种混合，其结构采用一层或多层结构，厚度范围为10nm到1000um。通过光刻，电镀工艺制作键合金属形成焊盘，焊盘开窗直径在10um到10000um之间。焊盘高度范围在10nm到1000um，材质是铜，铝，镍，银，金，锡等材料中的一种或多种混合，本身结构可以是一层也可以是多层。
对射频转接板101下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔102的一端露出，通过沉积氧化硅或者氮化硅在射频转接板101下表面生成绝缘层，并由CMP工艺使TSV孔102的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板101下表面制作RDL103。
如无特殊说明，上述出现的各类同一名称的结构尺寸范围是相同的，后文出现的相应结构也是相同范围内的规格尺寸的，并且同一名称无特殊说明处理工艺也是相同的。
102)散热转接板107制作步骤：通过光刻，刻蚀工艺在散热器转接板上表面制作TSV孔102。在散热器转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层。电镀金属使金属充满TSV孔102，并在200到500度温度下密化金属使其更致密，通过CMP工艺使射频转接板101表面金属去除，只剩下填充的金属，散热转接板107表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留。通过光刻，电镀工艺在散热器转接板上表面制作键合金属形成焊盘。
通过光刻、干法或者湿法刻蚀工艺在散热器转接板上表面中间区域制作微流道凹槽105，微流道凹槽105深度范围在10um到700um，微流道凹槽105长度范围在100um到10mm之间。通过研磨和刻蚀工艺对散热器转接板下表面进行减薄，减薄厚度控制在10um到700um之间，使TSV孔102一端露出，通过沉积氧化硅或者氮化硅在散热器转接板下表面生成绝缘层，并由CMP工艺使TSV孔102的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板101下表面制作RDL103。通过光刻、干法或者湿法刻蚀工艺在射频转接板101下表面制作微流道通孔106，微流道通孔106深度范围在10um到700um，直径范围在10um到10mm之间。微流道通孔106与微流道凹槽105联通。
103)多层键合步骤：通过晶圆级键合工艺把射频转接板101和散热转接板107键合得到射频芯片104模组，键合温度控制在100到350度之间。其中，可以实际根据需要通过步骤101)和步骤102)制作不同数量的射频转接板101和散热转接板107，把他们进行堆叠键合，形成多层射频结构的三维模组。
104)封盖转接板108制作步骤：封盖转接板108包括上板109和下板110，在上板109上表面制作TSV孔102和RDL103。通过光刻和刻蚀工艺在上板109下表面制作封盖芯片凹槽111。对上板109下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔102的一端露出，通过沉积氧化硅或者氮化硅在上板109下表面生成绝缘层，并由CMP工艺使TSV孔102的一端在绝缘层表面露出；通过光刻，电镀工艺在上板109下表面制作RDL103。
在下板110上表面制作TSV孔102和RDL103；对下板110下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔102的一端露出，通过沉积氧化硅或者氮化硅在下板110下表面生成绝缘层，并由CMP工艺使TSV孔102的一端在绝缘层表面露出；通过光刻，电镀工艺在下板110下表面制作RDL103。
将功能芯片112通过FC工艺焊接在下板110上表面与上板109的封盖芯片凹槽111相对应的位置处，上板109与下板110焊接，功能芯片112封盖在封盖芯片凹槽111内。即封盖芯片凹槽111的大小与功能芯片112的大小相适应。
105)芯片联通步骤：将光电转换芯片和射频天线113通过焊接工艺固定在封盖转接板108表面，通过打线工艺使其与功能芯片112互联，形成光传输芯片模组。
106)模组键合步骤：分别切割光传输芯片模组和射频芯片104模组，得到单个的光传输模块和射频模块，把光传输模块和射频模块通过焊接工艺进行互联，并将其焊接在PCB板，通过布置光纤模块114，得到具有光信号处理能力的射频光模块结构。
此中射频转接板101、散热转接板107、封盖转接板108包括4，6，8，12寸晶圆中的一种，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
实施例2：
其与实施例1不同之处在于，在光传输模块和射频模块通过焊接工艺进行互联得到的结构的侧边通过FC工艺再焊接射频天线113，并在将其焊接在PCB板上时的光纤模块114可以通过设置支撑模块115来提供框架结构的支撑。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (7)

1.一种三维堆叠射频光模块制作方法，其特征在于：具体包括如下步骤：
101)射频转接板制作步骤：通过光刻，刻蚀工艺在射频转接板上表面制作TSV孔；在射频转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属使金属充满TSV孔，并在200到500度温度下密化金属，通过CMP工艺使射频转接板表面金属去除，只剩下填充的金属；
通过光刻、干法或者湿法刻蚀工艺在射频转接板上表面中间区域制作放置射频芯片的空腔，通过焊接工艺或者胶粘工艺把射频芯片焊接在空腔内；在射频转接板上表面制作RDL；
对射频转接板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在射频转接板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板下表面制作RDL；
102)散热转接板制作步骤：通过光刻，刻蚀工艺在散热器转接板上表面制作TSV孔；在散热器转接板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；电镀金属使金属充满TSV孔，并在200到500度温度下密化金属，通过CMP工艺使射频转接板表面金属去除，只剩下填充的金属；通过光刻，电镀工艺在散热器转接板上表面制作键合金属形成焊盘；
通过光刻、干法或者湿法刻蚀工艺在散热器转接板上表面中间区域制作微流道凹槽；通过研磨和刻蚀工艺对散热器转接板下表面进行减薄，减薄厚度控制在10um到700um之间，使TSV孔一端露出，通过沉积氧化硅或者氮化硅在散热器转接板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在射频转接板下表面制作RDL；通过光刻、干法或者湿法刻蚀工艺在射频转接板下表面制作微流道通孔，微流道通孔与微流道凹槽联通；
103)多层键合步骤：通过晶圆级键合工艺把射频转接板和散热转接板键合得到射频芯片模组，键合温度控制在100到350度之间；
104)封盖转接板制作步骤：封盖转接板包括上板和下板，在上板上表面制作TSV孔和RDL；通过光刻和刻蚀工艺在上板下表面制作封盖芯片凹槽；对上板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在上板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在上板下表面制作RDL；
在下板上表面制作TSV孔和RDL；对下板下表面进行减薄，减薄厚度在10um到700um之间，使TSV孔的一端露出，通过沉积氧化硅或者氮化硅在下板下表面生成绝缘层，并由CMP工艺使TSV孔的一端在绝缘层表面露出；通过光刻，电镀工艺在下板下表面制作RDL；
将功能芯片通过FC工艺焊接在下板上表面与上板的封盖芯片凹槽相对应的位置处，上板与下板焊接，功能芯片封盖在封盖芯片凹槽内；
105)芯片联通步骤：将光电转换芯片和射频天线通过焊接工艺固定在封盖转接板表面，通过打线工艺使其与功能芯片互联，形成光传输芯片模组；
106)模组键合步骤：分别切割光传输芯片模组和射频芯片模组，得到单个的光传输模块和射频模块，把光传输模块和射频模块通过焊接工艺进行互联，并将其焊接在PCB板，通过布置光纤模块，得到具有光信号处理能力的射频光模块结构。
2.根据权利要求1所述的一种三维堆叠射频光模块制作方法，其特征在于：RDL制作过程包括RDL走线和焊盘，通过沉积氧化硅或者氮化硅制作绝缘层，并通过光刻、干法刻蚀使芯片PAD露出；通过光刻，电镀工艺进行RDL走线布置，其中RDL走线采用铜、铝、镍、银、金、锡中的一种或多种混合，其结构采用一层或多层结构，厚度范围为10nm到1000um；通过光刻，电镀工艺制作键合金属形成焊盘，焊盘开窗直径在10um到10000um之间。
3.根据权利要求2所述的一种三维堆叠射频光模块制作方法，其特征在于：在RDL表面再覆盖绝缘层，并通过开窗工艺露出焊盘。
4.根据权利要求2所述的一种三维堆叠射频光模块制作方法，其特征在于：TSV孔直径范围在1um到1000um，深度在10um到1000um；种子层本身结构为一层或多层结构，厚度范围都在1nm到100um，材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；绝缘层厚度范围在10nm到1000um；电镀金属的厚度范围在1nm到100um，金属本身结构是一层或多层结构，材质采用钛、铜、铝、银、钯、金、铊、锡、镍、镓金属合金中的一种或多种混合；空腔深度范围在10um到700um，空腔长度范围在100um到10mm之间。
5.根据权利要求1所述的一种三维堆叠射频光模块制作方法，其特征在于：射频转接板采用4、6、8、12寸晶圆中的一种，厚度范围为200um到2000um，材质采用玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
6.根据权利要求5所述的一种三维堆叠射频光模块制作方法，其特征在于：微流道凹槽深度范围在10um到700um，凹槽长度范围在100um到10mm之间；微流道通孔深度范围在10um到700um，直径范围在10um到10mm之间。
7.根据权利要求1所述的一种三维堆叠射频光模块制作方法，其特征在于：通过重复步骤101)或步骤102)制作射频转接板或散热转接板，通过步骤103)将其堆叠键合形成多层射频结构的三维模组。
CN201910905485.1A 2019-09-24 2019-09-24 一种三维堆叠射频光模块制作方法 Withdrawn CN110739231A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910905485.1A CN110739231A (zh) 2019-09-24 2019-09-24 一种三维堆叠射频光模块制作方法
CN202010588608.6A CN111653492B (zh) 2019-09-24 2020-06-24 一种三维堆叠射频光模块制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910905485.1A CN110739231A (zh) 2019-09-24 2019-09-24 一种三维堆叠射频光模块制作方法

Publications (1)

Publication Number Publication Date
CN110739231A true CN110739231A (zh) 2020-01-31

Family

ID=69269422

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910905485.1A Withdrawn CN110739231A (zh) 2019-09-24 2019-09-24 一种三维堆叠射频光模块制作方法
CN202010588608.6A Active CN111653492B (zh) 2019-09-24 2020-06-24 一种三维堆叠射频光模块制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010588608.6A Active CN111653492B (zh) 2019-09-24 2020-06-24 一种三维堆叠射频光模块制作方法

Country Status (1)

Country Link
CN (2) CN110739231A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053959A (zh) * 2020-03-02 2020-12-08 浙江集迈科微电子有限公司 一种多层堆叠射频光模块立方体结构的制作方法
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN115863183A (zh) * 2023-02-03 2023-03-28 之江实验室 用于三维集成晶圆***散热的流量可测的微流道制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
CN107285268B (zh) * 2016-04-13 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 微流道散热芯片及其制备方法
CN106449569B (zh) * 2016-10-24 2018-11-23 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法
CN110010491B (zh) * 2018-12-25 2021-05-28 浙江集迈科微电子有限公司 一种多层堆叠射频微***立方体结构的制作工艺
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片***级封装用的水冷沟槽结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053959A (zh) * 2020-03-02 2020-12-08 浙江集迈科微电子有限公司 一种多层堆叠射频光模块立方体结构的制作方法
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN115863183A (zh) * 2023-02-03 2023-03-28 之江实验室 用于三维集成晶圆***散热的流量可测的微流道制造方法
CN115863183B (zh) * 2023-02-03 2023-06-09 之江实验室 用于三维集成晶圆***散热的流量可测的微流道制造方法

Also Published As

Publication number Publication date
CN111653492A (zh) 2020-09-11
CN111653492B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN111653492B (zh) 一种三维堆叠射频光模块制作方法
US9214404B1 (en) Apparatus for mounting microelectronic chips
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN110010491B (zh) 一种多层堆叠射频微***立方体结构的制作工艺
CN110010500B (zh) 一种高度集成的射频芯片***级封装工艺
CN111653489A (zh) 一种基于多层散热结构的三维射频模组制作方法
CN111952196A (zh) 凹槽芯片嵌入工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010502B (zh) 一种射频芯片的***级封装工艺
CN110010481B (zh) 一种密闭型***级光电模块封装方式和工艺
CN110010495B (zh) 一种高密度侧壁互联方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010593B (zh) 一种三维堆叠***级封装工艺
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110010487B (zh) 一种立式焊接的射频芯片***级封装工艺
CN110010494B (zh) 一种侧壁带焊盘的***级封装互联结构制作方法
CN110010475B (zh) 一种射频芯片***级封装的散热模块制作工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN112053959A (zh) 一种多层堆叠射频光模块立方体结构的制作方法
CN110010543B (zh) 一种射频芯片扇出型***级封装工艺
CN110783426B (zh) 一种嵌入式光通信模组制作方法
CN112992851B (zh) 转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200131