CN115863183A - 用于三维集成晶圆***散热的流量可测的微流道制造方法 - Google Patents

用于三维集成晶圆***散热的流量可测的微流道制造方法 Download PDF

Info

Publication number
CN115863183A
CN115863183A CN202310052799.8A CN202310052799A CN115863183A CN 115863183 A CN115863183 A CN 115863183A CN 202310052799 A CN202310052799 A CN 202310052799A CN 115863183 A CN115863183 A CN 115863183A
Authority
CN
China
Prior art keywords
silicon
copper
insulator
wafer
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310052799.8A
Other languages
English (en)
Other versions
CN115863183B (zh
Inventor
刘冠东
王伟豪
李洁
王传智
张汝云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202310052799.8A priority Critical patent/CN115863183B/zh
Publication of CN115863183A publication Critical patent/CN115863183A/zh
Application granted granted Critical
Publication of CN115863183B publication Critical patent/CN115863183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了一种用于三维集成晶圆***散热的流量可测的微流道制造方法,包括:压阻式流量计制造步骤:在绝缘体上硅晶圆的上表面构造第一力敏应变结构并构造力敏电阻和测温电阻;埋氧层二氧化硅释放步骤:在所述绝缘体上硅晶圆的上表面刻蚀释放孔,并用湿法腐蚀所述释放孔下方的埋氧层二氧化硅,形成微流道;释放孔电镀铜封闭步骤:在所述绝缘体上硅晶圆的上表面和所述释放孔的侧壁沉积种子层金属,基于所述种子层电镀铜形成铜柱封闭所述微流道的上表面;微流道内壁无机镀铜步骤:使用化学法在所述微流道的内壁上下表面镀上铜散热层。

Description

用于三维集成晶圆***散热的流量可测的微流道制造方法
技术领域
本申请涉及电子技术领域,尤其涉及用于三维集成晶圆***散热的流量可测的微流道制造方法。
背景技术
在“后摩尔时代”随着先进封装技术的发展,不同的芯片可以通过高密度三维堆叠集成起来,从而大幅度提升了***的性能。但是高密度集成***会产生大量的热量,严重影响芯片的正常工作。近年来,人们开始使用载有冷却液的微流道对三维集成的芯片内部进行散热。一种传统的做法是在芯片的背面刻蚀出微流道的槽体结构,再与另一片同样刻蚀有微流道槽体结构的硅片或玻璃片进行对准键合形成微流道闭合管路;另一种常见的做法是在芯片的背面涂覆有机聚合并刻蚀出微流道的槽体结构,再与其他衬片贴合形成微流道闭合管路。传统的做法均需要额外引入其他衬片和键合工艺,不仅增加工艺复杂程度而且也增加了芯片的厚度。
发明内容
针对现有技术存在的问题,本申请实施例的目的是提供含有压阻式流量检测功能的晶圆散热微流道的制备方法,基于绝缘体上硅(SOI, Silicon-On-Insulator)晶圆开发了埋氧层二氧化硅牺牲释放工艺,不需要填充有机聚合物,而只依靠SOI晶圆的器件层硅、埋氧层二氧化硅和衬底层硅就能构成微流道闭合管路;开发了电镀铜封闭工艺和内壁选择性化学镀铜工艺,形成的铜柱热沉和内壁金属化铜层大幅度提升了微流道的散热能力;同时,本发明还在微流道中集成了压阻式流量计,可以对冷却液微流体的流速和温度进行实时的检测。
根据本申请实施例的第一方面,提供一种用于三维集成晶圆***散热的流量可测的微流道制造方法,包括:
压阻式流量计制造步骤:在绝缘体上硅晶圆的上表面构造第一力敏应变结构并构造力敏电阻和测温电阻;
埋氧层二氧化硅释放步骤:在所述绝缘体上硅晶圆的上表面刻蚀释放孔,并用湿法腐蚀所述释放孔下方的埋氧层二氧化硅,形成微流道;
释放孔电镀铜封闭步骤:在所述绝缘体上硅晶圆的上表面和所述释放孔的侧壁沉积种子层金属,基于所述种子层电镀铜形成铜柱封闭所述微流道的上表面;
微流道内壁无机镀铜步骤:使用化学法在所述微流道的内壁上下表面镀上铜散热层。
进一步地,所述绝缘体上硅晶圆为带有有源集成电路的背面或已完成硅垂直通孔和重布线层的硅晶圆转接板的背面。
进一步地,所述压阻式流量计制造步骤包括:
在所述绝缘体上硅晶圆的上表面光刻刻蚀形成第一力敏应变结构,所述第一力敏应变结构为悬臂梁、折叠梁-平板或带孔薄膜;
在所述第一力敏应变结构上通过离子注入形成半导体力敏电阻;
在所述力敏电阻的附近通过沉积金属形成测温电阻;
溅射铬/金形成所述力敏电阻的欧姆接触电极及所述测温电阻的互连线,等离子增强化学气相淀积沉积第一钝化层二氧化硅。
进一步地,所述埋氧层二氧化硅释放步骤包括:
在所述绝缘体上硅晶圆的上表面光刻刻蚀释放孔和冷却液进出孔;
在所述冷却液进出孔的外侧侧壁和所述绝缘体上硅上表面的第一钝化层二氧化硅上涂布厚光刻胶,其中所述厚光刻胶的厚度≥10微米;
通过所述释放孔和冷却液进出孔将所述释放孔下方的埋氧层二氧化硅湿法腐蚀,形成供冷却液水平方向流动的微流道。
进一步地,所述释放孔电镀铜封闭步骤包括:
在所述绝缘体上硅晶圆的上表面和所述释放孔的侧壁沉积铬/铜种子层;
通过电镀的方法在所述释放孔中生长铜形成铜柱热沉;
剥离表面的厚光刻胶,其中所述厚光刻胶的厚度≥10微米;
在所述绝缘体上硅晶圆的下表面沉积第二钝化层二氧化硅。
进一步地,所述微流道内壁无机镀铜步骤包括:
将所述绝缘体上硅晶圆浸入化学镀铜溶液中,则在所述微流道的内壁的上下表面形成上表面铜沉积层和下表面铜沉积层。
进一步地于,所述化学镀铜溶液包括激活液和反应溶液,所述绝缘体上硅晶圆先浸入所述激活液中激活,再浸入所述反应溶液中镀铜,其中所述激活液的成分包括去离子水、氢氟酸和氯化钯,所述反应溶液的成分包括硫酸铜和甲醛。
进一步地,还包括震动补偿步骤,所述震动补偿步骤设置在所述埋氧层二氧化硅释放步骤之前,该步骤包括:
在所述微流道外侧,在所述绝缘体上硅晶圆的上表面构造第二力敏应变结构,以消除震动对流体压力测量产生的误差。
进一步地,在所述微流道内壁无机镀铜步骤之后,去除所述第二钝化层二氧化硅。
根据本申请实施例的第二方面,提供一种根据第一方面所述的方法制造得到的用于三维集成晶圆***散热的流量可测的微流道的应用,用于制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。
本申请的实施例提供的技术方案可以包括以下有益效果:
第一,本申请基于SOI晶圆直接在晶圆背部制作微流体通路,无需与其他带有微流道的硅片或玻璃片键合形成微流道,降低了工艺复杂度;
第二,本申请巧妙地开发了基于SOI晶圆的埋氧层二氧化硅牺牲释放工艺,不需要填充有机聚合物,而只依靠SOI晶圆的器件层硅、埋氧层二氧化硅和衬底层硅就能构成微流道闭合管路;
第三,本申请巧妙地开发了电镀铜封闭工艺和内壁选择性化学镀铜工艺,其中电镀铜柱结构不仅可以封闭微流道侧壁,而且可以形成热沉结构提升散热能力;内壁选择性化学镀铜工艺可以在微流道内壁的上下表面沉积铜层,进一步提升微流道内壁的散热能力;
第四,本申请开发了与微流道晶上集成的压阻式流量计,并且具有温度补偿和震动补偿的功能,可以实时监测冷却液的流速和温度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1是根据一示例性实施例示出的用于三维集成晶圆***散热的流量可测的微流道制造方法的流程图,其中图1中的(a)-图1中的(h)是用于三维集成晶圆***散热的流量可测的微流道制造方法中各流程的结构示意图。
图2是根据一示例性实施例示出的震动补偿结构的示意图。
图3是根据一示例性实施例示出的一种用于三维集成晶圆***散热的流量可测的微流道的俯视示意图。
图4是根据一示例性实施例示出的一种用于三维集成晶圆***散热的流量可测的微流道在三维集成应用领域的一个实施例示意图。
图中:1、SOI晶圆;2、第一力敏应变结构;3、力敏电阻;4、测温电阻;5、第一钝化层二氧化硅;6、释放孔;7、埋氧层二氧化硅;8、冷却液进出孔;9、厚光刻胶;10、微流道;11、闭合柱体;12、第二钝化层二氧化硅;13、上表面铜沉积层;14、下表面铜沉积层;15、第二力敏应变结构;16、集成电路芯片;17、微凸点;18、重布线层;19、硅垂直通孔。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
图1是根据一示例性实施例示出的用于三维集成晶圆***散热的流量可测的微流道制造方法的流程图,如图1所示,该方法可以包括以下步骤:
压阻式流量计制造步骤:在绝缘体上硅晶圆的上表面构造第一力敏应变结构2并构造力敏电阻3和测温电阻4;
埋氧层二氧化硅7释放步骤:在所述绝缘体上硅晶圆的上表面刻蚀释放孔6,并用湿法腐蚀所述释放孔6下方的埋氧层二氧化硅7,形成微流道10;
释放孔6电镀铜封闭步骤:在所述绝缘体上硅晶圆的上表面和所述释放孔6的侧壁沉积种子层金属,基于所述种子层电镀铜形成铜柱封闭所述微流道10的上表面;
微流道10内壁无机镀铜步骤:使用化学法在所述微流道10的内壁上下表面镀上铜散热层。
由上述实施例,可知本申请基于SOI晶圆1直接在晶圆背部制作微流体通路,无需与其他带有微流道10的硅片或玻璃片键合形成微流道10,降低了工艺复杂度;巧妙地开发了基于SOI晶圆1的埋氧层二氧化硅7牺牲释放工艺,不需要填充有机聚合物,而只依靠SOI晶圆1的器件层硅、埋氧层二氧化硅7和衬底层硅就能构成微流道10闭合管路;巧妙地开发了电镀铜封闭工艺和内壁选择性化学镀铜工艺,其中电镀铜柱结构不仅可以封闭微流道10侧壁,而且可以形成热沉结构提升散热能力;内壁选择性化学镀铜工艺可以在微流道10内壁的上下表面沉积铜层,进一步提升微流道10内壁的散热能力;开发了与微流道10晶上集成的压阻式流量计,并且具有温度补偿和震动补偿的功能,可以实时监测冷却液的流速和温度。
在压阻式流量计制造步骤的具体实施中,在绝缘体上硅(SOI)晶圆的上表面构造第一力敏应变结构2并构造力敏电阻3和测温电阻4;
如图1所示,以绝缘体上硅(SOI)晶圆为基片(图1中的(a))开始制作微流道10,所述SOI硅晶圆既可以是已经带有有源集成电路的背面,也可以是已经做完硅垂直通孔19(TSV)和重布线层18(RDL)的硅晶圆转接板的背面。此步骤具体可以包括以下过程:
在所述绝缘体上硅晶圆的上表面光刻刻蚀形成第一力敏应变结构2,所述第一力敏应变结构2为悬臂梁、折叠梁-平板或带孔薄膜;在所述第一力敏应变结构2上通过离子注入形成半导体力敏电阻3;在所述力敏电阻3的附近通过沉积金属形成测温电阻4;溅射铬/金形成所述力敏电阻3的欧姆接触电极及互连线,等离子增强化学气相淀积沉积第一钝化层二氧化硅5。在具体实施中,优选溅射铬/铂形成测温电阻4,优选溅射铬/金形成所述力敏电阻3的欧姆接触电极及互连线,优选等离子增强化学气相淀积(PECVD)沉积第一钝化层二氧化硅5(图1中的(b))。
在所述埋氧层二氧化硅17释放步骤之前,该方法还可以包括震动补偿步骤,可以包括:
在所述微流道10外侧,在所述绝缘体上硅晶圆的上表面构造第二力敏应变结构15,以消除震动对流体压力测量产生的误差。
图2所示为本发明所述可测流速压力温度的微流道10的微流道10的震动补偿结构。由于所述第一力敏应变结构2具有一定的震动敏感性,为了消除震动对流体压力测量产生的误差,可以在所述微流道10之外的附近位置制造与所述第一力敏应变结构2带有相同力学敏感结构的第二力敏应变结构15,所述第二力敏应变结构15上同样有力敏电阻3和测温电阻4,具体形成过程与所述压阻式流量计制造步骤相同,此处不作赘述。所述第二力敏应变结构15上的力敏电阻3只感受震动造成的压阻电阻值变化而不受微流体影响,从而可以利用两个力敏电阻3测得的压阻电阻值通过计算消除震动影响。
在埋氧层二氧化硅7释放步骤的具体实施中,在所述绝缘体上硅晶圆的上表面刻蚀释放孔6,并用湿法腐蚀所述释放孔6下方的埋氧层二氧化硅7,形成微流道10;
具体地,在所述绝缘体上硅晶圆的上表面光刻刻蚀释放孔6和冷却液进出孔8;在所述冷却液进出孔8的外侧侧壁和所述绝缘体上硅上表面的第一钝化层二氧化硅5上涂布厚光刻胶9,其中所述厚光刻胶9的厚度≥10微米,在具体实施中,光刻胶的厚度取决于台阶的厚度,为了保证微流道壁厚,一般会选择大于5微米的器件层SOI晶圆,因此本申请厚光刻胶9的厚度优选为10微米;通过所述释放孔6和冷却液进出孔8将所述释放孔6下方的埋氧层二氧化硅7湿法腐蚀,形成供冷却液水平方向流动的微流道10。在具体实施中,光刻刻蚀所述第一钝化层二氧化硅5、所述SOI晶圆1的上表面硅形成埋氧层释放孔6(图1中的(c)),光刻刻蚀所述SOI晶圆1的上表面硅和埋氧层二氧化硅7形成冷却液进出孔8(图1中的(d)),用旋涂或者喷涂的方式涂布厚光刻胶9,光刻形成只有所述微流体进出孔的内侧侧壁和内侧底部和暴露出来而外侧侧壁及外表面被光刻胶保护的结构(图1中的(e))。用湿法工艺优选氢氟酸将所述SOI晶圆1的埋氧层二氧化硅7释放,形成微流道10。
在释放孔6电镀铜封闭步骤的具体实施中,在所述绝缘体上硅晶圆的上表面和所述释放孔6的侧壁沉积种子层金属,基于所述种子层电镀铜形成铜柱封闭所述微流道10的上表面;
具体地,在所述绝缘体上硅晶圆的上表面和所述释放孔6的侧壁沉积铬/铜种子层;通过电镀的方法在所述释放孔6中生长铜形成铜柱热沉,剥离表面的厚光刻胶9;在所述绝缘体上硅晶圆的下表面沉积第二钝化层二氧化硅12。在具体实施中,优选溅射铬/铜,在所述释放孔6的侧壁和外表面形成种子层,并进行电镀铜形成闭合柱体11,既起到封闭所述微流道10上部侧壁的作用,又起到热沉的作用。电镀完成后剥离在所述冷却液进出孔8的外侧侧壁和所述绝缘体上硅上表面的第一钝化层二氧化硅5上涂布的厚光刻胶9。最后,在所述SOI晶圆1的下表面用PECVD沉积第二钝化层二氧化硅12(图1中的(f))。
在微流道10内壁无机镀铜步骤的具体实施中,使用化学法在所述微流道10的内壁上下表面镀上铜散热层。
具体地,将所述绝缘体上硅晶圆浸入化学镀铜溶液中,则在所述微流道10的内壁的上下表面形成上表面铜沉积层13和下表面铜沉积层14。在具体实施中,将所述SOI晶圆1浸入化学镀铜溶液中,则在硅表面形成铜沉积,而在不活泼的氧化硅表面无铜沉积。这样在所述微流道10的内壁上下表面也形成了上表面铜沉积层13和下表面铜沉积层14,进一步提升了所述微流道10的散热能力(图1中的(g))。所述化学镀金属层的方法包括但不局限于铜、金、镍。以化学镀铜为例,所述化学镀铜溶液包括激活液和反应溶液,所述绝缘体上硅晶圆先浸入所述激活液中激活,再浸入所述反应溶液中镀铜,其中所述激活液的成分包括但不局限于去离子水、氢氟酸和氯化钯,所述反应溶液的成分包括但不局限于硫酸铜和甲醛。
在所述微流道10内壁无机镀铜步骤之后,去除所述第二钝化层二氧化硅12(图1中的(h))。
图3中的(a)所示为一种含有压阻式流量检测功能的晶圆散热微流道10的俯视示意图。微流体流速的测量原理是压阻式,工作时冷却液流动会带动所述悬臂梁结构的第一力敏应变结构2产生弹性形变,导致力敏电阻3的电阻值发生改变,通过检测电阻值变化就可以得到相应的冷却液的流速和流量。由于力敏电阻3的电阻值对温度敏感,因此本发明在所述力敏电阻3附近设置有铂测温电阻4,用于对所述力敏电阻3进行温度漂移补偿。图3中(b)所示为本发明的基于梁-平板结构的第一力敏应变结构2的实施例。
本申请还提供一种根据上述方法制造得到的用于三维集成晶圆***散热的流量可测的微流道的应用,用于制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。图4展示了该用于三维集成晶圆***散热的流量可测的微流道在三维集成应用领域的一个实施例。集成电路芯片16通过微凸点17与带有重布线层18和散热微流道10的硅晶圆转接板键合,信号通过硅垂直通孔19(TSV)从底部引出,可以有效提升三维集成***的散热能力。
本领域技术人员在考虑说明书及实践这里公开的内容后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。

Claims (10)

1.一种用于三维集成晶圆***散热的流量可测的微流道制造方法,其特征在于,包括:
压阻式流量计制造步骤:在绝缘体上硅晶圆的上表面构造第一力敏应变结构并构造力敏电阻和测温电阻;
埋氧层二氧化硅释放步骤:在所述绝缘体上硅晶圆的上表面刻蚀释放孔,并用湿法腐蚀所述释放孔下方的埋氧层二氧化硅,形成微流道;
释放孔电镀铜封闭步骤:在所述绝缘体上硅晶圆的上表面和所述释放孔的侧壁沉积种子层金属,基于所述种子层电镀铜形成铜柱封闭所述微流道的上表面;
微流道内壁无机镀铜步骤:使用化学法在所述微流道的内壁上下表面镀上铜散热层。
2.根据权利要求1所述的方法,其特征在于,所述绝缘体上硅晶圆为带有有源集成电路的背面或已完成硅垂直通孔和重布线层的硅晶圆转接板的背面。
3.根据权利要求1所述的方法,其特征在于,所述压阻式流量计制造步骤包括:
在所述绝缘体上硅晶圆的上表面光刻刻蚀形成第一力敏应变结构,所述第一力敏应变结构为悬臂梁、折叠梁-平板或带孔薄膜;
在所述第一力敏应变结构上通过离子注入形成半导体力敏电阻;
在所述力敏电阻的附近通过沉积金属形成测温电阻;
溅射铬/金形成所述力敏电阻的欧姆接触电极及所述测温电阻的互连线,等离子增强化学气相淀积沉积第一钝化层二氧化硅。
4.根据权利要求1所述的方法,其特征在于,所述埋氧层二氧化硅释放步骤包括:
在所述绝缘体上硅晶圆的上表面光刻刻蚀释放孔和冷却液进出孔;
在所述冷却液进出孔的外侧侧壁和所述绝缘体上硅上表面的第一钝化层二氧化硅上涂布厚光刻胶,其中所述厚光刻胶的厚度≥10微米;
通过所述释放孔和冷却液进出孔将所述释放孔下方的埋氧层二氧化硅湿法腐蚀,形成供冷却液水平方向流动的微流道。
5.根据权利要求1所述的方法,其特征在于,所述释放孔电镀铜封闭步骤包括:
在所述绝缘体上硅晶圆的上表面和所述释放孔的侧壁沉积铬/铜种子层;
通过电镀的方法在所述释放孔中生长铜形成铜柱热沉;
剥离表面的厚光刻胶,其中所述厚光刻胶的厚度≥10微米;
在所述绝缘体上硅晶圆的下表面沉积第二钝化层二氧化硅。
6.根据权利要求1所述的方法,其特征在于,所述微流道内壁无机镀铜步骤包括:
将所述绝缘体上硅晶圆浸入化学镀铜溶液中,则在所述微流道的内壁的上下表面形成上表面铜沉积层和下表面铜沉积层。
7.根据权利要求6所述的方法,其特征在于,所述化学镀铜溶液包括激活液和反应溶液,所述绝缘体上硅晶圆先浸入所述激活液中激活,再浸入所述反应溶液中镀铜,其中所述激活液的成分包括去离子水、氢氟酸和氯化钯,所述反应溶液的成分包括硫酸铜和甲醛。
8.根据权利要求1所述的方法,其特征在于,还包括震动补偿步骤,所述震动补偿步骤设置在所述埋氧层二氧化硅释放步骤之前,该步骤包括:
在所述微流道外侧,在所述绝缘体上硅晶圆的上表面构造第二力敏应变结构,以消除震动对流体压力测量产生的误差。
9.根据权利要求5所述的方法,其特征在于,在所述微流道内壁无机镀铜步骤之后,去除所述第二钝化层二氧化硅。
10.一种根据权利要求1-9中任一项所述的方法制造得到的用于三维集成晶圆***散热的流量可测的微流道的应用,其特征在于,用于制备带有硅垂直通孔或重布线层的硅晶圆转接板,以用于多层集成电路芯片或晶圆的三维垂直堆叠集成。
CN202310052799.8A 2023-02-03 2023-02-03 用于三维集成晶圆***散热的流量可测的微流道制造方法 Active CN115863183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310052799.8A CN115863183B (zh) 2023-02-03 2023-02-03 用于三维集成晶圆***散热的流量可测的微流道制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310052799.8A CN115863183B (zh) 2023-02-03 2023-02-03 用于三维集成晶圆***散热的流量可测的微流道制造方法

Publications (2)

Publication Number Publication Date
CN115863183A true CN115863183A (zh) 2023-03-28
CN115863183B CN115863183B (zh) 2023-06-09

Family

ID=85657489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310052799.8A Active CN115863183B (zh) 2023-02-03 2023-02-03 用于三维集成晶圆***散热的流量可测的微流道制造方法

Country Status (1)

Country Link
CN (1) CN115863183B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116399489A (zh) * 2023-06-09 2023-07-07 之江实验室 一种面向晶上***集成的高温硅基光电压力传感芯片
CN116429300A (zh) * 2023-06-12 2023-07-14 之江实验室 基于单晶硅和微流道冷却的超高温压力传感芯片及***

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426253A (en) * 2003-05-07 2004-12-01 Microfabrica Inc Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
CN1649084A (zh) * 2003-12-22 2005-08-03 索尼株式会社 生产结构体的方法和氧化硅膜用蚀刻剂
US20080266787A1 (en) * 2005-12-23 2008-10-30 Laurent Gosset On-Chip Interconnect-Stack Cooling Using Sacrificial Interconnect Segments
WO2012005706A1 (en) * 2010-07-07 2012-01-12 Haluk Kulah Cmos compatible microchannel heat sink for electronic cooling and its fabrication
CN102539033A (zh) * 2012-03-09 2012-07-04 上海宏力半导体制造有限公司 微机电***压力传感器的制作方法
US20140191322A1 (en) * 2013-01-10 2014-07-10 International Business Machines Corporation Silicon-on-insulator heat sink
CN104003350A (zh) * 2014-05-15 2014-08-27 北京大学 一种体硅谐振式压力传感器的圆片级真空封装方法
CN110739231A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种三维堆叠射频光模块制作方法
US20200144152A1 (en) * 2018-11-07 2020-05-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a cooling circuit
CN114199306A (zh) * 2021-12-06 2022-03-18 西安交通大学 测量热流密度以及压力的复合式薄膜传感器及制备方法
WO2022265714A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426253A (en) * 2003-05-07 2004-12-01 Microfabrica Inc Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
CN1649084A (zh) * 2003-12-22 2005-08-03 索尼株式会社 生产结构体的方法和氧化硅膜用蚀刻剂
US20080266787A1 (en) * 2005-12-23 2008-10-30 Laurent Gosset On-Chip Interconnect-Stack Cooling Using Sacrificial Interconnect Segments
WO2012005706A1 (en) * 2010-07-07 2012-01-12 Haluk Kulah Cmos compatible microchannel heat sink for electronic cooling and its fabrication
CN102539033A (zh) * 2012-03-09 2012-07-04 上海宏力半导体制造有限公司 微机电***压力传感器的制作方法
US20140191322A1 (en) * 2013-01-10 2014-07-10 International Business Machines Corporation Silicon-on-insulator heat sink
CN104003350A (zh) * 2014-05-15 2014-08-27 北京大学 一种体硅谐振式压力传感器的圆片级真空封装方法
US20200144152A1 (en) * 2018-11-07 2020-05-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a cooling circuit
CN110739231A (zh) * 2019-09-24 2020-01-31 杭州臻镭微波技术有限公司 一种三维堆叠射频光模块制作方法
WO2022265714A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core
CN114199306A (zh) * 2021-12-06 2022-03-18 西安交通大学 测量热流密度以及压力的复合式薄膜传感器及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116399489A (zh) * 2023-06-09 2023-07-07 之江实验室 一种面向晶上***集成的高温硅基光电压力传感芯片
CN116399489B (zh) * 2023-06-09 2023-09-01 之江实验室 一种面向晶上***集成的高温硅基光电压力传感芯片
CN116429300A (zh) * 2023-06-12 2023-07-14 之江实验室 基于单晶硅和微流道冷却的超高温压力传感芯片及***
CN116429300B (zh) * 2023-06-12 2023-09-22 之江实验室 基于单晶硅和微流道冷却的超高温压力传感芯片及***

Also Published As

Publication number Publication date
CN115863183B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
CN115863183B (zh) 用于三维集成晶圆***散热的流量可测的微流道制造方法
KR101465709B1 (ko) 저저항 웨이퍼 관통형 비아
CN115799076B (zh) 一种可测流速压力温度的晶圆***微流道制造方法
Li et al. Fabrication of high-density electrical feed-throughs by deep-reactive-ion etching of Pyrex glass
JP5820595B2 (ja) 軟質回路用の耐応力性マイクロ・ビア構造
US11111137B2 (en) Method for manufacturing a micromechanical sensor
US20070209433A1 (en) Thermal mass gas flow sensor and method of forming same
US20130061674A1 (en) Method for producing a capping wafer for a sensor
KR20110069877A (ko) 비아 상호접속을 제조하는 방법
CN103569956A (zh) 传感器封装及其形成方法
EP3316283B1 (en) Method of fabricating a through substrate via
CN115799194B (zh) 晶圆散热微流道、制备方法及三维集成方法
CN116429300B (zh) 基于单晶硅和微流道冷却的超高温压力传感芯片及***
US11366031B2 (en) Semiconductor device and method for forming a semiconductor device
CN114852948B (zh) 基于硅通孔的mems传感器集成装置及其制造方法
US20180294209A1 (en) Sensor packaging and method for manufacturing the same
WO2023208207A1 (zh) 基于导电孔的多模式传感微***集成装置及其制造方法
Henry et al. Low electrical resistance silicon through vias: Technology and characterization
CN110615402B (zh) 一种简支悬臂梁结构mems压电矢量水听器及制备方法
US10082438B2 (en) Multi-sensor system and method of forming same
Mirza Wafer-level packaging technology for MEMS
Kuisma et al. Fan-out wafer-level packaging as packaging technology for MEMS
US20090194181A1 (en) Fluidic System with Improved Flow Characteristics
JP3744218B2 (ja) 半導体圧力センサの製造方法
CN108896104A (zh) 基于圆片键合的压力与温度传感器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant