CN110010481B - 一种密闭型***级光电模块封装方式和工艺 - Google Patents

一种密闭型***级光电模块封装方式和工艺 Download PDF

Info

Publication number
CN110010481B
CN110010481B CN201811176859.2A CN201811176859A CN110010481B CN 110010481 B CN110010481 B CN 110010481B CN 201811176859 A CN201811176859 A CN 201811176859A CN 110010481 B CN110010481 B CN 110010481B
Authority
CN
China
Prior art keywords
cover plate
copper
bonding
bonding pad
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811176859.2A
Other languages
English (en)
Other versions
CN110010481A (zh
Inventor
冯光建
刘长春
丁祥祥
王永河
马飞
程明芳
郭丽丽
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN201811176859.2A priority Critical patent/CN110010481B/zh
Publication of CN110010481A publication Critical patent/CN110010481A/zh
Application granted granted Critical
Publication of CN110010481B publication Critical patent/CN110010481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种密闭型***级光电模块封装方式和工艺，包括如下步骤：101）底座处理步骤、102）盖板处理步骤、103）封装步骤；本发明提供批量制作，成本较之前的封装方式大大降低的一种密闭型***级光电模块封装方式和工艺。

Description

一种密闭型***级光电模块封装方式和工艺
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种密闭型***级光电模块封装方式和工艺。
背景技术
通常卫星搭载的载荷有相控阵雷达、高清相机、惯性导航及各类传感器，随着载荷性能的逐渐提高，对于数据传输的速率要求逐渐增加，光纤数传由于具有重量轻、电磁屏蔽特性好、通信容量大、易于复用集成等优点，成为了数据传输中高频电缆线的良好替代品。
但是在某些特定环境中，苛刻的过热或者过冷条件以及未知的辐射会严重影响到光芯片对光纤内光子的感应和传输，甚至对高速工作的光芯片带来致命的伤害。对于此类光模块，一般会用耐辐射的光纤来做，但是对于光芯片来说，则需要通过密封工艺对其进行保护，使其具备隔热防冻以及防辐射等功能。
为保证气密性，传统的方法是用陶瓷基板，PCB板等把模块的功能芯片通过粘贴打线的方式进行焊接，然后用胶进行密封，使其达到隔离外界环境的目的，但是目前来讲，符合该要求的胶水较少，且不能完全保证在更苛刻的环境下还能否发挥作用。
发明内容
本发明克服了现有技术的不足，提供批量制作，成本较之前的封装方式大大降低的一种密闭型***级光电模块封装方式和工艺。
本发明的技术方案如下：
一种密闭型***级光电模块封装方式和工艺，具体处理包括如下步骤：
101）底座处理步骤：在底座表面通过光刻和干法刻蚀工艺制作硅孔，硅孔深度在10nm到800um，硅孔形状为方形、梯形或圆柱形，其边长或者直径范围在10um到40000um之间，在底座该表面沉积透光材料，并通过CMP工艺使沉积透光材料只留在硅孔，透光材料为氧化硅、有机树脂或有机玻璃；
在底座另一表面通过光刻和电镀的工艺制作焊盘，焊盘厚度范围在1nm到100um，焊盘本身结构是一层或多层，焊盘的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；在底座该表面上通过光刻和干法刻蚀工艺制作凹槽，其深度在10nm到800um之间，凹槽形状为方形、梯形、圆柱形，其边长或者直径范围在10um到40000um之间；
102）盖板处理步骤：盖板通过光刻、刻蚀工艺在盖板表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化铜，用CMP工艺使硅片表面只剩下填铜形成铜柱；
在盖板的表面制作RDL，其过程包括制作相应绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，通过光刻、干法刻蚀工艺开窗，使RDL能与铜柱一端连接，再通过光刻、电镀工艺在盖板表面制作RDL，RDL包括走线和键合；
通过光刻、电镀工艺在盖板表面制作键合金属形成，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或多种，键合金属本身结构为一层或多层；此处焊盘和RDL位于铜柱露出的同一面；
对盖板的另一面进行减薄，通过光刻、电镀工艺制作金属焊盘；厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘的材质为钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
103）封装步骤：在盖板焊盘上通过共晶键合的工艺焊接功能芯片，通过打线工艺使功能芯片的PAD跟盖板晶圆的焊盘互联，通过晶圆级键合的方式将底座的一面和盖板键合在一起，在底座的另一面用表面贴装工艺放置其他功能芯片；切割键合晶圆成单个的封装模组，并把单个的封装模组***光纤，通入光纤完成光通路。
进一步的，盖板、底座采用统一的尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，其材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的，盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
进一步的，切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。
进一步的，步骤103）键合温度在200到500度之间。
本发明相比现有技术优点在于：本发明用硅转接板制作密封用的封盖和载板，把芯片通过焊接的方式固定在载板上，然后通过金属键合的工艺进行封装，同时用具有光传导作用的绝缘层堵住模块传输光线的孔，使模块内的芯片达到完全密封的效果。本工艺不用担心有机胶容易被强辐射加速老化的问题，且可以批量制作，成本较之前的封装方式大大降低。
附图说明
图1为本发明的底座制作硅孔的结构剖面图；
图2为本发明的底座的结构剖面图；
图3为本发明的盖板的结构剖面图；
图4为本发明的底座和盖板的结构剖面图；
图5为本发明的结构剖面图；
图6为本发明的第二种底座制作硅孔的结构剖面图；
图7为本发明的图6的底座上设置芯片的结构剖面图；
图8为本发明的第二种盖板的结构剖面图；
图9为本发明的图7和图8结合的结构剖面图；
图10为本发明的第二种结构剖面图。
图中标识：底座101、硅孔102、凹槽103、盖板201、功能芯片202、金属层203、空腔204、其他功能芯片301、光纤401。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施方式1：
如图1至图5所示，一种密闭型***级光电模块封装方式和工艺，具体处理包括如下步骤：
101）底座101处理步骤：在底座101表面通过光刻和干法刻蚀工艺制作硅孔102，硅孔102深度在10nm到800um，硅孔102形状为方形、梯形或圆柱形，其边长或者直径范围在10um到40000um之间，在底座101该表面沉积透光材料，并通过CMP工艺使沉积透光材料只留在硅孔102，透光材料为氧化硅、有机树脂或有机玻璃。
在底座101另一表面通过光刻和电镀的工艺制作焊盘，焊盘厚度范围在1nm到100um，焊盘本身结构是一层或多层，焊盘的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。在底座101该表面上通过光刻和干法刻蚀工艺制作凹槽103，其深度在10nm到800um之间，凹槽103形状为方形、梯形、圆柱形，其边长或者直径范围在10um到40000um之间。
即具体如图1所示，在底座101的晶圆表面通过光刻和干法刻蚀工艺制作硅孔102，硅孔102深度在10nm到800um，硅孔102形状可以是方形，梯形，圆柱形等，其边长或者直径范围在10um到40000um。
此步骤的底座101包括4，6，8，12寸晶圆，厚度范围为200um到2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在底座101表面通过沉积透光材料，可以是氧化硅，有机树脂，有机玻璃等，通过CMP去除表面多余材料，只留下硅孔102中物质。
如图2所示，在底座101的晶圆表面通过光刻和电镀的工艺制作焊盘，焊盘厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
在底座101的晶圆表面通过光刻和干法刻蚀工艺制作凹槽103，其深度在10nm到800um，凹槽103形状可以是方形，梯形，圆柱形等，其边长或者直径范围在10um到40000um。
102）盖板201处理步骤：盖板201通过光刻、刻蚀工艺在盖板201表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um。在盖板201上方沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种。通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化铜，用CMP工艺使硅片表面只剩下填铜形成铜柱。
在盖板201的表面制作RDL，其过程包括制作相应绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，通过光刻、干法刻蚀工艺开窗，使RDL能与铜柱一端连接，再通过光刻、电镀工艺在盖板201表面制作RDL，RDL包括走线和键合。
通过光刻、电镀工艺在盖板201表面制作键合金属形成，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或多种，键合金属本身结构为一层或多层。此处焊盘和RDL位于铜柱露出的同一面。
对盖板201的另一面进行减薄，通过光刻、电镀工艺制作金属焊盘。厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘的材质为钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。
即具体如图3所示，在盖板201的晶圆通过光刻，刻蚀工艺在硅片表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um。在盖板201上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间。通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜，使铜金属充满TSV孔，在200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜从而形成铜柱。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在盖板201的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使RDL和铜柱一端连接。通过光刻，电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。
也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，绝缘层本身结构可以是一层也可以是多层，其厚度范围为10nm到1000um。露出焊盘的开窗直径为10um到10000um。
通过光刻，电镀工艺在盖板201表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。此处焊盘和RDL是一面的，位于铜柱露出的一端。
对盖板201硅片没有制作金属工艺的一面进行减薄，通过光刻、电镀工艺制作金属焊盘。厚度范围在1nm到100um，金属焊盘本身结构可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
103）封装步骤：在盖板201焊盘上通过共晶键合的工艺焊接光电功能芯片202，通过打线工艺使功能芯片202的PAD跟盖板201晶圆的焊盘互联，通过晶圆级键合的方式将底座101的一面和盖板201键合在一起，在底座101的另一面用表面贴装工艺放置其他功能芯片301。切割键合晶圆成单个的封装模组，并把单个的封装模组***光纤401，通入光纤401完成光通路。
即具体如图3所示，在盖板201晶圆焊盘上通过共晶键合的工艺焊接功能芯片202，通过打线工艺使功能芯片202的PAD跟盖板201晶圆的焊盘互联。底座101晶圆和盖板201晶圆键合，切割得到单个模组，通入光纤401完成光路联通。即如图4所示，通过晶圆级键合的方式将底座101晶圆和盖板201晶圆键合在一起，键合温度在200到500度之间。在底座101晶圆的另一面用表面贴装工艺放置其他功能芯片301。切割键合晶圆成单个的封装模组。即如图5所示，把单个封装模组***光纤401，通入光纤401完成光通路。
实施方式2：
如图6至图10所示，201）底座101晶圆表面制作硅孔102，硅孔102内填充透光材料。
如图6所示，在底座101晶圆表面通过光刻和干法刻蚀工艺制作硅孔102，硅孔102深度在10nm到800um，硅孔102形状可以是方形，梯形，圆柱形等，其边长或者直径范围在10um到40000um。
此步骤的底座101晶圆包括4，6，8，12寸晶圆，厚度范围为200um到2000um，其一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在晶圆表面通过沉积透光材料来填硅孔102，透光材料可以是氧化硅，有机树脂，有机玻璃等，通过CMP去除表面多余材料，只留下硅孔102中物质。
202）在底座101晶圆表面制作RDL和焊盘，减薄晶圆使硅孔102另一端露出。即在硅片的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使开窗处可以与RDL连接。通过光刻，电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻、电镀工艺在底座101表面制作键合金属，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
对底座101没有制作金属工艺的一面进行减薄和CMP，使硅孔102另一端露出。
203）把功能芯片202贴片工艺焊接在底座101晶圆上。如图7所示，把光电功能芯片202通过贴片工艺直接焊接在底座101晶圆上。
在盖板201晶圆表面制作RDL，焊盘，凹坑，并在凹坑表面覆盖金属层203。
如图8所示，在盖板201的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅。通过光刻，干法刻蚀工艺开窗，使开窗处能与RDL连接。通过光刻，电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。
也可以在RDL表面再覆盖绝缘层，在绝缘层上开窗露出焊盘。此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻，电镀工艺在硅片表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。通过研磨，湿法腐蚀和干法刻蚀的工艺制作空腔204。
通过光刻、电镀工艺在空腔204表面制作金属层203，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um。
204）在底座101晶圆焊盘上焊接功能芯片202，贴装工艺互联。
如图9所示，在底座101晶圆焊盘上通过共晶键合的工艺焊接功能芯片202，通过贴装工艺使功能芯片202的PAD跟盖板201晶圆的焊盘互联。通过晶圆级键合的方式将底座101晶圆和盖板201晶圆键合在一起，键合温度在200到500度之间。切割键合晶圆成单个的封装模组。如图10所示，把单个封装模组***光纤401，通入光纤401完成光通路。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (6)

1.一种密闭型***级光电模块封装方式和工艺，其特征在于，具体处理包括如下步骤：
101）底座处理步骤：在底座表面通过光刻和干法刻蚀工艺制作硅孔，硅孔深度在10nm到800um，硅孔形状为方形、梯形或圆柱形，其边长或者直径范围在10um到40000um之间，在底座该表面沉积透光材料，并通过CMP工艺使沉积透光材料只留在硅孔，透光材料为氧化硅、有机树脂或有机玻璃；
在底座另一表面通过光刻和电镀的工艺制作焊盘，焊盘厚度范围在1nm到100um，焊盘本身结构是一层或多层，焊盘的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；在底座该表面上通过光刻和干法刻蚀工艺制作凹槽，其深度在10nm到800um之间，凹槽形状为方形、梯形、圆柱形，其边长或者直径范围在10um到40000um之间；
102）盖板处理步骤：盖板通过光刻、刻蚀工艺在盖板表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间，通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化铜，用CMP工艺使硅片表面只剩下填铜形成铜柱；
在盖板的表面制作RDL，其过程包括制作相应绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，通过光刻、干法刻蚀工艺开窗，使RDL能与铜柱一端连接，再通过光刻、电镀工艺在盖板表面制作RDL，RDL包括走线和键合；
通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或多种，键合金属本身结构为一层或多层；此处焊盘和RDL位于铜柱露出的同一面；
对盖板的另一面进行减薄，通过光刻、电镀工艺制作金属焊盘；厚度范围在1nm到100um，金属焊盘本身结构为一层或多层，金属焊盘的材质为钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；
103）封装步骤：在盖板焊盘上通过共晶键合的工艺焊接功能芯片，通过打线工艺使功能芯片的PAD跟上盖板晶圆的焊盘互联，通过晶圆级键合的方式将底座的一面和盖板键合在一起，在盖板的另一面用表面贴装工艺放置其他功能芯片；切割键合晶圆成单个的封装模组，并把单个的封装模组***光纤，通入光纤完成光通路。
2.根据权利要求1所述的一种密闭型***级光电模块封装方式和工艺，其特征在于：盖板、底座采用统一的尺寸，其采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，其材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种密闭型***级光电模块封装方式和工艺，其特征在于：盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种密闭型***级光电模块封装方式和工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种，RDL本身结构采用一层或多层，RDL的厚度范围为10nm到1000um；焊盘开窗直径为10um到10000um。
5.根据权利要求1所述的一种密闭型***级光电模块封装方式和工艺，其特征在于：切割方式采用激光切割或者刀具切割，切割位置位于凹坑填铜位置的中间。
6.根据权利要求1所述的一种密闭型***级光电模块封装方式和工艺，其特征在于：步骤103）键合温度在200到500度之间。
CN201811176859.2A 2018-10-10 2018-10-10 一种密闭型***级光电模块封装方式和工艺 Active CN110010481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811176859.2A CN110010481B (zh) 2018-10-10 2018-10-10 一种密闭型***级光电模块封装方式和工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811176859.2A CN110010481B (zh) 2018-10-10 2018-10-10 一种密闭型***级光电模块封装方式和工艺

Publications (2)

Publication Number Publication Date
CN110010481A CN110010481A (zh) 2019-07-12
CN110010481B true CN110010481B (zh) 2020-12-29

Family

ID=67164873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176859.2A Active CN110010481B (zh) 2018-10-10 2018-10-10 一种密闭型***级光电模块封装方式和工艺

Country Status (1)

Country Link
CN (1) CN110010481B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783426B (zh) * 2019-09-27 2021-07-30 浙江大学 一种嵌入式光通信模组制作方法
CN113964102A (zh) * 2019-11-29 2022-01-21 长江存储科技有限责任公司 芯片封装结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681619A (zh) * 2013-12-18 2014-03-26 中国电子科技集团公司第五十八研究所 一种硅基气密性密封结构及其制造方法
CN103818874A (zh) * 2014-02-12 2014-05-28 北京时代民芯科技有限公司 Mems结构与处理电路集成***的新型封装方法
CN104201113A (zh) * 2014-09-04 2014-12-10 中国电子科技集团公司第五十八研究所 ***级封装的气密性密封结构及其制造方法
CN104465581A (zh) * 2014-11-23 2015-03-25 北京工业大学 一种低成本高可靠性芯片尺寸cis封装
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械***及其制造方法
CN107265391A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN207671684U (zh) * 2017-12-14 2018-07-31 深圳先进技术研究院 一种基于硅转接板的全硅三维封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681619A (zh) * 2013-12-18 2014-03-26 中国电子科技集团公司第五十八研究所 一种硅基气密性密封结构及其制造方法
CN103818874A (zh) * 2014-02-12 2014-05-28 北京时代民芯科技有限公司 Mems结构与处理电路集成***的新型封装方法
CN104201113A (zh) * 2014-09-04 2014-12-10 中国电子科技集团公司第五十八研究所 ***级封装的气密性密封结构及其制造方法
CN104465581A (zh) * 2014-11-23 2015-03-25 北京工业大学 一种低成本高可靠性芯片尺寸cis封装
CN105084293A (zh) * 2015-06-04 2015-11-25 美新半导体（无锡）有限公司 一种圆片级芯片尺寸封装的微电子机械***及其制造方法
CN107265391A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 Mems晶圆级封装结构及其工艺
CN207671684U (zh) * 2017-12-14 2018-07-31 深圳先进技术研究院 一种基于硅转接板的全硅三维封装结构

Also Published As

Publication number Publication date
CN110010481A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
TWI834012B (zh) 封裝核心組件及製造方法
US7169645B2 (en) Methods of fabrication of package assemblies for optically interactive electronic devices
CN1976014B (zh) 半导体器件及其制造方法
KR100363375B1 (ko) 캐리어 기판상에 탑재된 집적 회로 디바이스 제조 방법
US7525167B2 (en) Semiconductor device with simplified constitution
US20090039527A1 (en) Sensor-type package and method for fabricating the same
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
KR20070113991A (ko) 기판 처리 방법 및 반도체 장치를 제조하는 방법
CN110010500B (zh) 一种高度集成的射频芯片***级封装工艺
US20110221018A1 (en) Electronic Device Package and Methods of Manufacturing an Electronic Device Package
CN103137632A (zh) 用于cmos图像传感器的内插板封装及其制造方法
CN102820282A (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN111653492B (zh) 一种三维堆叠射频光模块制作方法
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
US10852476B2 (en) Semiconductor package, integrated optical communication system and manufacturing method of integrated optical communication system
CN103151360A (zh) 用于cmos图像传感器的线结合内插板封装及其制造方法
TW202133258A (zh) 半導體元件以及其製造方法
CN110010481B (zh) 一种密闭型***级光电模块封装方式和工艺
JP2020077855A (ja) チップパッケージおよびその製造方法
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010502B (zh) 一种射频芯片的***级封装工艺
CN102144292A (zh) 半导体装置以及其制造方法
JP2007013209A (ja) 半導体装置
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant