CN109980014A - 一种后栅极铁电栅场效应晶体管及其制备方法 - Google Patents

一种后栅极铁电栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN109980014A
CN109980014A CN201910234444.4A CN201910234444A CN109980014A CN 109980014 A CN109980014 A CN 109980014A CN 201910234444 A CN201910234444 A CN 201910234444A CN 109980014 A CN109980014 A CN 109980014A
Authority
CN
China
Prior art keywords
layer
field effect
effect transistor
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910234444.4A
Other languages
English (en)
Other versions
CN109980014B (zh
Inventor
廖敏
曾斌建
周益春
廖佳佳
彭强祥
郇延伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201910234444.4A priority Critical patent/CN109980014B/zh
Priority to PCT/CN2019/080758 priority patent/WO2020191792A1/zh
Publication of CN109980014A publication Critical patent/CN109980014A/zh
Priority to US17/485,420 priority patent/US11996454B2/en
Application granted granted Critical
Publication of CN109980014B publication Critical patent/CN109980014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种后栅极铁电栅场效应晶体管，包括由底层到顶层依次设置的衬底，隔离区，栅结构，侧墙，源漏区，第一金属硅化物层以及层间介质层；还提出了一种后栅极铁电栅场效应晶体管的制备方法，根据氧化铪基铁电栅场效应晶体管的结构特点和氧化铪基铁电薄膜的结晶特性，在器件的制备过程中首先引入虚拟栅极，然后经历高温退火使未退火的氧化铪基薄膜结晶形成铁电相，最后去掉虚拟栅极，沉积栅电极层以满足器件的性能需求，具有良好的应用前景。

Description

一种后栅极铁电栅场效应晶体管及其制备方法
技术领域
本发明属于电子器件技术领域，具体涉及一种后栅极铁电栅场效应晶体管及其制备方法。
背景技术
铁电存储器是当前信息高新技术的重要前沿和研究热点之一，因其具有非易失性、低功耗、耐疲劳、读写速度快、抗辐射等优点，被称为下一代存储器中最有潜力的存储器之一。
铁电栅场效应晶体管存储器(FeFET)是铁电存储器中非常重要的一类，其特点是用铁电薄膜替代晶体管的栅介质层，通过改变铁电薄膜的极化方向来控制沟道电流的导通和截止。该类结构具有制备工艺简单、非破坏性读出、存储密度大的优势，备受科研界和产业界的关注和研究，但目前仍处于研发阶段。主要的限制因素是：1)传统钙钛矿结构的铁电薄膜与标准互补金属氧化物半导体(CMOS)工艺不兼容；2)厚度小于50nm时铁电薄膜性能急剧降低；3)工艺复杂。
由于与CMOS工艺兼容、可微缩性好、禁带宽度大等特点，基于氧化铪(HfO2)基铁电薄膜的铁电栅场效应晶体管，即氧化铪基铁电栅场效应晶体管，极具应用潜力。在常压条件下，氧化铪基薄膜主要存在三种晶体结构，即室温时的单斜相，中温区的四方相和高温区的立方相。而HfO2基铁电薄膜的铁电性主要起源于非中心对称的亚稳态正交相(Pca21)，因此促进及稳定Pca21铁电相是实现HfO2基铁电薄膜及其器件应用的基础。电极的约束作用被认为是稳定HfO2基薄膜中铁电相的主要方法之一。
目前，氧化铪基铁电栅场效应管主要以TiN、TaN等氮化物电极作为栅电极，并且都是沉积完栅电极后退火以获得较好的铁电性能。然而上述方式存在以下不足：一是TiN和TaN电极易与氧化铪基薄膜发生反应生成界面层，增加薄膜中的氧空位，从而影响器件的电学可靠性；二是金属元素可能会发生扩散，同样影响器件的电学可靠性；三是不易调控或控制氧化铪基铁电栅场效应管的阈值电压。
因此，如何选择恰当的制备方法，制备出性能优良的氧化铪基铁电栅场效应管是目前亟待解决的问题。
发明内容
(一)发明目的
本发明的目的在于针对上述氧化铪基铁电栅场效应晶体管制备方法中的不足，提供一种后栅极氧化铪基铁电栅场效应晶体管及其制备方法，以满足该器件的集成应用。
为解决上述问题，本发明的第一方面提供了一种后栅极铁电栅场效应晶体管，其特征在于，包括：
衬底，
隔离区，对称设置在所述衬底的两端，其上表面不低于所述衬底的上表面，且底面高于所述衬底的底面；
栅结构，设置在所述衬底上表面的中部；
侧墙，设置所述栅结构外侧，其内表面紧贴所述栅结构；
源漏区，包括源区和漏区，由所述隔离区的内侧朝向所述衬底的中部延伸形成，其上表面与所述衬底齐平，底面高于所述隔离区的底面；
第一金属硅化物层，由所述隔离区的内侧朝向所述侧墙延伸形成，其上表面高于所述衬底的上表面，底面高于所述源漏区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；
层间介质层，由所述隔离区的外侧朝向所述侧墙延伸形成，其上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面。
进一步的，所述衬底为p型或n型掺杂的单晶硅或绝缘体上硅(即Silicon-On-Insulator，简称为SOI)；进一步优选的，所述的p型掺杂为掺杂元素硼(B)；所述的n型掺杂为掺杂元素磷(P)或砷(As)；
进一步的，所述的隔离区材料为SiO2、Si3N4中的至少一种；
进一步的，当衬底材料为p型掺杂时，所述掺杂的源区和漏区的材料为n型掺杂的单晶硅或绝缘体上硅；或者，当衬底材料为n型掺杂时，所述掺杂的源区和漏区的材料为p型掺杂的单晶硅或绝缘体上硅；
进一步的，所述栅结构包括缓冲层、掺杂氧化铪基铁电薄膜层，栅电极层以及金属层，且所述缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及金属层由下至上依次层叠设置在所述衬底上表面的中部；
更进一步的，所述栅电极层，其上表面与所述侧墙上表面齐平，其外表面紧贴所述侧墙内表面以及所述掺杂氧化铪基铁电薄膜层的上表面；
更进一步的，所述金属层，其上表面与所述栅电极层上表面齐平，其外表面紧贴所述栅电极层内表面。
更进一步的，所述的缓冲层材料为SiO2、SiON、HfO2、HfON、HfSiON、铝掺杂的HfO2中的任意一种；优选的，所述的缓冲层材料为SiO2、SiON、HfON、HfSiON中的任意一种；
更进一步的，所述的缓冲层厚度为0.7～10nm；
更进一步的，所述掺杂氧化铪基铁电薄膜中的掺杂元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的至少一种；优选的，所述掺杂元素为锆(Zr)、铝(Al)、硅(Si)和镧(La)中的至少一种；
更进一步的，所述掺杂氧化铪基铁电薄膜层的厚度为3～20nm；
更进一步的，所述栅电极层的电极材料为W、TaNx、TiNx和HfNx中的至少一种，所述的TaNx、TiNx和HfNx中N原子数量为0＜x≤1.1；优选的，所述栅电极层的厚度为5～50nm；
更进一步的，所述的金属层材料为W、TaN、TiN、Cu、Al、HfN、Ni、Ta、Ru、TaC、TaSiN中的至少一种；优选的，所述的金属层厚度为50-200nm；
进一步的，所述侧墙层材料为SiO2和Si3N4中的至少一种；
进一步的，所述的层间介质材料为SiO2，其厚度为侧墙高度，即为缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及金属层的厚度之和，为58.7～280nm；
进一步的，所述金属硅化物层的材料为TiSi2、CoSi2、NiSi2中的任意一种；进一步的，所述金属硅化物层的厚度为5～30nm；
进一步的，如附图2-8所示，本发明提供了一种后栅极铁电栅场效应晶体管，其特征在于，包括以下结构：
衬底(1)，
隔离区(2)，对称设置在所述衬底(1)的两端，其上表面不低于所述衬底(1)的上表面，且底面高于所述衬底(1)的底面；
栅结构(3)，包括缓冲层(31)、掺杂氧化铪基铁电薄膜(32b)、栅电极层(8)以及金属层(9)，且所述缓冲层(31)、掺杂氧化铪基铁电薄膜(32b)，栅电极层(8)以及金属层(9)由下至上依次层叠设置在所述衬底上表面的中部；
侧墙(4)，设置所述栅结构外侧，其内表面紧贴所述栅结构；
源漏区(5)，包括源区和漏区，由所述隔离区的内侧朝向所述衬底的中部延伸形成，其上表面与所述衬底齐平，底面高于所述隔离区的底面；
第一金属硅化物层(61)，由所述隔离区的内侧朝向所述侧墙延伸形成，其上表面高于所述衬底的上表面，底面高于所述源漏区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；
层间介质层(7)，由所述隔离区的外侧朝向所述侧墙延伸形成，其上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面。
本发明第二方面提供了一种上述任一种后栅极铁电栅场效应晶体管的制备方法，其特征在于，包括以下步骤：
S1：清洗衬底；
S2：在所述衬底的两端对称设置隔离区，所述隔离区的上表面不低于所述衬底的上表面，且底面高于所述衬底的底面；
S3：在所述衬底上形成多层薄膜结构；
S4：刻蚀S3形成的多层薄膜结构，形成栅结构前体；进一步的，所述刻蚀工艺为反应离子刻蚀工艺；
S5：采用离子注入工艺、在所述衬底上、栅结构前体两旁形成轻掺杂漏区；
S6：在所述栅结构前体两旁形成侧墙层，其内表面紧贴所述栅结构；
S7：在所述轻掺杂漏区形成掺杂的源漏区；进一步的，采用离子注入工艺，在所述侧墙两旁、轻掺杂漏区形成掺杂的源漏区；
S8：在上述S1-S7形成的器件结构上沉积电极金属；进一步的，采用的工艺为磁控溅射工艺或化学气相沉积工艺；
S9：将S8所形成的器件结构进行快速热退火(缩写为RTA)，以便在所述源漏区上方形成第一金属硅化物层，其上表面高于所述衬底的上表面，底面高于所述源漏区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；以及同时在所述栅结构前体上表面成第二金属硅化物层，所述第二金属硅化物层其下表面紧贴所述栅结构前体；以及同时激活S5和S7所注入的掺杂离子，形成源漏区；
S10：刻蚀掉S8沉积的、而S9退火未反应的电极金属，即得到带虚拟栅极的氧化铪基铁电栅场效应晶体管；进一步的，所述的刻蚀工艺为湿法刻蚀工艺；
S11：在上述S1～S10形成的器件结构表面沉积层间介质，形成层间介质层并覆盖所述第二金属硅化物层，然后平坦化所述层间介质层以暴露出虚拟栅极，使层间介质层的上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面；
S12：采用刻蚀工艺以去除虚拟栅极；
S13：在S12形成的器件表面上形成栅结构，即得所述后栅极铁电栅场效应晶体管。
进一步的，所述衬底为p型或n型掺杂的单晶硅或绝缘体上硅(即Silicon-On-Insulator，简称为SOI)；进一步优选的，所述的p型掺杂为掺杂元素硼(B)；所述的n型为掺杂元素磷(P)或砷(As)；
进一步的，S2所述的隔离区材料为SiO2、Si3N4中的至少一种；
进一步的，S3所述的形成多层薄膜结构的操作包括以下步骤：
S31：在所述衬底上表面形成缓冲层；优选的，形成缓冲层的工艺为化学氧化工艺、热氧化工艺或原子层沉积工艺；
S32：在所述缓冲层上表面形成掺杂氧化铪基薄膜层；优选的，形成掺杂氧化铪薄膜层的工艺为原子层沉积工艺、金属有机物化学气相沉积工艺、磁控溅射工艺；
S33：在所述掺杂氧化铪薄膜层上形成虚拟栅极层；优选的，形成虚拟栅极的工艺为化学气相沉积、或原子层沉积工艺；
更进一步的，S31所述的缓冲层材料为SiO2、SiON、HfO2、HfON、HfSiON、铝掺杂的HfO2中的任意一种；进一步优选的，所述的缓冲层材料为SiO2、SiON、HfON、HfSiON中的任意一种；
更进一步的，S31所述的缓冲层材料为SiON，形成工艺为热氧化工艺，具体包括：在所述衬底上表面形成SiO2薄膜，随后将其在NH3或N2和O2的混合气体中退火以形成SiON薄膜；
更进一步的，S31所述的缓冲层厚度为0.7～10nm；
更进一步的，S32所述的掺杂氧化铪薄膜层材料中的掺杂元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的至少一种；进一步优选的，所述掺杂元素为锆(Zr)、铝(Al)、硅(Si)和镧(La)中的至少一种；
更进一步的，S32所述掺杂氧化铪薄膜层的厚度为3～20nm；
更进一步的，S32所述的掺杂Zr的原子层沉积工艺包括以下步骤：250～300℃时，以Hf[N(C2H5)CH3]4和Zr[N(C2H5)CH3]4为前驱体，按1:1的循环比例在所述缓冲层上形成Hf0.5Zr0.5O2薄膜；
更进一步的，S33所述形成虚拟栅极层包括形成非晶硅层；或者更进一步的，S33所述的形成虚拟栅极层包括形成非晶硅层和SiO2层双层结构；
更进一步的，S33所述虚拟栅极层的厚度为55～250nm；其中，SiO2的厚度≤5nm；
更进一步的，S33所述的采用化学气相沉积工艺具体还包括：温度<450℃下，通入SiH4和O2，在所述掺杂氧化铪薄膜上形成SiO2层；
或者更进一步的，S33所述的采用化学气相沉积工艺具体还包括：温度<450℃下，通入SiH4和H2，在所述SiO2薄膜上沉积非晶硅薄层；
更进一步的，S33所述的采用原子层沉积工艺具体包括：以HSi(N(CH3)2)3(TDMAS)为前驱体、H2O2为氧化剂，温度<450℃下，在所述的掺杂氧化铪薄膜层上沉积SiO2层；
进一步的；S5所述形成方法为采用轻掺杂漏工艺；进一步优选的，轻掺杂漏工艺包括以下步骤：以S4形成的结构为掩模，采用离子注入方法在所述结构两旁形成轻掺杂漏区；
进一步的，S6所述的操作包括：采用化学气相沉积工艺在S5形成的器件结构上沉积绝缘介质层，所述绝缘介质层的材料为SiO2、Si3N4中的至少一种，然后采用反应离子刻蚀工艺刻蚀所述绝缘介质层以形成侧墙；
进一步的，S7所述的操作包括：采用离子注入工艺，在所述侧墙两旁、轻掺杂漏区形成掺杂的源区和漏区；
进一步的，S8所述的电极金属为Ti，Co，Ni中的任意一种；
进一步的，S9所述的快速热退火操作中，还包括使得掺杂的氧化铪基薄膜层行成铁电相，即形成掺杂的氧化铪基铁电薄膜层；
进一步的，S9所述的快速热退火操作中，退火温度为400～1000℃，退火时间为1～60秒；进一步的，所述快速热退火操作在真空或惰性气体中进行；优选的，所述惰性气体N2或Ar；
进一步的，S11所述的沉积方法为化学气相沉积工艺；所述的平坦化方法为化学机械抛光法；
进一步的，S12所述的刻蚀工艺为湿法刻蚀工艺或反应离子刻蚀工艺；
进一步的，S13所述形成栅结构的操作包括：在S12形成的器件结构表面形成栅电极层和金属层，然后平坦化所述栅电极层和金属层，去除覆盖在层间介质上的栅电极层和金属层，以使栅电极层、金属层的上表面与层间介质和侧墙的上表面齐平，即得所述后栅极铁电栅场效应晶体管；
进一步的，S13所述的形成栅电极层和金属层的工艺为磁控溅射、化学气相沉积或原子层沉积工艺。
进一步的，所述的平坦化方法为化学机械抛光法。
(三)技术方案小结
本发明提出了一种后栅极铁电栅场效应晶体管，包括由底层到顶层依次设置的衬底、隔离区、掺杂的源区和漏区、栅结构、侧墙层、层间介质层以及金属硅化物层；还提出了一种后栅极铁电栅场效应晶体管的制备方法，根据后栅极氧化铪基铁电栅场效应晶体管的结构特点和氧化铪基铁电薄膜的结晶特性，在器件的制备过程中首先引入虚拟栅极，然后经历高温退火使未退火的氧化铪基薄膜结晶形成铁电相，最后去掉虚拟栅极，沉积金属栅极以满足器件的性能需求。
(四)有益效果
本发明的上述技术方案具有如下有益的技术效果：
1.后栅极氧化铪基铁电栅场效应晶体管的器件结构中设置轻掺杂漏区，可以减小器件的短沟道效应，提升器件的集成度；多层金属栅电极的设置可以保证合理的功函数和电阻，从而提升器件的响应速度，降低工作功耗；
2.制备工艺中先引入一个虚拟栅极，制备出带虚拟栅极的氧化铪基铁电栅场效应晶体管，然后去掉虚拟栅极后再制备栅电极，以形成目标晶体管，能够减少退火工艺时掺杂氧化铪基铁电薄膜与TiN和TaN等栅极金属的界面反应，提高器件的可靠性。
3.简化了工艺操作，使用一次RTA退火工艺：一方面使掺杂氧化铪薄膜层结晶形成铁电相，即具备铁电性能；另一方面激活了注入的离子形成氧化铪基铁电栅场效应晶体管的源区/漏区；还同时在源区/漏区上形成了金属硅化物，降低了其接触电阻。
4.采用具体的工艺步骤和参数，如热氧化工艺、原子层沉积工艺、磁控溅射工艺、化学气相沉积工艺，并限定了具体的反应物和参数，形成了符合要求的多层薄膜结构，进而形成符合规定的栅结构，以提高器件的稳定性。
附图说明
图1是本发明后栅极氧化铪基铁电栅场效应晶体管的制备工艺流程图；
图2为本发明后栅极氧化铪基铁电栅场效应晶体管逐步形成的剖面结构示意图；其中，
图2-1为根据本发明工艺流程制备含隔离区的衬底的一种剖面结构示意图；
图2-2为在所述衬底上形成多层薄膜结构的一种剖面结构示意图；图2-2a中的多层薄膜结构不含SiO2(33)；图2-2b中的多层薄膜结构含SiO2(33)；
图2-3为刻蚀图2-2所述结构后形成栅结构前体的一种剖面结构示意图；图2-3a中的栅结构前体不含SiO2(33)；图2-3b中的栅结构前体含SiO2(33)；
图2-4为在图2-3所述结构上制备轻掺杂漏区的一种剖面结构示意图；图2-4a中的栅结构前体不含SiO2(33)；图2-4b中的栅结构前体含SiO2(33)；
图2-5为在图2-4所述结构上形成侧墙以及制备掺杂源漏区的一种剖面结构示意图；图2-5a中的栅结构前体不含SiO2(33)；图2-5b中的栅结构前体含SiO2(33)；
图2-6为在图2-5所述结构上形成第一以及第二金属硅化物层的一种剖面结构示意图；图2-6a中的栅结构前体不含SiO2(33)；图2-6b中的栅结构前体含SiO2(33)；
图2-7为在图2-6所述结构基础上形成层间介质层以及去除虚拟栅极的一种剖面结构示意图；
图2-8为制备完成的后栅极氧化铪基铁电栅场效应晶体管的一种剖面结构示意图。
附图标记：
15-31：制备工艺步骤；
1：衬底；2：隔离区；31：缓冲层；32a：掺杂氧化铪薄膜层；32b：掺杂氧化铪基铁电薄膜层(由32a退火后形成)；33：SiO2材料层；34：非晶硅材料层；51a：轻掺杂漏区；4：侧墙；5(51和52)：源漏区；61：第一金属硅化物层；62：第二金属硅化物层；7：层间介质层；8：栅电极层；9：金属层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括半导体衬底和在半导体衬底上已经形成的所有层或区域。
薄膜和层状结构工艺的进步对于集成电路和光电子器件的发展是至关重要的。铁电薄膜是指具有铁电性、且厚度在数纳米至数微米间的薄膜。到目前为止人们已经能够采用多种方法制备性能优良的铁电薄膜，这些方法按机理不同可分为物理方法和化学方法，物理方法包括溅射、脉冲激光沉积(PLD)和分子束外延等方法；化学方法包括：原子层沉积、金属有机物化学气相沉积和溶胶凝胶等方法。
实施例1一种后栅极氧化铪基铁电栅场效应晶体管
参见附图2-8，在本发明的一个具体实施方式中，采用本发明制备工艺制备出一种后栅极氧化铪基铁电栅场效应晶体管，其特征在于，包括：
衬底(1)，其中，所述衬底为p型掺杂的单晶硅；所述的p型掺杂为掺杂元素硼(B)；
隔离区(2)，对称设置在所述衬底(1)的两端，其上表面不低于所述衬底(1)的上表面，且底面高于所述衬底(1)的底面；且所述的隔离区材料为SiO2；
栅结构(3)，包括缓冲层(31)、掺杂氧化铪基铁电薄膜层(32b)、栅电极层(8)以及金属层(9)，且所述缓冲层(31)、掺杂氧化铪基铁电薄膜层(32b)，栅电极层(8)以及金属层(9)由下至上依次层叠设置在所述衬底(1)上表面的中部；其中，所述缓冲层的材料为SiO2、厚度为1nm；所述掺杂氧化铪基铁电薄膜，其中的掺杂元素为锆(Zr)，掺杂量为50％(即Hf0.5Zr0.5O2)，厚度为10nm；所述栅电极层的电极材料为HfN0.5，厚度为10nm；所述的金属层材料为W、厚度为50nm；
侧墙(4)，设置所述栅结构外侧，其内表面紧贴所述栅结构；且所述的侧墙层材料为SiO2；
源漏区(5)，包括源区和漏区，由所述隔离区的内侧朝向所述衬底的中部延伸形成，其上表面与所述衬底齐平，底面高于所述隔离区的底面；所述源漏区的掺杂元素为磷(P)或砷(As)中的任一种；
第一金属硅化物层(61)，由所述隔离区的内侧朝向所述侧墙延伸形成，其上表面高于所述衬底，底面高于所述隔离区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；所述的第一金属硅化物层材料为TiSi2、厚度为10nm；
层间介质层(7)，由所述隔离区的外侧朝向所述侧墙延伸形成，其上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面；其中，所述的层间介质材料为SiO2、厚度等于缓冲层、掺杂氧化铪基铁电薄膜层，栅电极层和金属层的厚度之和，为71nm。
实施例2
参照附图1和附图2，本发明一种后栅极氧化铪基铁电栅场效应晶体管的制备方法如下，以p型单晶硅(p-Si)为例：
S1：参照图1和图2-1，首先根据工艺流程14采用标准清洗工艺清洗衬底(1)；
S2：根据工艺流程15定义有源区：隔离区2通过硅的局部氧化(LOCOS)技术形成；其余区域为有源区；
S3：参照图1和图2-2，首先采用标准清洗工艺再次清洗衬底，去除有源区表面的氧化层，根据工艺流程16采用化学氧化工艺在衬底上形成厚度为1nm、材料为SiO2的缓冲层(31)；
S4：参照图1和图2-2，根据工艺流程17采用原子层沉积工艺在S3形成的缓冲层(31)上形成厚度为10nm、材料为Hf0.5Zr0.5O2的掺杂氧化铪薄膜层(32a)；所述采用原子层沉积工艺包括以下步骤：280℃时，以Hf[N(C2H5)CH3]4和Zr[N(C2H5)CH3]4为前驱体，按1:1的循环比例在缓冲层(31)上形成Hf0.5Zr0.5O2薄膜(32a)；
S5：参照图1和图2-2，根据工艺流程18采用化学气相沉积工艺在所述的掺杂氧化铪薄膜层(32a)上沉积厚度为3nm的SiO2薄膜(33)，所述具体操作步骤包括：沉积温度为350℃，将SiH4和O2通入反应器腔体，在氧化铪薄膜(32a)上形成3nm的SiO2薄膜(33)；然后采用化学气相沉积工艺在SiO2薄膜(33)上沉积非晶硅(34)，所述操作步骤包括：温度为350℃，以SiH4和H2通入反应器，在SiO2薄膜(33)上形成230nm的非晶硅(34)；
S6：参照图1和图2-3，根据工艺流程19采用反应离子刻蚀工艺刻蚀S2～S5形成的多层薄膜结构，形成栅结构前体(3)；
S7：参照图1和图2-4，根据工艺流程20中的轻掺杂漏工艺，以S6形成的栅结构前体为掩模，采用离子注入方法在所述栅结构两旁形成低能量浅结轻掺杂漏区(51a)；
S8：参照图1和图2-5，根据工艺流程21，采用化学气相沉积工艺在S5形成的器件结构上沉积150nm的绝缘介质层，所述绝缘介质层的材料为SiO2，然后采用反应离子刻蚀工艺刻蚀所述绝缘介质层，由于各向异性，在栅结构前体的两旁保留了部分薄膜，以形成侧墙(4)；
S9：参照图1和图2-5，根据工艺流程22，在侧墙(4)完成后，采用离子注入工艺，在侧墙两旁形成n型重掺杂源区和漏区(52a)；
S10：参照图1和图2-6，根据工艺流程23，采用磁控溅射工艺在上述S1～S9形成的器件结构表面沉积50nm的电极金属Ti；
S11：参照图1和图2-6，根据工艺流程24，对S1～S10形成的器件结构进行RTA；所述退火温度为600℃，退火时间为30s。退火在惰性气体(如N2中进行。另一方面伴随退火，形成了具有铁电性的氧化铪基铁电薄膜(32b)；以及同时在所述源漏区上方形成第一金属硅化物层(61)，其上表面高于所述衬底上表面，底面高于所述隔离区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；以及同时在所述栅结构前体上表面成第二金属硅化物层(62)，所述第二金属硅化物层其下表面紧贴所述栅结构前体；所述金属硅化物层的材料为TiSi2；厚度为10nm；以及同时形成掺杂的源漏区(5b)；
S12：参照图1和图2-6，根据工艺流程25，采用湿法工艺刻蚀掉S10沉积的、而S11退火未反应掉的电极金属，得到带虚拟栅极的氧化铪基铁电栅场效应晶体管；
S13：参照图1和图2-7，根据工艺流程26，采用化学气相沉积法在上述S1～S12步骤形成的器件结构表面沉积350nm SiO2层间介质层(7)；
S14：参照图1和图2-7，根据工艺流程27，采用化学机械抛光工艺，将沉积的层间介质(7)平坦化，厚度减少至230nm，暴露出虚拟栅极；然后参照图1和图2-7，根据工艺流程28，采用湿法刻蚀工艺或反应离子刻蚀工艺，去除虚拟栅极；
S15：参照图1和图2-8，根据工艺流程29，采用磁控溅射工艺在氧化铪基铁电薄膜(32b)上沉积栅电极层(8)，并填充金属层(9)；所述栅电极层的电极材料为HfN0.5，厚度为10nm；所述的金属层材料为W、厚度为250nm；
S16：参照图1和图2-8，根据工艺流程30，采用化学抛光工艺，平坦化上述S1～S15步骤形成的器件结构，去除覆盖在层间介质表面的栅电极层材料和金属层材料W，使得栅结构中金属层材料W的厚度降为200nm，形成氧化铪基铁电栅场效应晶体管。
实施例3
参照附图1和附图2，本发明一种后栅极氧化铪基铁电栅场效应晶体管的制备方法如下，以p型绝缘体上硅(SOI)为例：
S1：参照图1和图2-1，首先根据工艺流程14采用标准清洗工艺清洗衬底(1)；
S2：根据工艺流程15定义有源区：通过反应离子刻蚀工艺刻蚀衬底(1)形成孤岛(Mesa)结构以形成隔离区(2)，其余区域为有源区；
S3：参照图1和图2-2，首先采用标准清洗工艺再次清洗衬底，去除有源区表面的氧化层，根据工艺流程16采用热氧化工艺在衬底上沉积3nm的SiON缓冲层(31)；所述热氧化工艺的操作包括：首先在衬底中部上表面生成2nm的SiO2薄膜，随后将上述器件置于NH3或N2和O2的混合气体中，进行退火以形成3nm的SiON；
S4：参照图1和图2-2，根据工艺流程17，室温下，以掺杂5％硅元素的氧化铪为靶材(Si:HfO2)，采用磁控溅射工艺，在缓冲层(31)上形成厚度为20nm的掺杂氧化铪薄膜层(32a)其中，溅射功率为100W，溅射气体为Ar；
S5：参照图1和图2-2，根据工艺流程18，350℃下，以HSi(N(CH3)2)3(TDMAS)为前驱体、H2O2为氧化剂，采用原子层沉积工艺在掺杂氧化铪薄膜层(32a)上沉积厚度为2nm的SiO2薄膜(33)；然后在350℃下，以SiH4和H2为反应气体，采用化学气相沉积工艺在SiO2薄膜(33)上沉积150nm的非晶硅(34)；
S6：参照图1和图2-3，根据工艺流程19采用反应离子刻蚀工艺刻蚀S2～S5形成的多层薄膜结构，形成栅结构前体(3)；
S7：参照图1和图2-4，根据工艺流程20中的轻掺杂漏工艺，以S6形成的栅结构前体为掩模，采用离子注入方法在所述栅结构两旁形成低能量浅结轻掺杂漏区(51a)；
S8：参照图1和图2-5，根据工艺流程21，首先采用化学气相沉积法在S6形成的两旁沉积一层厚度为100nm的绝缘介质层，所述绝缘介质层的材料为SiO2(10nm)与Si3N4(90nm)的双层薄膜，随后反应离子刻蚀工艺刻蚀所述绝缘介质层，由于各向异性，在栅结构前体的两旁保留了部分薄膜，以形成侧墙(4)；
S9：参照图1和图2-5，根据工艺流程22，在侧墙8完成后，采用离子注入工艺，在侧墙两旁形成n型掺杂源区和漏区(52a)；
S10：参照图1和图2-6，根据工艺流程23，采用磁控溅射在上述S1～S9形成的器件结构表面沉积50nm的电极金属Co；
S11：参照图1和图2-6，根据工艺流程24，对S1～S10形成的器件结构进行RTA；所述退火温度为1000℃，退火时间为1s。退火在惰性气体N2中进行。另一方面伴随退火，形成了具有铁电性的氧化铪基铁电薄膜(32b)；以及同时在所述源漏区上方形成第一金属硅化物层(61)，其上表面高于所述衬底上表面，底面高于所述隔离区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；以及同时在所述栅结构前体上表面成第二金属硅化物层(62)，所述第二金属硅化物层其下表面紧贴所述栅结构前体；所述金属硅化物层的材料为CoSi2；厚度为10nm；以及同时形成掺杂的源漏区(5b)；
S12：参照图1和图2-6，根据工艺流程25，采用湿法工艺刻蚀掉S10沉积的、而S11退火未反应掉的电极金属，得到带虚拟栅极的氧化铪基铁电栅场效应晶体管；
S13：参照图1和图2-7，根据工艺流程26，采用化学气相沉积法在上述S1～S12步骤形成的器件结构表面沉积300nm层间介质层(7)；所述层间介质材料为SiO2；
S14：参照图1和图2-7，根据工艺流程27，采用化学机械抛光工艺，将沉积的层间介质11平坦化，厚度减少至165nm，暴露出虚拟栅极；然后参照图1和图2-7，根据工艺流程28，采用湿法刻蚀工艺或反应离子刻蚀工艺，去除虚拟栅极；
S15：参照图1和图2-8，根据工艺流程29，采用磁控溅射工艺在氧化铪基铁电薄膜32b上沉积栅电极层(8)，并填充金属层(9)；所述栅电极层的电极材料为TiN，厚度为10nm；所述的金属层材料为TaN和Cu，其中TaN的厚度为50nm，Cu的厚度为150nm；
S16：参照图1和图2-8，根据工艺流程30，采用化学机械抛光工艺，平坦化上述S1～S15步骤形成的器件结构，去除覆盖在层间介质表面的栅电极层材料和金属层材料TaN和Cu，使得栅结构中金属层材料Cu的厚度降为80nm，形成氧化铪基铁电栅场效应晶体管。
实施例4
参照附图1和附图2，本发明一种后栅极氧化铪基铁电栅场效应晶体管的制备方法如下，以p型单晶硅(p-Si)为例：
S1：参照图1和图2-1，首先根据工艺流程14采用标准清洗工艺清洗衬底(1)；
S2：根据工艺流程15定义有源区：采用浅槽隔离技术(Shallow trenchisolation,简称为STI)在衬底上形成隔离区(2)，其余区域为有源区；
S3：参照图1和图2-2，首先采用标准清洗工艺再次清洗衬底，去除有源区表面的氧化层，根据工艺流程16采用原子层沉积工艺在衬底上沉积3nm HfO2作为缓冲层(31)；
S4：参照图1和图2-2，根据工艺流程17，300℃时，以Hf[N(C2H5)CH3]4和Al2(CH3)6为前驱体，臭氧(O3)作为反应剂，按一定的循环比例，采用原子层沉积工艺在缓冲层(31)上形成厚度为8nm、掺Al的氧化铪薄膜(32a)(Al:HfO2)；
S5：参照图1和图2-2，根据工艺流程18，450℃以下，以HSi(N(CH3)2)3(TDMAS)为前驱体，H2O2为氧化剂，采用原子层沉积工艺、在掺杂氧化铪薄膜层(32a)上沉积厚度为2nmSiO2薄膜(33)；然后，在450℃以下，以SiH4和H2作为反应气体，采用化学气相沉积工艺在SiO2薄膜(33)上沉积70nm的非晶硅(34)；
S6：参照图1和图2-3，根据工艺流程19采用反应离子刻蚀工艺刻蚀S2～S5形成的多层薄膜结构，形成栅结构前体；
S7：参照图1和图2-4，根据工艺流程20中的轻掺杂漏工艺，以S6形成的栅结构前体为掩模，采用离子注入方法在所述栅结构两旁形成低能量浅结轻掺杂漏区(51a)；
S8：参照图1和图2-5，根据工艺流程21；采用化学气相沉积工艺在S5形成的器件结构上沉积80nm的绝缘介质层，所述绝缘介质层的材料为SiO2，然后采用反应离子刻蚀工艺刻蚀所述绝缘介质层，由于各向异性，在栅结构前体的两旁保留了部分薄膜，以形成侧墙(4)；
S9：参照图1和图2-5，根据工艺流程22，在侧墙8完成后，采用离子注入工艺，在侧墙两旁形成n型掺杂源漏区(52a)；
S10：参照图1和图2-6，根据工艺流程23，采用磁控溅射在上述S1～S9形成的器件结构表面沉积100nm的电极金属Ni；
S11：参照图1和图2-6，根据工艺流程24，对S1～S10形成的器件结构进行RTA；所述退火温度为800℃，退火时间为60s。退火在惰性气体N2、Ar中进行。另一方面伴随退火，形成了具有铁电性的氧化铪基铁电薄膜(32b)；以及同时在所述源漏区上方形成第一金属硅化物层(61)，其上表面与所述衬底齐平，底面高于所述隔离区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；以及同时在所述栅结构前体上表面成第二金属硅化物层(62)，所述第二金属硅化物层其下表面紧贴所述栅结构前体；所述金属硅化物层的材料为NiSi2；厚度为10nm；以及同时形成掺杂的源漏区(5b)；
S12：参照图1和图2-6，根据工艺流程25，采用湿法工艺刻蚀掉S10沉积的、而S11退火未反应掉的电极金属，得到带虚拟栅极的氧化铪基铁电栅场效应晶体管；
S13：参照图1和图2-7，根据工艺流程26，采用化学气相沉积法在上述S1～S12步骤形成的器件结构表面沉积200nm SiO2层间介质层(7)；
S14：参照图1和图2-7，根据工艺流程27，采用化学机械抛光工艺，平坦化沉积的层间介质(7)，厚度减少至85nm，暴露出虚拟栅极(35)；然后参照图1和图2-7，根据工艺流程28，采用湿法刻蚀工艺或反应离子刻蚀工艺，去除虚拟栅极；
S15：参照图1和图2-8，根据工艺流程29，采用磁控溅射工艺在氧化铪基铁电薄膜(32b)上沉积20nm的TaN作为栅电极层(8)，并填充金属层(9)；所述的金属层材料为Al、厚度为150nm；
S16：参照图1和图2-8，根据工艺流程30，采用化学机械抛光工艺，平坦化对上述S1～S15步骤形成的器件结构，以及湿法刻蚀工艺，去除覆盖在层间介质表面的栅电极层材料和金属层材料，使得栅结构中金属层材料Al的厚度降为80nm，形成氧化铪基铁电栅场效应晶体管。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
在以上的描述中，对于各层的构图等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
尽管已经详细描述了本发明的实施方式，但是应该理解的是，在不偏离本发明的精神和范围的情况下，可以对本发明的实施方式做出各种改变、替换和变更。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种铁电栅场效应晶体管，其特征在于，包括以下结构：
衬底，
隔离区，对称设置在所述衬底的两端，其上表面不低于所述衬底的上表面，且底面高于所述衬底的底面；
栅结构，设置在所述衬底上表面的中部；
侧墙，设置所述栅结构外侧，其内表面紧贴所述栅结构；
源漏区，包括源区和漏区，由所述隔离区的内侧朝向所述衬底的中部延伸形成，其上表面与所述衬底齐平，底面高于所述隔离区的底面；
第一金属硅化物层，由所述隔离区的内侧朝向所述侧墙延伸形成，其上表面高于所述衬底的上表面，底面高于所述源漏区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；
层间介质层，由所述隔离区的外侧朝向所述侧墙延伸形成，其上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面。
2.根据权利要求1所述的铁电栅场效应晶体管，其特征在于，所述栅结构包括缓冲层、掺杂氧化铪基铁电薄膜层，栅电极层以及金属层，且所述缓冲层、掺杂氧化铪基铁电薄膜层、栅电极层以及金属层由下至上依次层叠设置在所述衬底上表面的中部。
3.根据权利要求2所述的铁电栅场效应晶体管，其特征在于，所述栅电极层，设置在由所述掺杂氧化铪基铁电薄膜层和侧墙形成的沟道内，其上表面与所述侧墙上表面齐平，其外表面紧贴所述侧墙内表面以及所述掺杂氧化铪薄膜层的上表面。
4.根据权利要求2所述的铁电栅场效应晶体管，其特征在于，所述金属层，填充于由所述栅电极层形成的沟道内，其上表面与所述栅电极层上表面齐平，其外表面紧贴所述栅电极层内表面。
5.一种权利要求1所述铁电栅场效应晶体管的制备方法，其特征在于，包括以下步骤：
S1：清洗衬底；
S2：在所述衬底的两端对称设置隔离区，所述隔离区的上表面不低于所述衬底的上表面，且底面高于所述衬底的底面；
S3：在所述衬底上形成多层薄膜结构；
S4：刻蚀S3形成的多层薄膜结构，形成栅结构前体；进一步的，所述刻蚀工艺为反应离子刻蚀工艺；
S5：采用离子注入工艺、在所述衬底上、栅结构前体两旁形成轻掺杂漏区；
S6：在所述栅结构前体两旁形成侧墙层，其内表面紧贴所述栅结构；
S7：在所述轻掺杂漏区形成掺杂的源漏区；进一步的，采用离子注入工艺，在所述侧墙两旁、轻掺杂漏区形成掺杂的源漏区；
S8：在上述S1-S7形成的器件结构上沉积电极金属；进一步的，采用的工艺为磁控溅射工艺或化学气相沉积工艺；
S9：将S8所形成的器件结构进行快速热退火(缩写为RTA)，以便在所述源漏区上方形成第一金属硅化物层，其上表面高于所述衬底的上表面，底面高于所述源漏区的底面，且所述第一金属硅化物层的长度小于所述源漏区长度；以及同时在所述栅结构前体上表面形成第二金属硅化物层，所述第二金属硅化物层其下表面紧贴所述栅结构前体；以及同时激活S5和S7所注入的掺杂离子，形成源漏区；
S10：刻蚀掉S8沉积的、而S9退火未反应的电极金属，即得到带虚拟栅极的氧化铪基铁电栅场效应晶体管；进一步的，所述的刻蚀工艺为湿法刻蚀工艺；
S11：在上述S1～S10形成的器件结构表面沉积层间介质，形成层间介质层并覆盖所述第二金属硅化物层，然后平坦化所述层间介质层以暴露出虚拟栅极，使层间介质层的上表面与所述侧墙上表面齐平，其下表面紧贴所述隔离区和第一金属硅化物层的上表面；
S12：采用刻蚀工艺以去除虚拟栅极；
S13：在S12形成的器件表面上形成栅结构，即得所述后栅极铁电栅场效应晶体管。
6.根据权利要求5所述铁电栅场效应晶体管的制备方法，其特征在于，S3所述的形成多层薄膜结构的操作包括以下步骤：
S31：在所述衬底上表面形成缓冲层；优选的，形成缓冲层的工艺为化学氧化工艺、热氧化工艺或原子层沉积工艺；
S32：在所述缓冲层上表面形成掺杂氧化铪薄膜层；优选的，形成掺杂氧化铪薄膜层的工艺为原子层沉积工艺、金属有机物化学气相沉积工艺、或磁控溅射工艺；
S33：在所述掺杂氧化铪薄膜层上形成虚拟栅极层；优选的，形成虚拟栅极的工艺为化学气相沉积工艺、或原子层沉积工艺。
7.根据权利要求6所述铁电栅场效应晶体管的制备方法，其特征在于，S31所述的缓冲层材料为SiON，形成工艺为热氧化工艺，具体包括：在所述衬底上表面形成SiO2薄膜，随后将其在NH3或N2和O2的混合气体中退火以形成SiON薄膜。
8.根据权利要求6所述铁电栅场效应晶体管的制备方法，其特征在于，S32所述的原子层沉积工艺为掺杂Zr的原子层沉积工艺，具体包括：250～300℃时，以Hf[N(C2H5)CH3]4和Zr[N(C2H5)CH3]4为前驱体，按1:1的循环比例在所述缓冲层上形成Hf0.5Zr0.5O2薄膜。
9.根据权利要求6所述铁电栅场效应晶体管的制备方法，其特征在于，S33所述形成虚拟栅极层包括形成非晶硅层；或者S33所述形成虚拟栅极层包括形成SiO2层和非晶硅层的双层结构。
10.根据权利要求9所述铁电栅场效应晶体管的制备方法，其特征在于，所述形成SiO2层的操作包括：温度450℃以下，通入SiH4和O2，采用化学气相沉积工艺，在所述掺杂氧化铪薄膜上形成SiO2薄膜。
11.根据权利要求9所述铁电栅场效应晶体管的制备方法，其特征在于，所述形成非晶硅层的操作包括：温度450℃以下，通入SiH4和H2，采用化学气相沉积工艺，在所述SiO2薄膜上沉积非晶硅薄膜。
12.根据权利要求9所述铁电栅场效应晶体管的制备方法，其特征在于，所述形成SiO2层的操作包括：温度450℃以下，以HSi(N(CH3)2)3(TDMAS)为前驱体、H2O2为氧化剂，采用原子层沉积工艺在所述掺杂氧化铪薄膜层上沉积SiO2薄膜。
13.根据权利要求5所述铁电栅场效应晶体管的制备方法，其特征在于，S9所述的快速热退火操作中，还包括使得掺杂的氧化铪基薄膜层行成铁电相，即形成掺杂的氧化铪基铁电薄膜层。
14.根据权利要求5所述铁电栅场效应晶体管的制备方法，其特征在于，S9所述的快速热退火操作中，退火温度为400～1000℃，退火时间为1～60秒；进一步的，所述快速热退火操作在真空或惰性气体中进行；优选的，所述惰性气体N2或Ar。
15.根据权利要求5所述铁电栅场效应晶体管的制备方法，其特征在于，S13所述形成栅结构的操作包括：在S12形成的器件结构表面形成栅电极层层和金属层，然后平坦化所述栅电极层和金属层，去除覆盖在层间介质上的栅电极层和金属层，以使栅电极层、金属层的上表面与层间介质和侧墙的上表面齐平，即得所述后栅极铁电栅场效应晶体管；优选的，所述的平坦化工艺为化学机械抛光法。
16.根据权利要求5所述铁电栅场效应晶体管的制备方法，其特征在于，S13所述的形成栅电极层和金属层的工艺为磁控溅射、化学气相沉积或原子层沉积工艺。
CN201910234444.4A 2019-03-26 2019-03-26 一种后栅极铁电栅场效应晶体管及其制备方法 Active CN109980014B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910234444.4A CN109980014B (zh) 2019-03-26 2019-03-26 一种后栅极铁电栅场效应晶体管及其制备方法
PCT/CN2019/080758 WO2020191792A1 (zh) 2019-03-26 2019-04-01 一种后栅极铁电栅场效应晶体管及其制备方法
US17/485,420 US11996454B2 (en) 2019-03-26 2021-09-25 Gate-last ferroelectric field effect transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910234444.4A CN109980014B (zh) 2019-03-26 2019-03-26 一种后栅极铁电栅场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109980014A true CN109980014A (zh) 2019-07-05
CN109980014B CN109980014B (zh) 2023-04-18

Family

ID=67080737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910234444.4A Active CN109980014B (zh) 2019-03-26 2019-03-26 一种后栅极铁电栅场效应晶体管及其制备方法

Country Status (3)

Country Link
US (1) US11996454B2 (zh)
CN (1) CN109980014B (zh)
WO (1) WO2020191792A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
WO2021184171A1 (zh) * 2020-03-17 2021-09-23 华为技术有限公司 一种多层薄膜制备方法及多层薄膜
WO2022048134A1 (zh) * 2020-09-07 2022-03-10 中国科学院微电子研究所 带铁电或负电容材料的器件及制造方法及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223965B (zh) * 2021-04-19 2023-02-24 杭州电子科技大学 一种补偿负电容晶体管内部栅电势损失的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
CN107134487A (zh) * 2017-06-06 2017-09-05 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法
CN108183107A (zh) * 2016-11-29 2018-06-19 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
DE10156470B4 (de) * 2001-11-16 2006-06-08 Infineon Technologies Ag RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US7242063B1 (en) * 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7148548B2 (en) * 2004-07-20 2006-12-12 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US7553718B2 (en) * 2005-01-28 2009-06-30 Texas Instruments Incorporated Methods, systems and structures for forming semiconductor structures incorporating high-temperature processing steps
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
CN103066122B (zh) * 2011-10-20 2016-01-20 中国科学院微电子研究所 Mosfet及其制造方法
US9093559B2 (en) * 2012-03-09 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of hybrid high-k/metal-gate stack fabrication
DE102012205977B4 (de) * 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
DE102013204614B4 (de) * 2013-03-15 2016-03-24 Globalfoundries Inc. Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
US9368605B2 (en) * 2013-08-28 2016-06-14 Globalfoundries Inc. Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
US9349823B2 (en) * 2013-11-14 2016-05-24 GlobalFoundries, Inc. Methods of scaling thickness of a gate dielectric structure, methods of forming an integrated circuit, and integrated circuits
US9293556B2 (en) * 2014-07-29 2016-03-22 Globalfoundries Inc. Semiconductor structure including a ferroelectric transistor and method for the formation thereof
WO2017171851A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Ferroelectric-based field-effect transistor with threshold voltage switching for enhanced on-state and off-state performance
US10050143B2 (en) * 2016-09-13 2018-08-14 International Business Machines Corporation Integrated ferroelectric capacitor/ field effect transistor structure
KR102342550B1 (ko) * 2017-06-09 2021-12-23 삼성전자주식회사 반도체 장치
CN109904229A (zh) * 2017-12-08 2019-06-18 萨摩亚商费洛储存科技股份有限公司 垂直式铁电薄膜储存晶体管和资料写入及读出方法
US10748931B2 (en) * 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
KR102606923B1 (ko) * 2018-06-21 2023-11-27 삼성디스플레이 주식회사 표시장치
US10879392B2 (en) * 2018-07-05 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor device
US11069676B2 (en) * 2019-09-27 2021-07-20 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
CN108183107A (zh) * 2016-11-29 2018-06-19 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107134487A (zh) * 2017-06-06 2017-09-05 湘潭大学 一种基于氧化铪的铁电栅结构及其制备工艺
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184171A1 (zh) * 2020-03-17 2021-09-23 华为技术有限公司 一种多层薄膜制备方法及多层薄膜
WO2022048134A1 (zh) * 2020-09-07 2022-03-10 中国科学院微电子研究所 带铁电或负电容材料的器件及制造方法及电子设备
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法

Also Published As

Publication number Publication date
CN109980014B (zh) 2023-04-18
US11996454B2 (en) 2024-05-28
US20220020855A1 (en) 2022-01-20
WO2020191792A1 (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
TWI411107B (zh) 高效能金氧半場效電晶體
CN109980014A (zh) 一种后栅极铁电栅场效应晶体管及其制备方法
CN109950316B (zh) 一种氧化铪基铁电栅场效应晶体管及其制备方法
CN101419984B (zh) 半导体结构及其形成方法
TWI283030B (en) Method and apparatus for a semiconductor device with a high-k gate dielectric
TWI317174B (en) A programmable non-volatile memory device and process
TWI343652B (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
CN109727870A (zh) 半导体器件及其制造方法
JP4465413B1 (ja) 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
KR102494684B1 (ko) 강유전성 반도체 소자 및 이의 제조 방법
TWI334157B (en) Semiconductor device and method for manufacturing semiconductor device
CN106409909A (zh) 制造集成电路器件的方法
TW200917467A (en) Highly scalable thin film transistor
CN103545211A (zh) 半导体器件制造方法
TW201005808A (en) Structure and method to control oxidation in high-k gate structures
CN105321883A (zh) 制造半导体器件的方法
CN109962112B (zh) 一种铁电栅场效应晶体管及其制备方法
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
CN103794483B (zh) 具有金属栅极的半导体器件的制作方法
TWI299193B (en) Method for fabricating a layer arrangement, layer arrangement and memory arrangement
TW200921854A (en) Non-volatile memory and method of manufacturing thereof
CN111799265A (zh) 一种三维nand型铁电场效应晶体管存储器及其制备方法
CN104733609B (zh) 半导体结构及其形成方法、电阻存储器
CN102479812B (zh) 半导体器件及其制造方法
TW200901474A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant