CN112259552A - 一种铁电场效应晶体管存储器及其制备方法 - Google Patents

一种铁电场效应晶体管存储器及其制备方法 Download PDF

Info

Publication number
CN112259552A
CN112259552A CN202011124823.7A CN202011124823A CN112259552A CN 112259552 A CN112259552 A CN 112259552A CN 202011124823 A CN202011124823 A CN 202011124823A CN 112259552 A CN112259552 A CN 112259552A
Authority
CN
China
Prior art keywords
layer
ferroelectric
field effect
gate electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011124823.7A
Other languages
English (en)
Inventor
廖敏
杨棋钧
李华山
孙智杰
曾斌建
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202011124823.7A priority Critical patent/CN112259552A/zh
Publication of CN112259552A publication Critical patent/CN112259552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种铁电场效应晶体管存储器及其制备方法,铁电场效应晶体管存储器包括:衬底;晶体管栅极结构,晶体管栅极结构设于衬底的表面,包括自下而上依次层叠设置的绝缘层、铁电层和栅电极层;衬底上形成有源极和漏极,且晶体管栅极结构位于源极和漏极之间;源极、栅电极层和漏极上分别连接有金属引线。通过铁电场效应晶体管中的硅化物栅电极对氧化铪基薄膜铁电相的诱导,以提高铁电性,且硅化物栅电极和氧化铪基薄膜能够形成良好的界面从而降低界面缺陷。

Description

一种铁电场效应晶体管存储器及其制备方法
技术领域
本发明涉及晶体管技术领域,特别涉及一种铁电场效应晶体管存储器及其制备方法。
背景技术
铁电场效应晶体管存储器具有集成度高、读写速度快、低功耗、与CMOS工艺有良好的兼容性等优点,相比于电容结构的铁电随机存储器,其结构更简单,集成度更高;因此铁电场效应晶体管存储器被广泛认为是下一代存储器中最有潜力的存储器之一。
铁电场效应晶体管存储器的栅结构依次为金属电极层/铁电层/缓冲层/硅衬底层,铁电层材料具有双稳定的自发极化,根据铁电材料所处的极化状态(向上或向下极化)进行信息的存储(“1”或“0”)。目前使用的铁电层材料多为锆钛酸铅(PZT)和钛酸锶铋(BST)等传统铁电材料,但随着存储器向着集成度高、成本低方向发展的趋势,传统铁电薄膜材料的铁电性能随着其厚度的减小而降低甚至失效;且传统铁电材料导致铁电场效应晶体管存储器的制备工艺与CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺不兼容,因而传统铁电材料很难再满足铁电存储器的发展需求。
氧化铪基铁电薄膜材料能够很好地解决上述问题,当薄膜的厚度减小到10nm时仍具有较好的铁电性,且制备工艺与CMOS工艺具有良好的兼容性。目前,氧化铪基薄膜铁电场效应晶体管存储器还存在漏电流大和抗疲劳性能差等问题,比如:栅电极材料和氧化铪基薄膜在界面处容易发生扩散形成具有缺陷的界面层,造成较大的漏电流;氧化铪基薄膜的铁电性被广泛认为源自于其非中心对称的亚稳态正交相(Pca21),栅电极材料会对氧化铪基薄膜铁电相的诱导产生较大的影响,通过栅电极对氧化铪基薄膜铁电相的诱导是稳定其铁电性的方法之一。目前使用的电极多为氮化物(TiN和TaN),但在退火过程中容易发生界面反应产生缺陷,降低薄膜的铁电性能。
基于上述问题,在铁电场效应晶体管存储器中,提高铁电层材料的铁电性和降低栅极电容的界面缺陷等具有重要的意义。
发明内容
(一)发明目的
本发明的目的是提供一种铁电场效应晶体管存储器及制备方法,通过铁电场效应晶体管中的硅化物栅电极对氧化铪基薄膜铁电相的诱导,来提高铁电性。
(二)技术方案
为解决上述问题,根据本发明的一个方面,本发明提供了一种铁电场效应晶体管存储器,包括:衬底;晶体管栅极结构,所述晶体管栅极结构设于所述衬底的表面,包括自下而上依次层叠设置的绝缘层、铁电层和栅电极层;所述衬底上形成有源极和漏极,且所述晶体管栅极结构位于所述源极和所述漏极之间;所述源极、所述栅电极层和所述漏极上分别连接有金属引线。
进一步的,还包括:保护层;所述保护层覆盖于所述衬底的表面,并包覆所述晶体管栅极结构;所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均穿过保护层并延伸至所述保护层外。
进一步的,所述衬底包括硅或锗。
进一步的,所述绝缘层包括SiO2、SiON、HfO2和HfSiON中的一种。
进一步的,所述铁电层包括氧化铪基铁电薄膜;或所述铁电层包括Zr、Y、Al、Gd、Sr和La中的一种或多种元素掺杂的氧化铪基铁电薄膜。
进一步的,所述栅电极层包括硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。
进一步的,所述金属引线包括铝或铜。
根据本发明的另一个方面,本发明提供了一种铁电场效应晶体管存储器的制备方法,包括:在衬底表面自下而上依次层叠设置绝缘层、铁电层和栅电极层;对所述绝缘层、所述铁电层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;在所述晶体管上覆盖SiO2,以形成保护层;在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
根据本发明的另一个方面,本发明提供了一种铁电场效应晶体管存储器的制备方法,包括:在衬底表面自下而上依次层叠设置绝缘层和栅电极层;对所述绝缘层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;在所述晶体管上覆盖SiO2,以形成保护层;通过化学机械抛光技术对所述晶体管进行平面化抛光,并刻蚀除去所述晶体管栅极结构;在除去所述晶体管栅极结构的区域自下而上依次层叠设置绝缘层、铁电层和栅电极层,并进行快速退火处理,得到铁电场效应晶体管存储器;在所述铁电场效应晶体管存储器上覆盖SiO2,以形成保护层;在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
根据本发明的另一个方面,本发明提供了一种铁电场效应晶体管存储器的制备方法,包括:在衬底表面自下而上依次层叠设置绝缘层、铁电层和栅电极层;对所述绝缘层、所述铁电层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;在所述晶体管上覆盖SiO2,以形成保护层;通过化学机械抛光技术对所述晶体管进行平面化抛光,并刻蚀除去所述晶体管栅极结构的所述栅电极层;在所述晶体管栅极结构上形成栅电极层,得到铁电场效应晶体管存储器;在所述铁电场效应晶体管存储器上覆盖SiO2,以形成保护层;在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
本发明使用硅化物作铁电场效应晶体管存储器的栅电极层,且本发明所选用的硅化物为萤石结构,能够诱导氧化铪基铁电薄膜向非中心对称的亚稳态正交相转变,即诱导铁电相变,能够提高铁电层的铁电性能。
硅化物栅电极还可以和氧化铪基铁电薄膜形成良好的界面,能够进一步减少缺陷,提高界面性能。
同时,硅化物栅电极的制备工艺与硅工艺具有良好的兼容性。
附图说明
图1是本发明提供的铁电场效应晶体管存储器的结构示意图;
图2是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S1的示意图;
图3是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S2的示意图;
图4是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S3的示意图;
图5是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S4的示意图;
图6是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S5的示意图;
图7是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S6的示意图。
附图标记:
1-衬底;2-源极;3-漏极;4-绝缘层;5-铁电层;6-栅电极;7-保护层;8-金属引线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
下面结合附图和实施例对本发明进行详细说明。
实施例一
图1是本发明提供的铁电场效应晶体管存储器的结构示意图,如图1所示,本实施例提供的铁电场效应晶体管存储器包括:
衬底1,以及衬底1上形成的源极2和漏极3;
晶体管栅极结构设于衬底1的表面,且位于源极2和漏极3之间;晶体管栅极结构包括自下而上依次层叠设置的绝缘层4、铁电层5和栅电极层6;
保护层7覆盖于衬底1的表面,并包覆晶体管栅极结构;
源极2、栅电极层6和漏极3上分别连接有金属引线8;其中,金属引线8的一端均连接源极2、栅电极层6和漏极3,金属引线8的另一端均穿过保护层7并延伸至保护层7外。
可选的,衬底1的材料包括硅或锗。优选的,衬底1由p型硅材料组成,源极2和漏极3由掺杂浓度为6×1015cm-3的n型硅材料组成。
可选的,绝缘层4的材料包括SiO2、SiON、HfO2和HfSiON中的一种。
可选的,铁电层5的材料包括氧化铪基铁电薄膜;或铁电层5的材料包括Zr、Y、Al、Gd、Sr和La中的一种或多种元素掺杂的氧化铪基铁电薄膜。优选的,铁电层5的材料为Hf0.5Zr0.5O2(HZO),铁电层5的厚度为12nm。
可选的,栅电极层6的材料包括硅化物,具体地,栅电极层6的材料包括硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。优选的,栅电极层6的材料为硅化镍(NiSi2),栅电极层6的厚度为30nm。
可选的,金属引线8的材料包括铝或铜。
上述铁电场效应晶体管存储器的制备工艺流程步骤如下:
步骤S1:准备洁净的衬底1。
步骤S2:形成晶体管栅极结构。
具体地,采用原子层淀积工艺,在清洗过的p型硅材料衬底1上沉积绝缘层4,绝缘层4的材料为氧化硅(SiO2),厚度为2.8nm;沉积环境为:从室温升至250℃,压强为10hPa。
之后采用原子层沉积工艺,在绝缘层4上沉积铁电层5,铁电层5的材料为Hf0.5Zr0.5O2(HZO),厚度为12nm,沉积温度为280℃。
之后通过共溅射方法在铁电层5上沉积栅电极层6,栅电极层6的材料为硅化镍(NiSi2),厚度为30nm;沉积环境为:压强1×10-5Pa,气氛为氩气。
最后在栅电极层6上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,定义出晶体管的源极区和漏极区,并通过刻蚀工艺形成晶体管栅极结构。
步骤S3:晶体管源极2和漏极3的形成。
通过离子注入技术形成晶体管的源极2和漏极3,具体地,在源极区和漏极区进行P离子注入,注入剂量为6×1015cm-3,注入时的加速电压为20keV。
最后进行退火处理以激活源极2和漏极3,具体地,在温度为1000℃、N2氛围下退火1分钟。
步骤S4:形成保护层7。
采用等离子体增强化学气相沉积法形成保护层7,将铁电场效应晶体管全部覆盖,然后通过化学机械抛光技术对晶体管进行平面化抛光。具体地,保护层7的材料为氧化硅(SiO2),厚度为350nm,沉积温度为300℃。
步骤S5:金属引线8的形成。
通过光刻和刻蚀技术,在保护层7内形成三个引线孔,三个引线孔分别对应源极2、漏极3和栅电极层6;再通过热蒸发工艺,向引线孔中蒸镀铝以使其表面形成薄膜;之后将金属引线8分别沉积到三个引线孔中。
最后通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺将源极2、漏极3和栅电极层6的金属引线8隔开。
实施例二
本实施例制备得到的铁电场效应晶体管存储器与实施例一的结构相同,不同的是制备材料、厚度、制备环境、制备工艺流程等。
其中,衬底1由p型硅材料组成,衬底1上形成的源极2和漏极3由掺杂浓度为6×1015cm-3的n型硅材料组成。
绝缘层4的材料为氧化硅(SiO2),绝缘层4的厚度为3nm;铁电层5的材料为Hf0.5Zr0.5O2(HZO),厚度为12nm;栅电极层6材料为硅化镍(NiSi2),厚度为30nm。金属引线8的材料为金属铝(Al)。
本实施例的铁电场效应晶体管存储器的制备工艺流程步骤如图2-图7所示。
图2是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S1的示意图,如图2所示。
步骤S1:准备洁净的衬底1,并在衬底1上形成绝缘层4和栅电极层6。
具体地,衬底1由p型硅材料组成。
采用湿氧工艺,在清洗过的p型硅材料衬底1上生长厚度为15nm的氧化硅(SiO2),作为绝缘层4;生长环境为:从室温升至250℃、压强为10hPa。
利用磁控溅射工艺,在绝缘层4上沉积厚度为30nm的氮化钛(TiN),作为栅电极层6,此时的沉积环境为:温度300℃,压强为0.28Pa,溅射功率为115W。
图3是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S2的示意图,如图3所示。
步骤S2:晶体管源极2和漏极3的形成。
具体地,在栅电极层6上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,定义出源极区和漏极区,并通过刻蚀工艺形成“假栅结构”(绝缘层4+栅电极层6)。
通过离子注入技术形成晶体管的源极2和漏极3,具体地,在源极区和漏极区进行P离子注入,注入剂量为6×1015cm-3,注入时的加速电压为20keV。之后进行退火处理以激活源极2和漏极3,具体地,在温度为1000℃、N2氛围下退火1分钟。
图4是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S3的示意图,如图4所示。
步骤S3:晶体管保护层7的形成。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在衬底1上沉积氧化硅(SiO2)材料,将晶体管全部覆盖,以形成晶体管的保护层7,保护层7的厚度为400nm。
图5是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S4的示意图,如图5所示。
步骤S4:刻蚀除去“假栅结构”。
通过化学机械抛光技术对晶体管进行平面化抛光,再通过刻蚀工艺将“假栅结构”刻蚀除去。
图6是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S5的示意图,如图6所示。
步骤S5:晶体管栅极结构的形成。
通过原子层淀积工艺在刻蚀后形成的栅极区沉积绝缘层4,绝缘层4的材料为氧化硅(SiO2),绝缘层4的厚度为3nm;沉积环境为:温度从室温升至250℃,压强为10hPa。
采用原子层沉积工艺在绝缘层4上沉积铁电层5,铁电层5的材料为Hf0.5Zr0.5O2(HZO),铁电层5的厚度为12nm;沉积温度为280℃。
通过共溅射方法在铁电层5上沉积栅电极层6,栅电极层6的材料为硅化镍(NiSi2),栅电极层6的厚度为30nm,沉积环境为:压强1×10-5Pa,气氛为氩气。
最后在500℃的退火炉中进行10分钟的退火处理,以形成稳定的绝缘层4、铁电层5和栅电极层6。
图7是本发明提供的实施例二的制备铁电场效应晶体管存储器的步骤S6的示意图,如图7所示。
步骤S6:晶体管保护层7的形成。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,继续沉积氧化硅(SiO2)材料,将晶体管全部覆盖形成晶体管的保护层7,厚度为350nm。
步骤S6:晶体管金属引线8的形成。
通过光刻和刻蚀技术,在保护层7内形成三个引线孔,三个引线孔分别对应源极2、漏极3和栅电极层6;再通过热蒸发工艺,向引线孔中蒸镀铝以使其表面形成薄膜;之后将金属引线8分别沉积到三个引线孔中。
最后通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺将源极2、漏极3和栅电极层6的金属引线8隔开。
实施例三
本实施例制备得到的铁电场效应晶体管存储器与实施例一的结构相同,不同的是制备材料、厚度、制备环境、制备工艺流程等。
其中,衬底1由p型硅材料组成;衬底1上形成的源极2和漏极3由掺杂浓度为6×1015cm-3的n型硅材料组成。
绝缘层4的材料为氧化硅(SiO2),厚度为3nm;铁电层5的材料为Hf0.5Zr0.5O2(HZO),厚度为12nm;栅电极层6的材料为硅化镍(NiSi2),厚度为30nm;金属引线8的材料为金属铝(Al)。
本实施例的铁电场效应晶体管存储器的制备工艺流程步骤如下:
步骤S1:准备洁净的衬底1。
步骤S2:形成晶体管栅极结构。
在衬底1上形成绝缘层4、铁电层5和栅电极层6,得到晶体管栅极结构。具体地,通过原子层淀积工艺在清洗过的p型硅材料衬底1上沉积绝缘层4,绝缘层4的材料为氧化硅(SiO2),绝缘层4的厚度为3nm,沉积温度为从室温升至250℃,压强为10hPa。
采用原子层沉积工艺在绝缘层4上沉积铁电层5,铁电层5的材料为Hf0.5Zr0.5O2(HZO),铁电层5的厚度为12nm,沉积温度为280℃。
利用磁控溅射工艺在铁电层5上沉积厚度为30nm的氮化钛(TiN),作为晶体管的栅电极层6,沉积温度为300℃,压强为0.28Pa,溅射功率为115W。
最后在栅电极层6上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,定义出晶体管的源极区和漏极区,并通过刻蚀工艺形成晶体管栅极结构。
步骤:晶体管源极2和漏极3的形成。
通过离子注入技术形成晶体管的源极2和漏极3,具体地,在源极区和漏极区进行P离子注入,注入剂量为6×1015cm-3,注入时的加速电压为20keV。
进行退火处理以激活源极2和漏极3,具体地,在温度为1000℃、N2氛围下退火1分钟。
步骤S4:形成保护层7。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在基板上沉积氧化硅(SiO2)材料,将晶体管全部覆盖形成晶体管的保护层7,厚度为400nm。
步骤S5:平面化抛光后刻蚀栅电极层6。
通过化学机械抛光技术对晶体管进行平面化抛光,再通过刻蚀工艺将栅极结构上的栅电极层6刻蚀除去。
步骤S6:平面化抛光后刻蚀栅电极层6。
在步骤S5的基础上重新沉积栅电极层6,具体地,在铁电层5上通过共溅射方法再次沉积栅电极层6,材料为硅化镍(NiSi2),压强为1×10-5Pa,气氛为氩气,厚度为30nm,然后在退火炉中进行500℃,10分钟的退火。
步骤S7:晶体管保护层7的形成。
采用等离子体增强化学气相沉积法,在温度为300℃的条件下,在基板上沉积氧化硅(SiO2)材料,将晶体管全部覆盖形成晶体管的保护层,厚度为350nm。
步骤S8:金属引线8的形成。
通过光刻和刻蚀技术,在保护层7内形成三个引线孔,三个引线孔分别对应源极2、漏极3和栅电极层6;再通过热蒸发工艺,向引线孔中蒸镀铝以使其表面形成薄膜;之后将金属引线8分别沉积到三个引线孔中。
最后通过光刻技术,将掩膜版上的图案转移到基板上,通过刻蚀工艺将源极、漏极和栅电极的金属引线隔开。
本发明旨在保护一种铁电场效应晶体管存储器及其制备方法,铁电场效应晶体管存储器包括:衬底;晶体管栅极结构,晶体管栅极结构设于衬底的表面,包括自下而上依次层叠设置的绝缘层、铁电层和栅电极层;衬底上形成有源极和漏极,且晶体管栅极结构位于源极和漏极之间;源极、栅电极层和漏极上分别连接有金属引线。通过铁电场效应晶体管中的硅化物栅电极对氧化铪基薄膜铁电相的诱导,以提高铁电性,且硅化物栅电极和氧化铪基薄膜能够形成良好的界面从而降低界面缺陷。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种铁电场效应晶体管存储器,其特征在于,包括:
衬底;
晶体管栅极结构,所述晶体管栅极结构设于所述衬底的表面,包括自下而上依次层叠设置的绝缘层、铁电层和栅电极层;
所述衬底上形成有源极和漏极,且所述晶体管栅极结构位于所述源极和所述漏极之间;
所述源极、所述栅电极层和所述漏极上分别连接有金属引线。
2.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,还包括:保护层;
所述保护层覆盖于所述衬底的表面,并包覆所述晶体管栅极结构;
所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均穿过所述保护层并延伸至所述保护层外。
3.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,
所述衬底包括硅或锗。
4.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,
所述绝缘层包括SiO2、SiON、HfO2和HfSiON中的一种。
5.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,
所述铁电层包括氧化铪基铁电薄膜;或
所述铁电层包括Zr、Y、Al、Gd、Sr和La中的一种或多种元素掺杂的氧化铪基铁电薄膜。
6.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,
所述栅电极层包括硅化镍、硅化钴、硅化铪、硅化铂、硅化钛、硅化钼和硅化钨中的一种。
7.根据权利要求1所述的铁电场效应晶体管存储器,其特征在于,
所述金属引线包括铝或铜。
8.一种铁电场效应晶体管存储器的制备方法,其特征在于,包括:
在衬底表面自下而上依次层叠设置绝缘层、铁电层和栅电极层;
对所述绝缘层、所述铁电层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;
通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;
在所述晶体管上覆盖SiO2,以形成保护层;
在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;
其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
9.一种铁电场效应晶体管存储器的制备方法,其特征在于,包括:
在衬底表面自下而上依次层叠设置绝缘层和栅电极层;
对所述绝缘层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;
通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;
在所述晶体管上覆盖SiO2,以形成保护层;
通过化学机械抛光技术对所述晶体管进行平面化抛光,并刻蚀除去所述晶体管栅极结构;
在除去所述晶体管栅极结构的区域自下而上依次层叠设置绝缘层、铁电层和栅电极层,并进行快速退火处理,得到铁电场效应晶体管存储器;
在所述铁电场效应晶体管存储器上覆盖SiO2,以形成保护层;
在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;
其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
10.一种铁电场效应晶体管存储器的制备方法,其特征在于,包括:
在衬底表面自下而上依次层叠设置绝缘层、铁电层和栅电极层;
对所述绝缘层、所述铁电层和所述栅电极层进行刻蚀,在所述衬底表面定义出源极区和漏极区,并形成晶体管栅极结构;
通过离子注入技术形成晶体管的源极和漏极,并进行退火以激活所述源极和所述漏极;
在所述晶体管上覆盖SiO2,以形成保护层;
通过化学机械抛光技术对所述晶体管进行平面化抛光,并刻蚀除去所述晶体管栅极结构的所述栅电极层;
在所述晶体管栅极结构上再次设置栅电极层,得到铁电场效应晶体管存储器;
在所述铁电场效应晶体管存储器上覆盖SiO2,以形成保护层;
在所述源极、所述栅电极层和所述漏极上分别连接金属引线,得到铁电场效应晶体管存储器;
其中,所述金属引线的一端均连接所述源极、所述栅电极层和所述漏极,所述金属引线的另一端均延伸至所述保护层外。
CN202011124823.7A 2020-10-20 2020-10-20 一种铁电场效应晶体管存储器及其制备方法 Pending CN112259552A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011124823.7A CN112259552A (zh) 2020-10-20 2020-10-20 一种铁电场效应晶体管存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011124823.7A CN112259552A (zh) 2020-10-20 2020-10-20 一种铁电场效应晶体管存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN112259552A true CN112259552A (zh) 2021-01-22

Family

ID=74245102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011124823.7A Pending CN112259552A (zh) 2020-10-20 2020-10-20 一种铁电场效应晶体管存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112259552A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118818A1 (en) * 2012-05-08 2015-04-30 Haizhou Yin Method for manufacturing semiconductor device
US20160118245A1 (en) * 2013-12-18 2016-04-28 Peking University Method for fabricating quasi-soi source/drain field effect transistor device
US20180240803A1 (en) * 2017-02-23 2018-08-23 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
CN108538850A (zh) * 2018-04-18 2018-09-14 湘潭大学 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
US20180286987A1 (en) * 2017-03-31 2018-10-04 SK Hynix Inc. Nonvolatile memory device
US20180286988A1 (en) * 2017-03-31 2018-10-04 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
CN109950316A (zh) * 2019-03-26 2019-06-28 湘潭大学 一种氧化铪基铁电栅场效应晶体管及其制备方法
CN109962112A (zh) * 2019-03-26 2019-07-02 湘潭大学 一种铁电栅场效应晶体管及其制备方法
CN109980014A (zh) * 2019-03-26 2019-07-05 湘潭大学 一种后栅极铁电栅场效应晶体管及其制备方法
US20200127138A1 (en) * 2018-10-22 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same
US20200176585A1 (en) * 2018-11-29 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Negative-Capacitance Field Effect Transistor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118818A1 (en) * 2012-05-08 2015-04-30 Haizhou Yin Method for manufacturing semiconductor device
US20160118245A1 (en) * 2013-12-18 2016-04-28 Peking University Method for fabricating quasi-soi source/drain field effect transistor device
US20180240803A1 (en) * 2017-02-23 2018-08-23 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US20180286987A1 (en) * 2017-03-31 2018-10-04 SK Hynix Inc. Nonvolatile memory device
US20180286988A1 (en) * 2017-03-31 2018-10-04 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
CN108538850A (zh) * 2018-04-18 2018-09-14 湘潭大学 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
US20200127138A1 (en) * 2018-10-22 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same
US20200176585A1 (en) * 2018-11-29 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Negative-Capacitance Field Effect Transistor
CN109950316A (zh) * 2019-03-26 2019-06-28 湘潭大学 一种氧化铪基铁电栅场效应晶体管及其制备方法
CN109962112A (zh) * 2019-03-26 2019-07-02 湘潭大学 一种铁电栅场效应晶体管及其制备方法
CN109980014A (zh) * 2019-03-26 2019-07-05 湘潭大学 一种后栅极铁电栅场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US7700454B2 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
US8765570B2 (en) Manufacturable high-k DRAM MIM capacitor structure
JP2002314072A (ja) 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
JP2000022111A (ja) 高温酸化を用いた半導体素子のキャパシタ形成方法
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US20080164582A1 (en) Semiconductor devices and methods of manufacture thereof
JP7015011B2 (ja) 強誘電性誘電材料の多段階堆積
CN112151602B (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
WO2013070439A1 (en) Top electrode templating for dram capacitor
WO2021253527A1 (zh) 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器
CN113948520A (zh) 一种氧化铪基铁电电容及其制备方法
WO2013070437A1 (en) Adsorption site blocking method for co-doping ald films
CN108550576B (zh) 一种非易失性铁电随机存储器及制备工艺
JP5655585B2 (ja) 半導体装置の製造方法
US20130071986A1 (en) Partial etch of dram electrode
TW466750B (en) Semiconductor device and production thereof
US20230015172A1 (en) Thin film structure including dielectric material layer and electronic device employing the same
CN112259552A (zh) 一种铁电场效应晶体管存储器及其制备方法
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
JP2012151497A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination