CN103794483B - 具有金属栅极的半导体器件的制作方法 - Google Patents
具有金属栅极的半导体器件的制作方法 Download PDFInfo
- Publication number
- CN103794483B CN103794483B CN201210424674.5A CN201210424674A CN103794483B CN 103794483 B CN103794483 B CN 103794483B CN 201210424674 A CN201210424674 A CN 201210424674A CN 103794483 B CN103794483 B CN 103794483B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- metal gates
- dummy grid
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 236
- 239000002184 metal Substances 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 157
- 239000000463 material Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000003701 mechanical milling Methods 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910010037 TiAlN Inorganic materials 0.000 description 4
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical compound [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910021324 titanium aluminide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- -1 oxonium ion Chemical class 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- BRGOCSWOKBOIOJ-UHFFFAOYSA-N N.[O-2].[Hf+4] Chemical compound N.[O-2].[Hf+4] BRGOCSWOKBOIOJ-UHFFFAOYSA-N 0.000 description 1
- GSZNHRGXAVYPDE-UHFFFAOYSA-N N.[O-2].[Zr+4] Chemical compound N.[O-2].[Zr+4] GSZNHRGXAVYPDE-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种具有金属栅极的半导体器件的制作方法，该方法在去除伪栅极中对应PMOS晶体管区域或NMOS晶体管区域的部分之后，增加了清洗及在剩余伪栅极侧壁形成金属硅化物的步骤，故能防止在PMOS晶体管金属栅极与NMOS晶体管金属栅极的接触位置处形成不导电的界面层，避免了由PMOS晶体管金属栅极与NMOS晶体管金属栅极构成的整个金属栅极方块电阻增大、PMOS晶体管金属栅极与NMOS晶体管金属栅极中电子移动速度减慢，进而防止半导体器件的运行速度降低。本发明在PMOS晶体管金属栅极与NMOS晶体管金属栅极接触位置处形成的金属硅化物是导电的，不会降低半导体器件的运行速度。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种具有金属栅极的半导体器件的制作方法。
背景技术
现有集成电路制造中的一个普遍趋势是生产具有很小特征尺寸的晶体管，且晶体管大多包括由材料为氧化硅（或氮氧化硅等）的栅介电层、材料为多晶硅的栅极构成的叠层结构。随着晶体管尺寸变得越来越小，晶体管出现了许多问题，如栅极电流泄露（gate leakage）、多晶硅耗尽（poly depletion）、硼穿透（boron penetration）效应等，这些都影响了集成电路的进一步发展。为解决上述问题，人们研究了一种新型晶体管：它将栅介电层的材料由氧化硅替换为高K介电层（这里的K是指一种介电常数）、将栅极的材料由多晶硅替换为金属，形成由高K介电层及金属栅极构成的叠层结构，大大提高了集成电路的性能。具体地，这种具有金属栅极的晶体管制作方法可参照于2011年11月15日公开、公开号为US8058119的美国专利。
在某些半导体器件中，一些PMOS晶体管的金属栅极与一些NMOS晶体管的金属栅极连成一个整体。举例来讲，图1是一种静态随机存储器单元的电路连接示意图，如图1所示，静态随机存储器（static random access memory，简称SRAM）是由六个晶体管构成，分别为晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6，其中，晶体管M1的栅极与晶体管M2的栅极连成一个整体，晶体管M3的栅极与晶体管M4的栅极连成一个整体，其中，晶体管M1为具有金属栅极的PMOS晶体管，晶体管M2为具有金属栅极的NMOS晶体管。
下面结合图2至图6对一种具有PMOS晶体管及NMOS晶体管的半导体器件的制作方法作介绍，所述PMOS晶体管具有金属栅极，所述NMOS晶体管具有金属栅极，且PMOS晶体管的金属栅极与NMOS晶体管的金属栅极连成一个整体。
如图2所示，提供半导体衬底1，半导体衬底1包括PMOS晶体管区域1a及NMOS晶体管区域1b，半导体衬底1内形成有浅沟槽隔离结构2，浅沟槽隔离结构2将半导体衬底1内的相邻两个有源区隔离开。半导体衬底1上形成有高K介电层3，高K介电层3上形成有伪栅极4，伪栅极4的一部分设置在预形成PMOS晶体管金属栅极所在位置，另一部分设置在预形成NMOS晶体管金属栅极所在位置。
结合图2及图3所示，在伪栅极4上形成图形化光刻胶层5，图形化光刻胶层5将伪栅极4中对应NMOS晶体管区域1b的部分覆盖住，以图形化光刻胶层5为掩模对伪栅极4进行干法刻蚀，伪栅极4中对应PMOS晶体管区域1a的部分被去除，残余的伪栅极为剩余伪栅极4a，在被去除的伪栅极所在位置形成第一沟槽T1。
如图4所示，去除图3中残余的图形化光刻胶层5，在剩余伪栅极4a及第一沟槽T1上形成金属层（未图示），对金属层进行平坦化处理，第一沟槽T1被金属层6填满，金属层6为PMOS晶体管的金属栅极。
结合图4及图5所示，利用干法刻蚀去除剩余伪栅极4a，在被去除的剩余伪栅极4a所在位置形成第二沟槽T2。
如图6所示，在金属层6及第二沟槽T2上形成金属层（未图示），对金属层进行平坦化处理，第二沟槽T2被金属层7填满，金属层7为NMOS晶体管的金属栅极。PMOS晶体管的金属栅极即金属层6与NMOS晶体管的金属栅极即金属层7连成一个整体。
但是在实际应用中发现，上述制作方法制作而成的半导体器件运行速度较低。
发明内容
本发明要解决的问题是利用现有半导体器件制作方法制作而成的半导体器件运行速度较低，该半导体器件具有PMOS晶体管及NMOS晶体管，所述PMOS晶体管具有金属栅极，所述NMOS晶体管具有金属栅极，且PMOS晶体管的金属栅极与NMOS晶体管的金属栅极连成一个整体。
为解决上述问题，本发明提供了一种具有金属栅极的半导体器件的制作方法，其包括：
提供半导体衬底，所述半导体衬底上形成有高K介电层，所述半导体衬底包括第一晶体管区域及第二晶体管区域，所述第一晶体管区域及第二晶体管区域中一个为PMOS晶体管区域，另一个为NMOS晶体管区域；
在所述高K介电层上形成伪栅极，所述伪栅极的一部分设置在预形成PMOS晶体管金属栅极所在位置，另一部分设置在预形成NMOS晶体管金属栅极所在位置；
去除所述伪栅极中对应所述第一晶体管区域的部分，以形成第一沟槽；
进行清洗，以去除剩余伪栅极侧壁上的杂质，在剩余伪栅极的侧壁形成金属硅化物；
在所述第一沟槽内形成第一金属栅极；
去除剩余伪栅极，以形成第二沟槽；
在所述第二沟槽内形成第二金属栅极，所述第一金属栅极与第二金属栅极之间被所述金属硅化物隔开。
可选地，所述第一沟槽的形成方法包括：
在所述伪栅极上形成硬掩模层；
对所述硬掩模层及伪栅极进行图形化处理，以去除所述硬掩模层及伪栅极中对应所述第一晶体管区域的部分；
在剩余伪栅极的侧壁形成金属硅化物的方法包括：
在剩余硬掩模层及高K介电层上形成接触金属层；
进行退火，与剩余伪栅极侧壁接触的接触金属层与剩余伪栅极发生反应，以在剩余伪栅极的侧壁形成金属硅化物。
可选地，在剩余伪栅极的侧壁形成金属硅化物之后，去除没有发生反应的接触金属层。
可选地，所述硬掩模层的材料为氮化钛或氮化钽。
可选地，所述伪栅极的材料为多晶硅。
可选地，利用氢氟酸溶液进行所述清洗。
可选地，所述金属硅化物为硅化钛、硅化钴或硅化镍。
可选地，所述金属硅化物的厚度为1nm-10nm。
可选地，所述第一金属栅极的形成方法包括：
在剩余硬掩模层、金属硅化物及第一沟槽上形成第一金属层；
利用化学机械研磨工艺对所述第一金属层及剩余硬掩模层进行平坦化处理，剩余的填充在第一沟槽内的第一金属层构成所述第一金属栅极。
可选地，所述第一金属层至少由一层金属构成。
可选地，所述第二金属栅极的形成方法包括：
在所述第一金属栅极、金属硅化物及第二沟槽上形成第二金属层；
利用化学机械研磨工艺对所述第二金属层进行平坦化处理，剩余的填充在第二沟槽内的第二金属层构成所述第二金属栅极。
可选地，所述第二金属层至少由一层金属构成。
可选地，所述高K介电层与半导体衬底之间形成有界面层，所述高K介电层与伪栅极之间形成有保护层。
可选地，所述界面层的材料为氧化硅，所述保护层的材料为氮化钛。
与现有技术相比，本发明具有以下优点：
去除伪栅极中对应第一晶体管区域的部分以形成第一沟槽之后，本发明增加了清洗及在剩余伪栅极侧壁形成金属硅化物的步骤，所进行的清洗步骤可以去除剩余伪栅极侧壁上的杂质，清洗步骤之后在剩余伪栅极侧壁形成的金属硅化物可以避免剩余伪栅极的侧壁被氧化形成氧化硅，另外，该金属硅化物还可以避免在去除剩余伪栅极以形成第二金属栅极时，形成在第一沟槽内的第一金属栅极被氧化形成金属氧化物，第一金属栅极与第二金属栅极中，一个为PMOS晶体管的金属栅极，另一个为NMOS晶体管的金属栅极。因此，本发明可以防止PMOS晶体管金属栅极与NMOS晶体管金属栅极的接触位置处形成不导电的界面层，避免了由PMOS晶体管金属栅极与NMOS晶体管金属栅极构成的整个金属栅极方块电阻增大、PMOS晶体管金属栅极与NMOS晶体管金属栅极中电子移动速度减慢，进而防止半导体器件的运行速度降低。而在PMOS晶体管金属栅极与NMOS晶体管金属栅极接触位置处形成的金属硅化物是导电的，不会降低半导体器件的运行速度。
附图说明
图1是一种静态随机存储器单元的电路连接示意图；
图2至图6是现有一种具有PMOS晶体管及NMOS晶体管的半导体器件在各个制作阶段的剖视图，所述PMOS晶体管具有金属栅极，所述NMOS晶体管具有金属栅极，且PMOS晶体管的金属栅极与NMOS晶体管的金属栅极连成一个整体；
图7及图15是本发明的一个实施例中具有PMOS晶体管及NMOS晶体管的半导体器件在各个制作阶段的剖视图。
具体实施方式
如前所述，利用现有具有PMOS晶体管及NMOS晶体管的半导体器件制作方法制作而成的半导体器件存在运行速度较低的问题。发明人经过大量分析研究后得出导致该问题的原因如下：如图6所示，在理想情况下，我们希望PMOS晶体管的金属栅极（即金属层6）能与NMOS晶体管的金属栅极（即金属层7）直接接触，以避免PMOS晶体管金属栅极与NMOS晶体管金属栅极接触位置处形成的物质会影响由PMOS晶体管金属栅极与NMOS晶体管金属栅极构成的整个金属栅极的方块电阻（sheet resistance），进而避免半导体器件的运行速度会受影响。但实际上PMOS晶体管金属栅极及NMOS晶体管金属栅极并不是直接接触，在PMOS晶体管金属栅极及NMOS晶体管金属栅极的界面处形成有界面层8，界面层8主要包含氧化硅、聚合物（polymer），除此之外，界面层8还可能包含金属氧化物。由于界面层8是不导电的或导电率很低，这会使由PMOS晶体管金属栅极及NMOS晶体管金属栅极构成的整个金属栅极的方块电阻增大，使得半导体器件工作时PMOS晶体管金属栅极及NMOS晶体管金属栅极中的电子移动速度降低，进而降低了半导体器件的运行速度。具体地，所述氧化硅、聚合物及金属氧化物的形成原因如下：
结合图2及图3所示，对伪栅极4进行干法刻蚀之后，剩余伪栅极4a的侧壁暴露出来，由于剩余伪栅极4a的材料为多晶硅，而多晶硅很容易被氧化，因此，暴露出来的剩余伪栅极4a表面包括剩余伪栅极4a的侧壁很容易形成氧化硅。另外，在干法刻蚀伪栅极4时会产生一些聚合物，该聚合物会覆盖在剩余伪栅极4a侧壁上。结合图4及图5所示，在利用干法刻蚀去除剩余伪栅极4a时，刻蚀气体中会包含氧离子，在氧离子的作用下暴露出来的PMOS晶体管金属栅极侧壁（即金属层6侧壁）可能会被氧化进而形成金属氧化物。
得出导致具有PMOS晶体管及NMOS晶体管的半导体器件运行速度低的原因之后，发明人提出了一种半导体器件的制作方法，该方法在去除伪栅极中对应PMOS晶体管区域或NMOS晶体管区域的部分之后，增加了清洗及在剩余伪栅极侧壁形成金属硅化物的步骤，故能防止在PMOS晶体管金属栅极与NMOS晶体管金属栅极的接触位置处形成不导电的界面层，避免了半导体器件的运行速度降低。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
下面结合图7至图15对本发明所提供的具有PMOS晶体管及NMOS晶体管的半导体器件的制作方法作介绍，所述PMOS晶体管具有金属栅极，所述NMOS晶体管具有金属栅极，且PMOS晶体管的金属栅极与NMOS晶体管的金属栅极连成一个整体。
如图7所示，提供半导体衬底10，半导体衬底10上形成有高K介电层22。半导体衬底10包括第一晶体管区域11及第二晶体管区域12，第一晶体管区域11及第二晶体管区域12中一个为PMOS晶体管区域，在该区域可制作形成PMOS晶体管，另一个为NMOS晶体管区域，在该区域可制作形成NMOS晶体管。在本实施例中，第一晶体管区域11为PMOS晶体管区域，第二晶体管区域12为NMOS晶体管区域，即在第一晶体管区域11可制作形成PMOS晶体管，在第二晶体管区域12可制作形成NMOS晶体管。
作为一个具体的实施例，高K介电层22的材料为氧化铪（hafnium oxide）、氮氧化铪（hafnium silicon oxide）、氧化锆（zirconium oxide）、氮氧化锆（zirconium silicon oxide）。当然，高K介电层22还可选用其它介电常数大于氧化硅介电常数（3.9）的介电材料，例如可在高K介电层22中掺入一些其它元素，包括Si、La等等。作为一个具体的实施例，高K介电层22利用原子层沉积法（Atomic Layer Deposition，ALD）、金属有机气相沉积法（Metal-Organic Chemical Vapor Deposition，MOCVD）、分子束外延法（Molecular Beam Epitaxy，MBE）、化学气相沉积法（Chemical VaporDeposition，CVD）、物理气相沉积法（Physical Vapor Deposition，PVD）等方法形成。当然，高K介电层22还可利用本领域普通技术人员所熟知的其它沉积工艺形成。
然而，高K介电层22的缺点在于，其更容易提供较差品质的界面，如果直接在半导体衬底10上形成高K介电层22，较差品质的界面容易削弱最终形成半导体器件的电学性能。为了解决这个问题，在一个实施例中，在半导体衬底10与高K介电层22之间形成有界面层（interfacial layer，IL）21，界面层21不仅能在半导体衬底10和界面层21之间提供较佳品质的界面，还能在高K介电层22和界面层21之间提供较佳品质的界面，从而改善了高K介电层22与半导体衬底10之间的界面特性。作为一个具体的实施例，界面层21的材料为氧化硅，可利用热氧化或化学气相沉积法形成界面层21。
由于高K介电层22的质量对最终形成半导体器件的性能有重要影响（例如高K介电层22直接会影响晶体管的阈值电压（Threshold Voltage）），而在形成高K介电层22之后排队等待后续工艺的过程中，由于多种因素的影响，高K介电层22很容易受到污染或破坏。为了解决这个问题，在一个实施例中，高K介电层22上形成有保护层23。作为一个具体的实施例，保护层23的材料为氮化钛（TiN），可利用原子层沉积方法形成保护层23。
作为一个具体的实施例，半导体衬底10内还形成有浅沟槽隔离结构24，浅沟槽隔离结构24将半导体衬底10内的相邻两个有源区隔离开。
如图8所示，在高K介电层22上形成伪栅极30，伪栅极30的一部分设置在预形成PMOS晶体管金属栅极所在位置，另一部分设置在预形成NMOS晶体管金属栅极所在位置，换言之，用于形成PMOS晶体管金属栅极的伪栅极部分与用于形成NMOS晶体管金属栅极的伪栅极部分连成一个整体。当高K介电层22上形成有保护层23时，保护层23设置在高K介电层22与伪栅极30之间。
在一个实施例中，伪栅极30的材料为多晶硅。作为一个具体的实施例，可在保护层23上形成一层多晶硅层（未图示），然后在多晶硅层上形成图形化光刻胶层（未图示），所述图形化光刻胶层将用于形成PMOS晶体管金属栅极的多晶硅层部分覆盖住，并将用于形成NMOS晶体管金属栅极的多晶硅层部分覆盖住，然后以所述图形化光刻胶层为掩模，对所述多晶硅层进行刻蚀，未被刻蚀的多晶硅层部分形成伪栅极30。
在形成伪栅极30之后，在伪栅极30两侧形成源极和漏极（未图示），然后，在高K介电层22及伪栅极30上形成层间介质层（未图示），层间介质层的最低点高于伪栅极30的表面，层间介质层的材料可为氧化硅，然后利用化学机械研磨工艺对层间介质层进行平坦化处理，直至露出伪栅极30。当高K介电层22上形成有保护层23时在保护层23及伪栅极30上形成所述层间介质层。
结合图8及图9所示，去除伪栅极30中对应第一晶体管区域11的部分，以在被去除伪栅极部分所在位置形成第一沟槽T1，残留的伪栅极为剩余伪栅极31。在本实施例中，去除伪栅极30中对应PMOS晶体管的部分，第一沟槽T1内用于形成PMOS晶体管金属栅极。作为一个具体的实施例，可利用干法刻蚀去除伪栅极30中对应第一晶体管区域11的部分。
在一个实施例中，形成第一沟槽T1的方法包括：如图8所示，在伪栅极30上形成硬掩模层50，对硬掩模层50及伪栅极30进行图形化处理，以去除硬掩模层50及伪栅极30中对应第一晶体管区域11的部分，得到图9所示的结构。具体地，可在硬掩模层50上形成图形化光刻胶层（未图示），所述图形化光刻胶层将硬掩模层50中对应第二晶体管区域12的部分覆盖住，以所述图形化光刻胶层为掩模进行干法刻蚀，刻蚀气体至少包括Cl2，HBr，O2中的一种，除此之外，刻蚀气体还可包括He，以去除硬掩模层50及伪栅极30中对应第一晶体管区域11的部分，残余的硬掩模层为剩余硬掩模层51，然后去除残余的图形化光刻胶层。作为一个具体的实施例，硬掩模层50的厚度为硬掩模层50的材料为氮化钛（TiN）或氮化钽（TaN）。
去除伪栅极30中对应第一晶体管区域11的部分之后，剩余伪栅极31的侧壁暴露出来，由于多种因素的影响，暴露出来的剩余伪栅极31侧壁会形成杂质。所述杂质主要包括氧化硅及聚合物，具体地，所述氧化硅的形成原因如下：伪栅极31的材料为多晶硅，而多晶硅是一种很容易被氧化的材料，因此，在等待后续工艺的过程中很容易在剩余伪栅极31的侧壁形成氧化硅。所述聚合物的形成原因如下：在利用干法刻蚀去除伪栅极30中对应第一晶体管区域11的部分之后，会在剩余伪栅极31的侧壁形成聚合物。
为此，去除伪栅极30中对应第一晶体管区域11的部分之后，进行清洗，以去除剩余伪栅极31侧壁上的杂质。在一个实施例中，利用氢氟酸溶液进行所述清洗。具体地，氢氟酸溶液的浓度可为300:1~1000:1（水与浓氢氟酸的体积比）。
进行清洗之后，如图10所示，在剩余伪栅极31的侧壁形成金属硅化物40。在一个实施例中，金属硅化物40的形成方法包括：结合图9及图10所示，在剩余硬掩模层51及高K介电层22上形成接触金属层（未图示），作为一个具体的实施例，所述接触金属层的材料为钛（Ti）、钴（Co）或镍（Ni）；进行退火，作为一个具体的实施例，退火温度范围为250℃~650℃，与剩余伪栅极31侧壁接触的接触金属层与剩余伪栅极31发生反应，以在剩余伪栅极31的侧壁形成金属硅化物40，当所述接触金属层的材料为钛、钴或镍时，所形成金属硅化物40的材料依次为硅化钛（TiSi）、硅化钴（CoSi）或硅化镍（NiSi）。进行退火时，只有部分接触金属层与剩余伪栅极31发生反应，没有发生反应的部分所述接触金属层被去除。当高K介电层22上形成有保护层23时，在剩余硬掩模层51及保护层23上形成所述接触金属层。
在金属硅化物40的保护作用下，在等待后续工艺过程中剩余伪栅极31的侧壁不会再被氧化形成氧化硅。
在剩余伪栅极31的侧壁形成金属硅化物40之后，可去除剩余硬掩模层51，然后再形成晶体管的金属栅极，也可在形成晶体管金属栅极的过程中去除剩余硬掩模层51。
如图12所示，在第一沟槽T1内形成第一金属栅极60，在本实施例中，第一金属栅极60为PMOS晶体管的金属栅极。在一个实施例中，第一金属栅极60的形成方法包括：如图11所示，在剩余硬掩模层51、金属硅化物40及第一沟槽T1上形成第一金属层61，利用化学机械研磨工艺对第一金属层61及剩余硬掩模层51进行平坦处处理，以去除多余的第一金属层，以在第一沟槽T1内形成如图12所示的第一金属栅极60。第一金属层61至少由一层金属构成。作为一个具体的实施例，第一金属层61包括阻挡层（barrier layer）611、形成在阻挡层611上的P型功函数（work function）金属层612及形成在P型功函数金属层612上的铝层613。其中，阻挡层611的材料可为氮化钛（TiN）或氮化钽（TaN），其可利用原子层沉积、物理气相沉积、化学气相沉积等方法形成；P型功函数金属层612至少由一层金属构成，其材料可为氮化钽（TaN）、铝化钛（TiAl）、氮化钛铝（TiAlN）或氮化钨（WN），其可利用原子层沉积、物理气相沉积等方法形成。
结合图12及图13所示，去除剩余伪栅极31，在剩余伪栅极31所在位置形成第二沟槽T2。作为一个具体的实施例，利用干法刻蚀去除剩余伪栅极31。在去除剩余伪栅极31时，在金属硅化物40的保护作用下，由于金属硅化物40的性质很稳定，第一金属栅极60的侧壁不会被刻蚀气体中的氧离子氧化形成金属氧化物。
如图15所示，在第二沟槽T2内形成第二金属栅极70。在本实施例中，第二金属栅极70为NMOS晶体管的金属栅极。在一个实施例中，第二金属栅极70的形成方法包括：如图14所示，在第一金属栅极60、金属硅化物40及第二沟槽T2上形成第二金属层71，利用化学机械研磨工艺对第二金属层71进行平坦处处理，以去除多余的第二金属层，在第二沟槽T2内形成如图15所示的第二金属栅极70。第二金属层71由一层或多层（两层或以上）金属构成。作为一个具体的实施例，第一金属层71包括阻挡层（barrier layer）711、形成在阻挡层711上的N型功函数（work function）金属层712及形成在N型功函数金属层712上的铝层713。其中，阻挡层711的材料可为氮化钛（TiN）或氮化钽（TaN），其可利用原子层沉积、物理气相沉积、化学气相沉积等方法形成；N型功函数金属层712至少由一层金属构成，其材料可为氮化钽（TaN）、铝化钛（TiAl）或氮化钛铝（TiAlN），其可利用原子层沉积、物理气相沉积等方法形成。
由此可见，形成第二金属栅极70之后，第一金属栅极60与第二金属栅极70之间被金属硅化物40隔开，但由于金属硅化物40是导电材料，第一金属栅极60与第二金属栅极70仍然可视作一个金属栅极整体，不会影响由第一金属栅极60与第二金属栅极70构成的金属栅极的方块电阻，使得半导体器件工作时不会影响第一金属栅极60及第二金属栅极70中电子的移动速度，进而不会影响半导体器件的运行速度。
继续参照图15所示，在第一沟槽T1内形成第一金属栅极60、在第二沟槽T2内形成第二金属栅极70时，为了不影响第一金属层61（结合图11所示）及第二金属层71（结合图14所示）的填充质量，金属硅化物40的厚度不能太厚。在一个实施例中，金属硅化物40的厚度为1nm-10nm。
在上述实施例中，先去除伪栅极中对应PMOS晶体管区域的部分再去除伪栅极中对应NMOS晶体管区域的部分，然后先形成PMOS晶体管的金属栅极再形成NMOS晶体管的金属栅极。在其它实施例中，也可以先去除伪栅极中对应NMOS晶体管区域的部分再去除伪栅极中对应PMOS晶体管区域的部分，然后先形成NMOS晶体管的金属栅极再形成PMOS晶体管的金属栅极。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。
Claims (14)
1.一种具有金属栅极的半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有高K介电层，所述半导体衬底包括第一晶体管区域及第二晶体管区域，所述第一晶体管区域及第二晶体管区域中一个为PMOS晶体管区域，另一个为NMOS晶体管区域；
在所述高K介电层上形成伪栅极，所述伪栅极的一部分设置在预形成PMOS晶体管金属栅极所在位置，另一部分设置在预形成NMOS晶体管金属栅极所在位置；
去除所述伪栅极中对应所述第一晶体管区域的部分，以形成第一沟槽；
进行清洗，以去除剩余伪栅极侧壁上的杂质，在剩余伪栅极的侧壁形成金属硅化物；
在所述第一沟槽内形成第一金属栅极；
去除剩余伪栅极，以形成第二沟槽；
在所述第二沟槽内形成第二金属栅极，所述第一金属栅极与第二金属栅极之间被所述金属硅化物隔开。
2.根据权利要求1所述的制作方法，其特征在于，所述第一沟槽的形成方法包括：
在所述伪栅极上形成硬掩模层；
对所述硬掩模层及伪栅极进行图形化处理，以去除所述硬掩模层及伪栅极中对应所述第一晶体管区域的部分；
在剩余伪栅极的侧壁形成金属硅化物的方法包括：
在剩余硬掩模层、高K介电层及剩余伪栅极靠近第一沟槽的侧壁上形成接触金属层；
进行退火，与剩余伪栅极侧壁接触的接触金属层与剩余伪栅极发生反应，以在剩余伪栅极的侧壁形成金属硅化物。
3.根据权利要求2所述的制作方法，其特征在于，在剩余伪栅极的侧壁形成金属硅化物之后，去除没有发生反应的接触金属层。
4.根据权利要求2所述的制作方法，其特征在于，所述硬掩模层的材料为氮化钛或氮化钽。
5.根据权利要求1所述的制作方法，其特征在于，所述伪栅极的材料为多晶硅。
6.根据权利要求1所述的制作方法，其特征在于，利用氢氟酸溶液进行所述清洗。
7.根据权利要求1所述的制作方法，其特征在于，所述金属硅化物为硅化钛、硅化钴或硅化镍。
8.根据权利要求1所述的制作方法，其特征在于，所述金属硅化物的厚度为1nm-10nm。
9.根据权利要求3所述的制作方法，其特征在于，所述第一金属栅极的形成方法包括：
在剩余硬掩模层、金属硅化物及第一沟槽上形成第一金属层；
利用化学机械研磨工艺对所述第一金属层及剩余硬掩模层进行平坦化处理，剩余的填充在第一沟槽内的第一金属层构成所述第一金属栅极。
10.根据权利要求9所述的制作方法，其特征在于，所述第一金属层至少由一层金属构成。
11.根据权利要求1所述的制作方法，其特征在于，所述第二金属栅极的形成方法包括：
在所述第一金属栅极、金属硅化物及第二沟槽上形成第二金属层；
利用化学机械研磨工艺对所述第二金属层进行平坦化处理，剩余的填充在第二沟槽内的第二金属层构成所述第二金属栅极。
12.根据权利要求11所述的制作方法，其特征在于，所述第二金属层至少由一层金属构成。
13.根据权利要求1所述的制作方法，其特征在于，所述高K介电层与半导体衬底之间形成有界面层，所述高K介电层与伪栅极之间形成有保护层。
14.根据权利要求13所述的制作方法，其特征在于，所述界面层的材料为氧化硅，所述保护层的材料为氮化钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210424674.5A CN103794483B (zh) | 2012-10-30 | 2012-10-30 | 具有金属栅极的半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210424674.5A CN103794483B (zh) | 2012-10-30 | 2012-10-30 | 具有金属栅极的半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103794483A CN103794483A (zh) | 2014-05-14 |
| CN103794483B true CN103794483B (zh) | 2016-12-21 |
Family
ID=50670034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210424674.5A Active CN103794483B (zh) | 2012-10-30 | 2012-10-30 | 具有金属栅极的半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103794483B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405751B (zh) * | 2014-06-10 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105575901B (zh) * | 2014-10-14 | 2019-07-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
| CN113314536A (zh) * | 2020-02-27 | 2021-08-27 | 台湾积体电路制造股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN113745108A (zh) * | 2020-05-27 | 2021-12-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115642156A (zh) * | 2021-07-19 | 2023-01-24 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| US11894374B2 (en) | 2021-07-19 | 2024-02-06 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864163B1 (en) * | 2002-10-30 | 2005-03-08 | Advanced Micro Devices, Inc. | Fabrication of dual work-function metal gate structure for complementary field effect transistors |
| US7696585B2 (en) * | 2006-11-01 | 2010-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
| CN102044435A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 具有共源结构的mos晶体管及其制造方法 |
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547419B2 (ja) * | 2001-03-13 | 2004-07-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2012
- 2012-10-30 CN CN201210424674.5A patent/CN103794483B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864163B1 (en) * | 2002-10-30 | 2005-03-08 | Advanced Micro Devices, Inc. | Fabrication of dual work-function metal gate structure for complementary field effect transistors |
| US7696585B2 (en) * | 2006-11-01 | 2010-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
| CN102044435A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 具有共源结构的mos晶体管及其制造方法 |
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103794483A (zh) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI242262B (en) | Integrating n-type and p-type metal gate transistors | |
| CN103311185B (zh) | 制造混合高k/金属栅堆叠件的方法 | |
| CN103794483B (zh) | 具有金属栅极的半导体器件的制作方法 | |
| KR101859321B1 (ko) | 직렬 연결 트랜지스터 구조물 및 이의 제조 방법 | |
| US8486778B2 (en) | Low resistance source and drain extensions for ETSOI | |
| TW201009936A (en) | Semiconductor device gate structure including a gettering layer | |
| TW201123448A (en) | Gate electrode for field effect transistor and field effect transistor | |
| JP2011146465A (ja) | 半導体装置およびその製造方法 | |
| US20200135858A1 (en) | Source/Drain Metal Contact and Formation Thereof | |
| US20130302974A1 (en) | Replacement gate electrode fill at reduced temperatures | |
| WO2010081616A1 (en) | Spacer and gate dielectric structure for programmable high-k/metal gate memory transistors integrated with logic transistors and method of forming the same | |
| CN107039258A (zh) | 形成栅极的方法和finfet | |
| CN106158860A (zh) | 半导体结构及其制造方法 | |
| US10192864B2 (en) | Lateral BiCMOS replacement metal gate | |
| CN103077887A (zh) | 半导体器件及其制造方法 | |
| WO2012087660A2 (en) | Semiconductor device contacts | |
| JP2006228844A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN106549061A (zh) | 半导体器件及其制造方法 | |
| TW201301404A (zh) | 具有臨界電壓控制的半導體裝置及其製造方法 | |
| US9460957B2 (en) | Method and structure for nitrogen-doped shallow-trench isolation dielectric | |
| CN104733389B (zh) | 晶体管的形成方法 | |
| CN103928326B (zh) | 晶体管的形成方法 | |
| CN103681291B (zh) | 一种金属硅化物的形成方法 | |
| US11335552B2 (en) | Structure and formation method of semiconductor device with oxide semiconductor channel | |
| US20230282725A1 (en) | Semiconductor Devices and Methods of Forming the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |