CN109671668B - 一种半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，所述制造方法包括：提供衬底；依次执行偶数次沉积工艺以形成偶数层铝硅合金薄膜，每次沉积工艺之后、下次沉积工艺之前均执行冷却工艺。根据本发明所提供的半导体器件的制造方法，最终形成的硅晶粒被铝硅合金薄膜包裹，因而对薄膜的导电性能影响较小。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在传统的集成电路制造工艺中，通常使用金属铝作为互连线使用。然而，采用铝作为互连线时，常会产生尖凸现象及电迁移现象。将硅与铝形成硅铝合金可以避免硅铝互溶而有效地防止尖凸现象的出现，而将铜与铝形成铜铝合金可以使铝的电漂移抵抗力得到显著改善，从而防止电迁移现象。因此，在大功率器件生产制造上，常用铝硅铜(AlSiCu)薄膜代替传统的导电薄膜，以达到取消阻挡层、降低生产成本、提高器件性能的目的。

在制造铝硅铜薄膜的过程中，析硅现象普遍存在。由于铝硅铜薄膜的沉积温度较高，而在之后的冷却降温过程中，硅在铝中的固溶度减小，因此会有少量固相硅析出。硅析出物的存在会增大接触电阻，影响器件的性能，甚至可能造成器件失效。低温沉积可以有效控制固相硅的析出，但降低沉积温度会减弱铝硅铜薄膜的填孔能力。

因此，有必要提出一种新的半导体器件的制造方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本发明提供一种半导体器件的制造方法，包括：

提供衬底；

依次执行偶数次沉积工艺以形成偶数层铝硅合金薄膜，每次沉积工艺之后、下次沉积工艺之前均执行冷却工艺。

示例性地，第一次所述沉积工艺的工艺温度不高于200℃；第二次及第二次之后的所有所述沉积工艺的工艺温度不低于350℃。

示例性地，在相邻的奇数次沉积工艺和偶数次沉积工艺中，奇数次沉积工艺的工艺温度不高于200℃，偶数次沉积工艺的工艺温度不低于350℃。

示例性地，所述沉积工艺包括物理气相沉积工艺。

示例性地，所述铝硅合金薄膜包括铝硅铜合金薄膜。

示例性地，所述沉积工艺的次数为两次。

示例性地，第一次所述沉积工艺所形成的所述铝硅合金薄膜的厚度占两次沉积工艺所形成的所述铝硅合金薄膜总厚度的15％-30％。

示例性地，第一次所述沉积工艺的功率小于第二次及第二次之后的所有所述沉积工艺的功率。

示例性地，在相邻的奇数次沉积工艺和偶数次沉积工艺中，奇数次的沉积工艺的功率小于偶数次沉积工艺的功率。

示例性地，第二次及第二次之后的所有所述沉积工艺的功率为所述第一次所述沉积工艺的功率的1.5倍-2倍。

示例性地，在相邻的奇数次沉积工艺和偶数次沉积工艺中，偶数次沉积工艺的功率为奇数次沉积工艺的功率的1.5倍-2倍。

示例性地，第一次所述冷却工艺的冷却速度小于第二次及第二次之后的所有所述冷却工艺的冷却速度。

示例性地，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次冷却工艺的冷却速度小于偶数次冷却工艺的冷却速度。

示例性地，第一次所述冷却工艺包括在室温下静置冷却，第二次及第二次之后的所有所述冷却工艺包括在氮气吹扫下进行冷却。

示例性地，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次的冷却工艺包括在室温下静置冷却，偶数次的所述冷却工艺包括在氮气吹扫下进行冷却。

根据本发明所提供的半导体器件的制造方法，交替执行沉积工艺和冷却工艺以形成至少一层铝硅合金薄膜，在冷却的过程中，铝硅合金薄膜中的硅会优先沿其下一层薄膜表面的硅晶粒生长，从而使最终形成的薄膜叠层中硅晶粒被铝硅合金薄膜包裹，因而其对薄膜的导电性能影响较小。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了本发明一个具体实施方式的半导体器件的制造方法的示意性流程图；

图2A至图2D示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在传统的集成电路制造工艺中，当采用铝作为互连线时，会由于硅铝互溶而产生尖凸现象。在铝与衬底之间添加阻挡层可以在一定程度上避免该现象的产生，然而形成阻挡层会增加生产成本。在铝中添加一定量的硅可以抑制衬底中的硅在铝中溶解，从而避免尖凸现象的产生；同时，在铝中添加一定量的铜可以防止铝的电迁移现象。因此，在大功率器件生产制造上，常用铝硅铜(AlSiCu)薄膜或铝硅(AlSi)薄膜代替传统的导电薄膜以达到取消阻挡层、降低生产成本、提高器件性能的目的。

然而，由于铝硅铜薄膜或铝硅薄膜的沉积温度较高，而在之后的冷却降温过程中，硅在铝中的固溶度减小，因此会有少量固相硅析出。硅析出物的存在会增大接触电阻，影响后续的刻蚀和键合，降低器件的性能，甚至可能造成器件失效。低温沉积可以有效控制固相硅的析出，但降低沉积温度会减弱铝硅铜薄膜的填孔能力，导致互连线中形成空孔。

申请人经研究发现，硅析出物在薄膜中的析出位置的优先级为表面>底部>内膜，当其析出于薄膜的表面和底部时都会对薄膜的电性能和后续工艺产生较大影响；而若硅析出物能够析出在薄膜内部，则其产生的不利影响较小；然而，现有技术无法有效控制硅析出物的析出位置。本发明基于此提出一种半导体器件的制造方法，以至少部分解决该技术问题。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1示出根据本发明一实施例的半导体器件的制造方法的步骤流程图；图2A～图2D示出了根据本发明一实施例的半导体器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。下面结合图1以及图2A～图2D对根据本发明一实施例的半导体器件的制造方法进行详细说明。

本发明一实施例公开了一种半导体器件的制造方法，如图1所示，该制造方法包括：

在步骤101，提供衬底；

在步骤102，依次执行偶数次沉积工艺以形成偶数层铝硅合金薄膜,每次沉积工艺之后、下次沉积工艺之前均执行冷却工艺。

根据本发明所提供的半导体器件的制造方法，交替执行沉积工艺和冷却工艺以形成至少一层铝硅合金薄膜，在冷却的过程中，铝硅合金薄膜中的硅会优先沿其下一层薄膜表面的硅晶粒生长，从而使最终形成的薄膜叠层中硅晶粒被铝硅合金薄膜包裹，因而其对薄膜的导电性能影响较小。

下面结合图2A～图2D对根据本发明一实施例半导体器件的制造方法的实施过程进行示例性描述。

首先，如图2A所示，提供衬底200。

在一个实施例中，所述衬底200包括半导体衬底，所述半导体衬底例如为以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述衬底还包括形成于所述半导体衬底上的器件，例如NMOS和/或PMOS等。所述半导体衬底上形成有介电层(未图示)，所述介电层的材料包括而不限于多孔低k或多孔超低k电介质层等。

在本发明实施例中，铝硅合金薄膜形成于所述介电层中，用于形成金属互连线。该铝硅合金薄膜可以形成于金属互连线的任何位置，例如，其可以形成于互连线的底层，与晶体管的源漏极或栅极相接触，也可以形成于互连结构中的其他位置。示例性地，在形成所述介电层之后，形成覆盖所述介电层的图案化的掩膜层，接着执行刻蚀工艺，以在所述介电层中形成沟槽或通孔。接着，根据本发明实施例所提供的方法形成铝硅合金薄膜，以填充所述沟槽或通孔。

接着，继续参考图2A，执行第一次沉积工艺，以在所述衬底200上形成第一层铝硅合金薄膜201。

在一个实施例中，所述第一层铝硅合金薄膜201为铝硅合金，其中硅的比重例如为1％，以使硅在铝中达到饱和，避免硅铝互溶而产生尖凸现象。所述第一层铝硅合金薄膜201也可以为铝硅铜合金，其中硅的比重例如为1％，铜的比重例如为0.5％，添加铜元素可以防止电迁移现象的产生。所述第一次沉积工艺包括物理气相沉积(Physical VaporDeposition，PVD)工艺，即在真空条件下，采用物理方法使固态靶材表面气态化，并在衬底200表面沉积所述第一层铝硅合金薄膜201。所述物理气相沉积工艺包括蒸镀工艺和溅射工艺，其中，所述蒸镀工艺通过加热方式，利用被蒸镀物在接近熔点的高温下的饱和蒸气压进行薄膜沉积；所述溅射工艺利用等离子体轰击靶材，使靶面原子脱离靶材并沉积成膜。

在本实施例中，所述第一次沉积工艺为低温、低沉积速率的沉积工艺，采用第一次沉积工艺所形成的第一层铝硅合金薄膜201的厚度较薄。

具体地，当沉积温度较低时，能够使后续冷却过程中产生的硅析出物较少，并且大部分硅晶粒在第一层铝硅合金薄膜201的上表面(即远离衬底200一侧的表面)析出。示例性地，所述第一次沉积工艺的工艺温度不高于200℃。其中，所述工艺温度为衬底温度。

由于低温沉积的填孔能力较差，为避免在沟槽或通孔中产生空洞，因而所形成的第一层铝硅合金薄膜201的厚度较薄。在本实施例中，所述第一层铝硅合金薄膜201的厚度占第一层铝硅合金薄膜和后续形成的第二层铝硅合金薄膜总厚度的15％-30％。

由于第一层铝硅合金薄膜201的厚度较薄，为了有利于控制其厚度，因而采用低速率的沉积工艺，以避免成膜过厚而影响沟槽或通孔的填充。示例性地，通过控制第一次沉积工艺的功率控制沉积速率，即第一次沉积工艺采用较低的功率，以降低其沉积速率。

接着，如图2B所示，执行第一次冷却工艺，以使所述第一层铝硅合金薄膜201中的硅在所述第一层铝硅合金薄膜201的上表面析出为硅晶粒202。

在执行第一次冷却工艺的过程中，根据Al-Si合金相图，固相硅将析出而形成硅晶粒202。由于第一次沉积工艺的工艺温度较低，因而第一层铝硅合金薄膜201中产生的硅析出物较少，并且大多数的硅晶粒在第一层铝硅合金薄膜201的上表面(即远离衬底200一侧的表面)析出。作为示例，将形成有第一层铝硅合金薄膜201的晶片静置于室温下，以将其冷却至室温(约25℃)。所述第一次冷却工艺的冷却时间例如为1-2分钟。

接着，如图2C所示，执行第二次沉积工艺，以在所述第一层铝硅合金薄膜201上形成第二层铝硅合金薄膜203。

在一个实施例中，所述第二层铝硅合金薄膜203为铝硅合金，其中硅的比重例如为1％，以使硅在铝中达到饱和，避免硅铝互溶而产生尖凸现象。所述第二层铝硅合金薄膜203也可以为铝硅铜合金，其中硅的比重例如为1％，铜的比重例如为0.5，添加铜元素可以防止电迁移现象的产生。所述第二次沉积工艺包括物理气相沉积工艺，具体参照上述的第一次沉积工艺。

在一个实施例中，第二次沉积工艺的工艺温度高于第一次沉积工艺的工艺温度。提高沉积工艺的工艺温度可以使所形成的金属薄膜整体表面迁移能力提升，从而使第二层铝硅合金薄膜203具有更好的台阶覆盖能力和填孔能力。即，第一次沉积工艺采用较低的工艺温度，从而保证大部分的硅晶粒在第一层铝硅合金薄膜201的表面析出，减少第一层铝硅合金薄膜201底部和内部析出的硅晶粒；第二次沉积工艺采用较高的工艺温度，从而保证第二层铝硅合金薄膜203的填孔能力，避免在形成的互连线中出现空孔。并且，在第一层铝硅合金薄膜201表面形成有硅晶粒的前提下，根据晶体的结晶动力学原理，由于在晶种上结晶所需的表面能远比自动成核小，因而即使第二次沉积工艺的工艺温度较高，也能够保证在冷却过程第二层铝硅合金薄膜203中绝大多数的过饱和硅原子沿第一层铝硅合金薄膜201上表面的硅晶粒析出。

作为示例，所述第二次沉积工艺的工艺温度不低于350℃，在该温度下形成的第二层铝硅合金薄膜203的填孔能力能够满足互连层的需求。其中，所述工艺温度为衬底温度。

在本实施例中，所述第二层铝硅合金薄膜203的厚度大于第一层铝硅合金薄膜201的厚度，即主要由高温沉积所形成的第二层铝硅合金薄膜203填充沟槽或通孔，以避免出现空洞。示例性地，所述第二层铝硅合金薄膜203的厚度占第一层铝硅合金薄膜和第二层铝硅合金薄膜总厚度的70％-85％。

在一个实施例中，第二次沉积工艺的沉积速率高于所述第一次沉积工艺的沉积速率。采用较高的沉积速率快速形成所述第二层铝硅合金薄膜203，可以降低第二次沉积工艺的高温对第一层铝硅合金薄膜201产生的影响，即避免第一层铝硅合金薄膜201中的硅受高温影响而在其他位置析出。示例性地，通过控制第二次沉积工艺的功率来控制其沉积速率，所述第二次沉积工艺的功率高于第一次沉积工艺的功率。示例性地，所述第二次沉积工艺的功率为所述第一次沉积工艺的功率的1.5倍-2倍。

接着，如图2D所示，执行第二次冷却工艺，以使所述第二层铝硅合金薄膜203中的硅在所述硅晶粒202上析出。

如上所述，由于在第一层铝硅合金薄膜201表面形成有硅晶粒，因而根据晶体的结晶动力学原理，在执行所述第二次冷却工艺的过程中，第二层铝硅合金薄膜203中绝大多数的过饱和硅原子沿第一层铝硅合金薄膜201上表面的硅晶粒析出，从而减少了在第二层铝硅合金薄膜203上表面析出的硅晶粒，提升了第二层铝硅合金薄膜203表面的导电性能。并且最终形成的长大后的硅晶粒202’被第一层铝硅合金薄膜201和第二层铝硅合金薄膜203包裹，因而对薄膜的导电性能影响较小。

示例性地，第二次冷却工艺的冷却速度大于第一次冷却工艺，采用快速冷却可以进一步降低第二次沉积工艺的高温对第一层铝硅合金薄膜201产生的影响。示例性地，可以将形成有第二层铝硅合金薄膜203的晶片放入到冷却腔，通过通气或加压等冷却方式进行快速冷却。例如，可以在氮气吹扫下对晶圆进行冷却，以将其冷却至室温(约25℃)。所述第二次冷却工艺的冷却时间例如为20-30秒。

上文参照图2A～图2D以沉积工艺的次数为两次、形成的铝硅合金薄膜的层数为两层为例进行了描述，然而在本发明其他实施例中，所述沉积工艺的次数也可以是大于两次的偶数。

具体地，在形成第二层铝硅合金薄膜203之后，可以继续交替执行沉积工艺和冷却工艺，以在第二层铝硅合金薄膜203上继续形成偶数层的铝硅合金薄膜。

在一个实施例中，在第二次所述沉积工艺之后的所有沉积工艺的工艺温度均不低于350℃，从而保证所形成的铝硅合金薄膜的填孔能力。示例性地，在该实施例中，第一次所述沉积工艺的功率小于所述第二次及第二次之后的所有所述沉积工艺的功率，例如，第二次及第二次之后的所有所述沉积工艺的功率为所述第一次所述沉积工艺的功率的1.5倍-2倍。示例性地，在该实施例中，第一次所述冷却工艺的冷却速度小于第二次及第二次之后的所有所述冷却工艺的冷却速度，例如，第一次所述冷却工艺包括在室温下静置冷却，第二次及第二次之后的所有所述冷却工艺包括在氮气吹扫下进行冷却。

在另一实施例中，在第二次所述沉积工艺之后的沉积工艺中，奇数次沉积工艺(例如第三次沉积工艺、第五次沉积工艺等，以此类推)的工艺温度不高于200℃，从而保证绝大多数的硅析出于薄膜的上表面；偶数次沉积工艺(例如第四次沉积工艺、第六次沉积工艺等，以此类推)的工艺温度不低于350℃，从而提高薄膜的填孔能力。示例性地，在该实施例中，在相邻的奇数次沉积工艺和偶数次沉积工艺中，奇数次的沉积工艺的功率小于偶数次沉积工艺的功率，例如，在相邻的奇数次沉积工艺和偶数次沉积工艺中，偶数次沉积工艺的功率为奇数次沉积工艺的功率的1.5倍-2倍。示例性地，在该实施例中，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次的冷却工艺的冷却速度小于偶数次冷却工艺的冷却速度，例如，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次的冷却工艺包括在室温下静置冷却，偶数次的所述冷却工艺包括在氮气吹扫下进行冷却。

示例性地，在形成上述第二层铝硅合金薄膜203之后，依次执行第三次沉积工艺和第三次冷却工艺，以在第二层铝硅合金薄膜203上形成第三层铝硅合金薄膜，并使第三层铝硅合金薄膜中的硅优先在其上表面析出。接着，再次执行第四次沉积工艺，以在第三层铝硅合金薄膜上形成第四层铝硅合金薄膜；接着执行第四次冷却工艺，使第四层铝硅合金薄膜中的硅优先沿第三层铝硅合金薄膜顶部的硅晶粒析出，由此，减少了第四层铝硅合金薄膜顶部析出的硅晶粒，使最终形成的薄膜叠层结构中的硅晶粒被铝硅合金薄膜包裹，降低硅晶粒对薄膜电性能的影响。其中，可以使第三次沉积工艺和第四次沉积工艺的工艺温度均不低于350℃；也可以使第三次沉积工艺的工艺温度不高于200℃，第四次沉积工艺的工艺温度不低于350℃。

至此，完成了根据本发明一实施例的半导体器件的制造方法实施的工艺步骤，可以理解的是，本实施例半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如通孔填充之后的平坦化工艺等，其都包括在本实施例的制造方法的范围内。

根据本发明所提供的半导体器件的制造方法，交替执行沉积工艺和冷却工艺以形成至少一层铝硅合金薄膜，在冷却的过程中，铝硅合金薄膜中的硅会优先沿其下一层薄膜表面的硅晶粒生长，从而使最终形成的薄膜叠层中硅晶粒被铝硅合金薄膜包裹，因而其对薄膜的导电性能影响较小。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供衬底；

依次执行偶数次沉积工艺以形成偶数层铝硅合金薄膜，每次沉积工艺之后、下次沉积工艺之前均执行冷却工艺。

2.如权利要求1所述的制造方法，其特征在于，第一次所述沉积工艺的工艺温度不高于200℃；第二次及第二次之后的所有所述沉积工艺的工艺温度不低于350℃。

3.如权利要求1所述的制造方法，其特征在于，在相邻的奇数次沉积工艺和偶数次沉积工艺中，奇数次沉积工艺的工艺温度不高于200℃，偶数次沉积工艺的工艺温度不低于350℃。

4.如权利要求1所述的制造方法，其特征在于，所述沉积工艺包括物理气相沉积工艺。

5.如权利要求1所述的制造方法，其特征在于，所述铝硅合金薄膜包括铝硅铜合金薄膜。

6.如权利要求1所述的制造方法，其特征在于，所述沉积工艺的次数为两次。

7.如权利要求6所述的制造方法，其特征在于，第一次所述沉积工艺所形成的所述铝硅合金薄膜的厚度占两次沉积工艺所形成的所述铝硅合金薄膜总厚度的15％-30％。

8.如权利要求2所述的制造方法，其特征在于，第一次所述沉积工艺的功率小于第二次及第二次之后的所有所述沉积工艺的功率。

9.如权利要求3所述的制造方法，其特征在于，在相邻的奇数次沉积工艺和偶数次沉积工艺中，奇数次的沉积工艺的功率小于偶数次沉积工艺的功率。

10.如权利要求8所述的制造方法，其特征在于，第二次及第二次之后的所有所述沉积工艺的功率为所述第一次所述沉积工艺的功率的1.5倍-2倍。

11.如权利要求9所述的制造方法，其特征在于，在相邻的奇数次沉积工艺和偶数次沉积工艺中，偶数次沉积工艺的功率为奇数次沉积工艺的功率的1.5倍-2倍。

12.如权利要求2所述的制造方法，其特征在于，第一次所述冷却工艺的冷却速度小于第二次及第二次之后的所有所述冷却工艺的冷却速度。

13.如权利要求3所述的制造方法，其特征在于，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次冷却工艺的冷却速度小于偶数次冷却工艺的冷却速度。

14.如权利要求12所述的制造方法，其特征在于，第一次所述冷却工艺包括在室温下静置冷却，第二次及第二次之后的所有所述冷却工艺包括在氮气吹扫下进行冷却。

15.如权利要求13所述的制造方法，其特征在于，在相邻的奇数次冷却工艺和偶数次冷却工艺中，奇数次的冷却工艺包括在室温下静置冷却，偶数次的所述冷却工艺包括在氮气吹扫下进行冷却。

Images