DE102004036140A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102004036140A1
DE102004036140A1 DE102004036140A DE102004036140A DE102004036140A1 DE 102004036140 A1 DE102004036140 A1 DE 102004036140A1 DE 102004036140 A DE102004036140 A DE 102004036140A DE 102004036140 A DE102004036140 A DE 102004036140A DE 102004036140 A1 DE102004036140 A1 DE 102004036140A1
Authority
DE
Germany
Prior art keywords
metallization
semiconductor component
component according
layers
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004036140A
Other languages
English (en)
Inventor
Peter Dr. Nelle
Renate Dr. Hofmann
Jörg BUSCH
Alfred Edtmair
Manfred Dr. Schneegans
Matthias Dr. Stecher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004036140A priority Critical patent/DE102004036140A1/de
Priority to US11/191,150 priority patent/US20060035458A1/en
Publication of DE102004036140A1 publication Critical patent/DE102004036140A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper (1), auf den aufeinander folgend eine Metallisierung (10), die aus abwechselnd aufeinander folgend angeordneten Metallisierungsschichten (11, 13, 15, 17) und Trennschichten (12, 14, 16, 18) gebildet ist, ein Dielektrikum (2) und eine mit dem Dielektrikum (2) verbundene Pressmasse (3) aufgebracht sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper, auf dem aufeinanderfolgend eine Metallisierung, ein Dielektrikum sowie eine Pressmasse, die das Gehäuse des Halbleiterkörpers bildet, angeordnet sind, wobei die Pressmasse mit dem Dielektrikum verbunden ist.
  • Dabei können Probleme auftreten, wenn das Halbleiterbauelement häufigen und starken Temperaturwechseln unterliegt. Starke Temperaturwechsel treten insbesondere im Pulsbetrieb auf, beispielsweise wenn die Temperatur des Halbleiterbauelements durch einen Strompuls alle 10 ms für die Dauer von z.B. 1 ms auf 250°C bis 300°C ansteigt und sich anschließend wieder auf Raumtemperatur abkühlt.
  • Eines der wesentlichen Probleme dabei sind Spannungsrisse, durch die es infolge unterschiedlicher thermischer Ausdehnungskoeffizienten des Halbleiterkörpers, der Metallisierung, des Dielektrikums sowie der Gehäusemasse kommen kann.
  • Durch derartige Risse im Dielektrikum, beispielsweise einer Passivierungsschicht, kann es durch eindringende Feuchtigkeit zu Kurzschlüssen und Korrosion kommen, was mittelfristig zu einem Ausfall und damit zu einer Verkürzung der Lebensdauer des Halbleiterbauelements führt.
  • Ein wesentlicher Grund für die Entstehung derartiger Spannungsrisse besteht darin, dass sich die Metallisierung, die typischerweise aus Aluminium, Kupfer oder Legierungen dieser Elemente gebildet ist, infolge ihrer Duktilität mit jedem Temperaturzyklus immer weiter plastisch verformt, was bewirkt, dass die auf das Dielektrikum wirkenden Scherkräfte mit jedem Temperaturzyklus größer werden. Diese Scherkräfte und die damit verbundenen mechanischen Spannungen, insbeson dere Zugspannungen, können dann zu den eingangs erwähnten Rissen im Dielektrikum führen.
  • Ebenso ist es möglich, dass Material der Metallisierung, z.B. Aluminium, infolge seiner Duktilität in solche Spannungsrisse eindringt und Kurzschlüsse verursacht.
  • Um das Auftreten solcher Spannungsrisse zu vermeiden, weisen manche Halbleiterbauelemente eine zwischen der Pressmasse und dem Dielektrikum angeordnete, weiche Pufferschicht, beispielsweise aus Polyimid, auf, innerhalb der die oben genannten mechanischen Spannungen zumindest soweit abgebaut werden sollen, dass es zu keiner Schädigung des Dielektrikums kommt. Allerdings treten in der Praxis dennoch solche Spannungsrisse im Dielektrikum auf.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement der eingangs genannten Art dahingehend zu verbessern, dass derartige Risse im Dielektrikum nicht auftreten und sich dadurch die Lebensdauer des Halbleiterbauelements erhöht.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 gelöst. Vorteilhaft Ausführungsformen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauelement weist einen Halbleiterkörper auf, auf den aufeinanderfolgend eine Metallisierung, ein Dielektrikum und eine mit dem Dielektrikum verbundene Pressmasse aufgebracht sind. Dabei ist die Metallisierung aus abwechselnd aufeinanderfolgend angeordneten Metallisierungsschichten bzw. Trennschichten gebildet.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist die Pressmasse zumindest abschnittweise unmittelbar mit dem Dielektrikum verbunden.
  • Die Metallisierungen dienen vornehmlich zur Herstellung elektrisch gut leitender Verbindungen. Um eine bestimmte Stromtragfähigkeit zu erreichen, sind solche Metallisierungen insbesondere bei Leistungshalbleiterbauelementen daher verhältnismäßig dick ausgebildet. Wie nachstehend näher erläutert, verringert sich jedoch bei dicken, gut leitenden Metallisierungen unter Einwirkung starker und häufiger Temperaturschwankungen und der damit verbundenen thermischen Längenänderungen deren Duktilität sowie deren Fließverhalten stärker als bei dünnen Metallisierungsschichten aus dem gleichen Material.
  • Um die damit verbundenen Nachteile zu vermeiden, ist es bei der vorliegenden Erfindung vorgesehen, die Metallisierung als Schichtfolge aus mehreren Metallisierungsschichten bzw. Trennschichten aufzubauen. Dazu werden Metallisierungsschichten und Trennschichten abwechselnd aufeinanderfolgend angeordnet, wobei die Metallisierungsschichten vornehmlich zur Stromführung dienen, während die Trennschichten überwiegend dazu vorgesehen sind, die Metallisierungsschichten voneinander zu trennen.
    •
  • Aus der EP 0 253 299 A1 ist zwar eine Metallisierung für integrierte Schaltungsanordnungen mit sandwichartigem Aufbau bekannt, jedoch ist auf dieser Metallisierung weder ein Dielektrikum, noch eine mit diesem Dielektrikum verbundene Pressmasse angeordnet. Der sandwichartige Rufbau ist vor allem dazu vorgesehen, eine höhere Strombelastbarkeit zu erzielen und Hillock-Bildung zu vermeiden.
  • Des weiteren weist die in der EP 0 253 299 A1 gezeigte Metallisierung eine Schicht aus Platinsilizid auf, die zwischen einer Siliziumschicht und einer Metallisierung angeordnet ist. Eine derartige Platinsilizid-Schicht ist beim Gegenstand der vorliegenden Erfindung nicht erforderlich. Statt dessen kann eine zwischen dem Halbleitermaterial und der Metallisierung angeordnete Schicht vollständig entfallen, d.h. die Me tallisierung kann zumindest abschnittweise unmittelbar mit dem Halbleiterkörper verbunden sein. Ebenso ist es jedoch möglich, dass zwischen dem Halbleiterkörper und der Metallisierung zumindest abschnittweise eine Schicht aus anderen Materialien, z.B. aus Ti, TiN, Al, AlSi oder AlSiCu, angeordnet ist.
  • Als Trennschichten eignen sich grundsätzlich alle elektrisch leitfähigen Materialien, bevorzugt Titan, Wolfram, Tantal, Kupfer, Gold, Silber oder Legierungen zumindest eines dieser Metalle, beispielsweise Titannitrid, Titanwolfram oder Tantalnitrid. Ebenso sind jedoch auch Zinkoxid, Graphit oder andere nicht-metallische Leiter als Trennschicht-Material verwendbar. Dabei können verschiedene Trennschichten aus unterschiedlichen Materialien gebildet sein. Der spezifische elektrische Widerstand der Trennschichten beträgt bevorzugt weniger als 25 μΩ·m, besonders bevorzugt weniger als 2,5 μΩ·m.
  • Die Metallisierungsschichten hingegen sind vorzugsweise aus elektrisch gut leitenden Materialien, beispielsweise aus Aluminium, Kupfer, Gold, Silber, Wolfram oder einer Legierung zumindest eines dieser Metalle gebildet, wobei verschiedene Metallisierungsschichten aus unterschiedlichen Metallen gebildet sein können. Der spezifische elektrische Widerstand einer Metallisierungsschicht beträgt bevorzugt weniger als 0,06 μΩ·m, beispielsweise bei Wolfram etwa 0,054 μΩ·m, besonders bevorzugt weniger als 0,03 μΩ·m, beispielsweise bei Kupfer etwa 0,017 μΩ·m oder bei Aluminium etwa 0,027 μΩ·m.
  • Bei dem geschichteten Aufbau der Metallisierung sind die Metallisierungsschichten mittels dünner Trennschichten voneinander getrennt.
  • Wie oben erwähnt ändern sich mit der Dicke einer Metallisierungsschicht auch deren physikalische Eigenschaften wie Fließverhalten oder Duktilität. Je dünner eine Metallisie rungsschicht ausgebildet ist, desto härter ist sie, desto geringer ist ihre Duktilität und desto weniger neigt sie zum Fließen.
  • Somit lassen sich die eingangs erwähnten, insbesondere temperaturwechselbedingten Veränderungen der Metallisierung mittels eines geschichteten, wie oben beschriebenen, Aufbaus der Metallisierung deutlich reduzieren. Hierdurch werden die auf das Dielektrikum wirkenden mechanischen Spannungen hinsichtlich Ihrer Stärke begrenzt, wodurch sich die Wahrscheinlichkeit einer Rissbildung in einem mit der Metallisierung verbundenem Dielektrikum deutlich verringert.
  • Gemäß einer bevorzugten Ausführungsform ist das Dielektrikum schichtartig, beispielsweise als Passivierungsschicht oder als Oxidschicht ausgebildet. Das Dielektrikum ist typischerweise aus sprödem Material, beispielsweise aus Siliziumnitrid, oder Siliziumoxinitrid oder Siliziumdioxid gebildet.
  • Die bevorzugten Dicken der Trennschichten liegen zwischen 1 nm und 40 nm, besonders bevorzugt zwischen 1 nm und 30 nm, während die bevorzugten Dicken der Metallisierungsschichten zwischen 1 nm und 1000 nm, besonders bevorzugt zwischen 10 nm und 1000 nm, betragen.
  • Gemäß einer weiteren bevorzugten Ausführungsform sollte das Verhältnis zwischen der Dicke der Metallisierungsschichten und der Dicke der Trennschichten zwischen 1 und 1000 betragen. Die Metallisierung insgesamt weist eine Dicke von vorzugsweise zwischen 500 nm und 500 μm auf.
  • Durch den geschichteten Aufbau der Metallisierung lassen sich Fließspannungen der Metallisierung von über 200 MPa oder gar über 300 MPa erreichen.
  • Mit der in der beschriebenen Weise geschichtet aufgebauten Metallisierung lassen sich die mechanischen Eigenschaften der Trennschichten mit den guten Leitereigenschaften der Metallisierungsschichten kombinieren.
    •
  • Die Erfindung wird nachfolgend anhand der beigefügten Figuren näher erläutert. In diesen zeigen
  • 1 einen Abschnitt eines erfindungsgemäßen Halbleiterbauelements mit einer mit einem Dielektrikum verbundenen Pressmasse im Querschnitt,
  • 2 einen vergrößerten Ausschnitt des erfindungsgemäßen Halbleiterbauelements gemäß 1,
  • 3 eine Spannungs-Dehnungs-Kurve eines spröden Dielektrikums,
  • 4 eine Spannungs-Dehnungs-Kurve eines duktilen Metalls, und
  • 5 einen vergrößerten Ausschnitt eines erfindungsgemäßen Halbleiterbauelements entsprechend 2, bei dem die Metallisierung eine mit einem Bonddraht verbundene Bondmetallisierung aufweist.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleich Teile mit gleicher Bedeutung.
  • 1 zeigt einen Abschnitt eines erfindungsgemäßen Halbleiterbauelementes und einen Halbleiterkörper 1, auf dem eine Metallisierung 10 der Länge 1 angeordnet ist. Die Metallisierung 10 kann beispielsweise eine Leiterbahn oder einen flächigen Anschlusskontakt des Halbleiterbauelements darstellen. Auf die Metallisierung 10 ist ein Dielektrikum 2 sowie eine das Gehäuse des Halbleiterbauelements bildende Pressmasse 3 aufgebracht. Das Dielektrikum 2 und die Pressmasse 3 sind zumindest abschnittweise unmittelbar fest miteinander verbun den. Das Dielektrikum 2 dient beispielsweise als Passivierungsschicht.
  • Bei dem gezeigten Aufbau kann zwischen dem Dielektrikum 2 und der Pressmasse 3 optional eine gestrichelt dargestellte Pufferschicht 4, beispielsweise aus Polyimid, angeordnet sein. Allerdings können das Dielektrikum 2 und die Pressmasse 3 zumindest abschnittweise auch unmittelbar oder mittelbar, jedoch ohne eine solche Pufferschicht 4, miteinander verbunden sein.
  • 2 zeigt eine vergrößerte Darstellung des in 1 gestrichelt eingezeichneten Bereichs A. In dieser Darstellung ist zu erkennen, dass die auf dem Halbleiterkörper 1 angeordnete Metallisierung 10 aus einer Anzahl von Schichten 11-18 gebildet ist. Diese Schichten 11-18 umfassen Trennschichten 12, 14, 16, 18 sowie Metallisierungsschichten 11, 13, 15, 17. Diese Schichten 11-18 bilden zusammen die Metallisierung 10.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung sind die Trennschichten 12, 14, 16, 18 aus Titan, Titannitrid, Titanwolfram, Wolfram, Tantal, Tantalnitrid, Kupfer, Gold oder Silber gebildet. Die Dicke d1 der Trennschichten 12, 14, 16, 18 ist bevorzugt kleiner als 40 nm und beträgt besonders bevorzugt zwischen 1 nm und 30 nm.
  • Die Metallisierungsschichten 11, 13, 15, 17 sind bevorzugt aus elektrisch gut leitenden Metallen wie Aluminium, Kupfer, Gold, Silber, aus Wolfram oder einer Legierung dieser Metalle gebildet. Die Dicke d2 der Metallisierungsschichten 11, 13, 15, 17 beträgt vorzugsweise 1 nm bis 1000 nm, die Gesamtdicke d0 der Metallisierung 10 bevorzugt zwischen 500 nm und 50 μm.
  • Die Duktilität einer Schicht 11-18 ist umso geringer, je dünner diese Schicht ausgebildet ist und desto geringer ist auch die durch die Duktilität der betreffenden Schicht 11-18 unter Einwirkung von Temperaturschwankungen hervorgerufene Änderung der eingangs beschriebenen Materialeigenschaften. Betreffend die vorliegende Erfindung ist diese Tatsache insbesondere für die Metallisierungsschichten 11, 13, 15, 17 relevant.
  • Die oberste, vom Halbleiterkörper 1 am weitesten beabstandete Schicht der Metallisierung 10 kann – wie in 2 dargestellt – als Trennschicht 18 ausgebildet sein. Ebenso kann jedoch die oberste Schicht auch eine Metallisierungsschicht sein. Entsprechend kann auch die unterste, dem Halbleiterkörper 1 nächstliegende Schicht der Metallisierung 10 sowohl als Metallisierungsschicht als auch als Trennschicht ausgebildet sein.
  • Anhand der in den 3 und 4 dargestellten Spannungs-Dehnungs-Kurven wird im folgenden die unter Einwirkung von Temperaturschwankungen bzw. damit verbundener Längenänderungen hervorgerufene Änderung der Duktilität sowie des Fließverhaltens von Materialien beschrieben.
  • Der einfachste Fall einer derartigen Spannungs-Dehnungs-Kurve ist in 3 dargestellt und gilt für spröde Materialien, wie sie typischerweise als Dielektrikum 2 verwendet werden. Die Kurve zeigt die mechanische Spannung σ des betreffenden Materials in Abhängigkeit von dessen Dehnung ε. Weist das betreffende Material im spannungsfreien Zustand in einer Bestimmten Richtung eine Länge 10 auf und verändert sich dessen Länge unter Einwirkung einer äußeren Spannung σ um Δl, so ist die Dehnung ε gleich dem Verhältnis Δl:l0. Typische Längen 10 für eine Metallisierung betragen zwischen 0,5 μm und 20 mm, typische Werte für die Dehnung ε zwischen 0,001 und 0,01.
  • Wie aus der Spannungs-Dehnungs-Kurve gemäß 3 ersichtlich ist, steigt die Spannung σ ausgehend vom spannungsfreien Zustand mit zunehmender Dehnung ε zumindest annäherungsweise linear an. Übersteigt die Dehnung ε einen bestimmten Wert εB, so kommt es in dem betreffenden Material bei der zugehörigen Bruchspannung σB spontan zum Spannungsbruch des betreffenden Materials. Die Dehnung dieses Materials ist solange reversibel, solange die Dehnung kleiner bleibt als die Bruchdehnung σB, d.h. im entspannten Zustand nach einer vorangegangenen Dehnung weist das Material wieder die ursprüngliche Länge 10 auf.
  • Anders ist das Spannungs-Dehnungs-Verhalten duktiler Materialien, aus denen beispielsweise die Metallisierungsschichten 11, 13, 15, 17 gebildet sind. Typische Vertreter solcher Materialien sind beispielsweise Aluminium, Kupfer oder deren Legierungen. Bleibt die Dehnung ε eines derartigen Materials unterhalb der Fließgrenze εF, so ist die Dehnung reversibel. Übersteigt jedoch die Dehnung diese Fließgrenze εF, beispielsweise bis zu einer Dehnung ε10, so ist diese Dehnung irreversibel. Wird nämlich anschließend die Spannung ε wieder auf Null reduziert, was dem entspannten Zustand entspricht, so verbleibt eine Dehnung ε11.
  • Die physikalischen Eigenschaften des betreffenden Materials haben sich damit verändert. Für dieses derart veränderte Material gilt nun eine neue Spannungs-Dehnungs-Kurve, deren Verlauf qualitativ der Spannungs-Dehnungs-Kurve gemäß 4 entspricht. Somit können in entsprechender Weise mit jeder erneuten Dehnung über die jeweilige Fließgrenze εF weitere Veränderungen der betreffenden Materialeigenschaften, d.h. insbesondere der Duktilität und des Fließverhaltens, hervorgerufen werden, wie dies bei einer Metallisierung gemäß dem Stand der Technik bei einer Vielzahl aufeinander folgender Temperaturwechsel und der damit verbundenen Dehnungen und Entspannungen der Fall ist.
  • Durch den erfindungsgemäßen geschichteten Aufbau der Metallisierung 10 wird deren Fließgrenze εF zu höheren Werten hin verschoben. So konnte beispielsweise anhand von Modellrechnungen gezeigt werden, dass die Fließspannung σF der Metallisierung 10 eines erfindungsgemäßen Halbleiterbauelements mit einer Dicke der Metallisierung 10 von 2 μm etwa 300 MPa bei einer Fließgrenze εF von 0,0042 beträgt. Im Vergleich dazu beträgt ein typischer Wert für die Fließspannung σF einer gleich dicken Metallisierung gemäß dem Stand der Technik aus reinem Aluminium, AlSi oder AlSiCu nur etwa 100 MPa, also etwas ein Drittel der Fließspannung der geschichtet aufgebauten, erfindungsgemäßen Metallisierung 10. Die den o.g. Modellrechnungen zugrunde gelegte Metallisierung weist zwei Metallisierungsschichten aus Aluminium mit einer Dicke von jeweils 500 nm und einer zwischen diesen angeordneten Trennschicht aus Titan mit einer Dicke von 10 nm auf.
  • Die Dicken d2 der in 2 dargestellten Metallisierungsschichten 11, 13, 15, 17 sind also bevorzugt so gewählt, dass die Bruchspannung des Dielektrikums 2 auch bei größeren Temperaturwechseln, beispielsweise beim Abkühlen von 180°C auf – 50°C, nicht erreicht wird. Auf der anderen Seite ist insbesondere bei Leistungshalbleiterbauelementen darauf zu achten, dass die Stromtragfähigkeit und der elektrische Gesamtwiderstand der strukturierten Metallisierung 10 durch die Strukturierung nicht zu stark vermindert werden. Dies kann insbesondere durch eine entsprechende Anzahl von Metallisierungsschichten 11, 13, 15, 17 erreicht werden.
  • Die dem Halbleiterkörper 1 nächstgelegene der Schichten 11-18 kann sowohl eine Trennschicht 12, 14, 16, 18, oder, wie in 2 dargestellt, eine Metallisierungsschicht 11, 13, 15, 17 sein. Entsprechend kann die vom Halbleiterkörper 1 am weitesten beabstandete Schicht der Metallisierung 10 sowohl eine Metallisierungsschicht 11, 13, 15, 17, als auch, wie in 2 dargestellt, eine Trennschicht 12, 14, 16, 18 sein.
  • Eine Metallisierung 10 eines erfindungsgemäßen Halbleiterbauelements weist mindestens zwei Metallisierungsschichten 11, 13, 15, 17 auf, zwischen denen eine Trennschicht 12, 14, 16, 18 angeordnet ist. Die bevorzugte Anzahl von Schichten einer Metallisierung 10 beträgt eine, zwei, drei oder vier Trenn schichten 12, 14, 16, 18, sowie zwei, drei, vier oder fünf Metallisierungsschichten.
  • Die Trennschichten dienen in erster Linie dazu, die Metallisierungsschichten voneinander zu trennen. Die Dicke der Trennschichten sollte dabei so dünn wie möglich gewählt werden, allerdings mindestens so dick, dass sie auch nach dem Durchlaufen mehrerer Temperaturwechselzyklen, wie sie typischerweise bei der Inbetriebnahme bzw. bei Funktionstests eines erfindungsgemäßen Halbleiterbauelements durchlaufen werden, noch als Schicht vorliegt und nicht infolge von Diffusionsvorgängen aufgelöst wurde.
  • Zur Kontaktierung von Metallisierungen eines Halbleiterbauelementes werden häufig Bondverbindungen eingesetzt. Die Qualität und die Dauerhaftigkeit derartiger Bondverbindungen hängt jedoch unter anderem von der Dicke des Materials ab, auf das gebondet wird. Da die Metallisierungsschichten einer erfindungsgemäßen Metallisierung bevorzugt sehr dünn ausgebildet sind, ist gemäß einer bevorzugten Ausführungsform der Erfindung vorgesehen, eine der Schichten der Metallisierung, die mittels einer Bondverbindung kontaktiert werden soll, mit einer Bondmetallisierung zu versehen.
  • Eine solche Anordnung ist in 5 gezeigt. Auf dem Halbleiterkörper 1 ist eine Metallisierung 10 angeordnet, die Metallisierungsschichten 11, 13, 15 aufweist, die durch Trennschichten Typ 12, 14 voneinander getrennt sind.
  • Auf der obersten Metallisierungsschicht 15 ist eine Bondmetallisierung 20 angeordnet, die eine Dicke d3 aufweist. Die Metallisierungsschicht 15 ist bevorzugt mit der Metallisierung 10, besonders bevorzugt mit deren oberster Metallisierungsschicht 15, unmittelbar verbunden.
  • Zwischen der Bondmetallisierung 20, die vorzugsweise als Bondpad mit einer Fläche zwischen 30 μm × 30 μm und 500 μm × 500 μm ausgebildet ist, und einem Bonddraht 21 ist eine Bondverbindung ausgebildet. Dabei ist die Dicke d3 der Bondmetallisierung 20 so gewählt, dass eine dauerhafte Verbindung gewährleistet ist. Die Dicke d3 ist vorzugsweise größer als 0,5 μm und liegt besonders bevorzugt zwischen 1 μm und 50 μm. Die Bondmetallisierung 20 ist vorzugsweise aus Nickel oder einer Nickellegierung gebildet und kann beispielsweise mittels eines stromlosen Abscheidungsverfahrens herstellt werden. Weitere für Bondmetallisierungen bevorzugt verwendete Materialien sind Gold, Silber oder Palladium.
  • Auf der Metallisierung 10 ist außerdem ein Dielektrikum 2 angeordnet, das bevorzugt an die Bondmetallisierung 20 heranreicht und diese in lateraler Richtung dicht umschließt. Des weiteren ist auf dem Dielektrikum 2 eine Pressmasse 3 angeordnet, die das Gehäuse des Halbleiterbauelementes bildet. Zwischen dem Dielektrikum 2 und der Pressmasse 3 kann optional eine Pufferschicht 4 entsprechend den Halbleiterbauelementen gemäß den 1 und 2 angeordnet sein.
    • 1
    Halbleiterkörper
    2
    Dielektrikum
    3
    Pressmasse
    4
    Pufferschicht
    10
    Metallisierung
    11, 13, 15, 17
    Metallisierungsschicht
    12, 14, 16, 18
    Trennschicht
    20
    Bondmetallisierung
    21
    Bonddraht
    d0
    Dicke der Metallisierung
    d1
    Dicke der Trennschicht
    d2
    Dicke der Metallisierungsschicht
    d3
    Dicke der Bondmetallisierung
    1, 10
    Länge der Metallisierung
    Δl
    Längenänderung der Metallisierung
    ε, εB, εF, ε11, ε10
    Dehnung
    σ, σB, σ1,
    Spannung

Claims (23)

  1. Halbleiterbauelement mit einem Halbleiterkörper (1), auf den aufeinanderfolgend – eine Metallisierung (10), die aus abwechselnd aufeinanderfolgend angeordneten Metallisierungsschichten (11, 13, 15, 17) und Trennschichten (12, 14, 16, 18) gebildet ist, – ein Dielektrikum (2), und – eine mit dem Dielektrikum (2) verbundene Pressmasse (3) aufgebracht sind.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Dielektrikum (2) und die Pressmasse (3) zumindest abschnittweise unmittelbar miteinander verbunden sind.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem zwischen dem Dielektrikum (2) und der Pressmasse (3) zumindest abschnittweise eine Polyimid-Schicht (4) angeordnet ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Trennschichten (12, 14, 16, 18) aus Titan, Titannitrid, Titanwolfram, Wolfram, Tantal, Tantalnitrid, Kupfer, Gold oder Silber, einer Legierung zumindest eines dieser Metalle oder aus Zinkoxid oder Graphit gebildet ist oder diese Materialien aufweist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Trennschichten (12, 14, 16, 18) eine Dicke (d1) von weniger als 40 nm aufweist.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Trennschichten (12, 14, 16, 18) eine Dicke (d1) zwischen 1 nm und 30 nm aufweist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Trennschichten (12, 14, 16, 18) einen spezifischen elektrischen Widerstand von weniger als 25 μΩ·m aufweist.
  8. Halbleiterbauelement nach Anspruch 7, bei dem zumindest eine der Trennschichten (12, 14, 16, 18) einen spezifischen elektrischen Widerstand von weniger als 2,5 μΩ·m aufweist.
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Metallisierungsschichten (11, 13, 15, 17) einen spezifischen elektrischen Widerstand von weniger als 0,03 μΩ·m aufweist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Metallisierungsschichten (11, 13, 15, 17) im Wesentlichen aus Aluminium, Kupfer, Wolfram oder aus einer Legierung zumindest eines dieser Metalle gebildet ist oder diese Materialien aufweist.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zumindest eine der Metallisierungsschichten (11, 13, 15, 17) eine Dicke (d2) zwischen 1 nm und 500 nm aufweist.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dicke (d0) der Metallisierung (10) zwischen 0,5 μm und 50 μm beträgt.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (10) eine Fließspannung (σF) von wenigstens 200 MPa aufweist.
  14. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (10) eine Fließspannung (σF) von wenigstens 300 MPa aufweist.
  15. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (10) zumindest eine Trennschicht (12, 14, 16, 18) und zwei Metallisierungsschichten (11, 13, 15, 17) aufweist.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (10) eine, zwei, drei oder vier Trennschichten Typ (12, 14, 16, 18) aufweist.
  17. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Metallisierung (10) zwei, drei, vier oder fünf Metallisierungsschichten (11, 13, 15, 17) aufweist.
  18. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Dielektrikum (2) als Oxidschicht ausgebildet ist.
  19. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Dielektrikum (2) als Passivierungsschicht ausgebildet ist.
  20. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Dielektrikum (2) Siliziumnitrid, Siliziumoxinitrid oder Siliziumdioxid aufweist oder aus diesem gebildet ist.
  21. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Dielektrikum (2) aus sprödem Material gebildet ist.
  22. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem zwischen dem Halbleiterkörper (1) und der Metallisierung (10) eine Schicht aus Titan (Ti), Titannitrid (TiN), Aluminium (Al), Aluminium-Silizium (AlSi) oder Aluminium-Silizium-Kupfer (AlSiCu) angeordnet ist.
  23. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem auf der Metallisierung (10) eine Bondmetallisierung (20) angeordnet ist.
DE102004036140A 2004-07-26 2004-07-26 Halbleiterbauelement Withdrawn DE102004036140A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004036140A DE102004036140A1 (de) 2004-07-26 2004-07-26 Halbleiterbauelement
US11/191,150 US20060035458A1 (en) 2004-07-26 2005-07-26 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036140A DE102004036140A1 (de) 2004-07-26 2004-07-26 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102004036140A1 true DE102004036140A1 (de) 2006-03-23

Family

ID=35800513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036140A Withdrawn DE102004036140A1 (de) 2004-07-26 2004-07-26 Halbleiterbauelement

Country Status (2)

Country Link
US (1) US20060035458A1 (de)
DE (1) DE102004036140A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007003281A1 (de) * 2007-01-23 2008-07-24 Epcos Ag Piezoelektrischer Transformator und Transformatoranordnung
DE102005019574B4 (de) * 2005-04-27 2009-07-30 Infineon Technologies Ag Kontaktierungsanordnung für ein Halbleiterbauelement
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395701B (zh) * 2006-03-22 2010-06-02 三菱电机株式会社 电力用半导体器件
US8736054B2 (en) * 2011-07-27 2014-05-27 Infineon Technologies Ag Multilayer metallization with stress-reducing interlayer
CN109671668B (zh) * 2018-12-20 2021-04-23 中芯集成电路（宁波）有限公司 一种半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
EP0273629A2 (de) * 1986-12-29 1988-07-06 Inmos Corporation Übergangsmetallverbindungen für integrierte Schaltungen
EP0606813A2 (de) * 1992-12-29 1994-07-20 International Business Machines Corporation Verfahren für Mehrschicht-Metallleiter ohne Korrosion
EP0720234A2 (de) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
JP3425311B2 (ja) * 1996-03-04 2003-07-14 株式会社東芝 ネガ型感光性ポリマー樹脂組成物、これを用いたパターン形成方法、および電子部品
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
US7642649B2 (en) * 2003-12-01 2010-01-05 Texas Instruments Incorporated Support structure for low-k dielectrics
US20060012014A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Reliability of low-k dielectric devices with energy dissipative layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
EP0273629A2 (de) * 1986-12-29 1988-07-06 Inmos Corporation Übergangsmetallverbindungen für integrierte Schaltungen
EP0606813A2 (de) * 1992-12-29 1994-07-20 International Business Machines Corporation Verfahren für Mehrschicht-Metallleiter ohne Korrosion
EP0720234A2 (de) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Widmann, Dietrich, et. al.: "Technologie hochinte- grierter Schaltungen", 2. Aufl., Springer, 1996, ISBN 3-540-59357-8, S.: 307-308
Widmann, Dietrich, et. al.: "Technologie hochinte-grierter Schaltungen", 2. Aufl., Springer, 1996, ISBN 3-540-59357-8, S.: 307-308 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
DE102005019574B4 (de) * 2005-04-27 2009-07-30 Infineon Technologies Ag Kontaktierungsanordnung für ein Halbleiterbauelement
DE102007003281A1 (de) * 2007-01-23 2008-07-24 Epcos Ag Piezoelektrischer Transformator und Transformatoranordnung

Also Published As

Publication number Publication date
US20060035458A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
DE112016001142T5 (de) Leistungs-Halbleitervorrichtung
DE102016201071B4 (de) Halbleitervorrichtung
DE10358686A1 (de) Crimpkontaktelement
EP3425665B1 (de) Verfahren zur herstellung eines bonddrahtes
DE2845612A1 (de) Halbleiteranordnung mit hoeckerelektroden
DE112010005383B4 (de) Halbleitervorrichtung
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE102009045184B4 (de) Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip
DE102004036140A1 (de) Halbleiterbauelement
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE1279201B (de) Halbleiteranordnung
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE102005044510A1 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung
DE3514253A1 (de) Halbleitereinrichtung
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP2232599B1 (de) Piezoelektrisches vielschichtbauelement
EP1384272B1 (de) Weiterkontaktierung für ein elektrisches bauteil sowie piezoelektrisches bauteil in vielschichtbauweise
DE102004043020B3 (de) Bonddraht und Bondverbindung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102008033410B4 (de) Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
DE102016117389B4 (de) Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
WO2013171084A2 (de) Elektrische kontaktierung für halbleiter
DE102013200308A1 (de) Bonddraht und Verfahren zur Herstellung einer Bondverbindung
DE2022717A1 (de) Halbleiterbauelement
EP3054480B1 (de) Kontaktanordnung und leistungsmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201