CN109074338B - 集成电路装置 - Google Patents

Abstract

提供可以从外部的控制装置侧简易地切换电路装置主体的工作模式的简易结构的集成电路装置。具备：电路装置主体，其执行预定的处理功能；通信控制电路，其与外部的控制装置之间进行数据通信；以及工作模式确定电路，其将所述电路装置主体的工作模式择一地确定为执行所述处理功能的通常模式或设定所述处理功能的执行条件的调试模式。特别地，特征在于，所述工作模式确定电路按照内部时钟而工作，且在由复位电路进行的复位工作解除后，按照与所述控制装置之间进行数据通信的特定的一个通信信号的逻辑状态来生成确定电路装置主体的工作模式的工作模式输出值。

Description

集成电路装置

技术领域

本发明涉及能够从外部的控制装置侧简易地切换电路装置主体的工作模式的简易结构的集成电路装置。

背景技术

近来，作为例如开关电源用的控制IC，正在开发各种称为IPM(智能功率模块，Intelligent Power Module)的高功能化了的集成电路装置。这种集成电路装置大体构成为具备执行预定的处理功能的电路装置主体和在与外部的控制装置之间进行数据通信的通信控制电路。电路装置主体包括例如按照预定的控制信息而对电力用半导体开关元件进行接通、关断驱动的电路。此外，通信控制电路例如承担将电路装置主体的工作状态和/或各种检测信息传递给控制装置、或者在来自控制装置的指令下将对电力用半导体开关元件进行接通、关断驱动时的控制信息等提供给电路装置主体的作用。

这样的集成电路装置与控制装置之间的数据通信例如像专利文献1中公开的那样，一般通过与通信时钟同步的串行通信来进行。此外，在专利文献1所公开的集成电路装置中，进行从该集成电路装置所具备的数据通信用的多个通信端子(port)向外部输出电路装置主体所生成的脉冲信号的工作。进一步地，还进行下述工作：从控制装置通过通信端子(port)向集成电路装置输入控制信号，将集成电路装置设为参数设定模式而设定针对电路装置主体所执行的处理功能的各种参数。

附带说明，串行通信是通过将集成电路装置设定为串行通信模式而执行的，此外，脉冲信号的外部输出是通过将集成电路装置设定为脉冲输出模式而执行的。并且，从串行通信模式或脉冲输出模式向参数设定模式的转变是将从控制装置侧提供给集成电路装置的特定的通信端子(port)的控制信号设为[L]电平，对集成电路装置中的电路装置主体的处理工作施加中断。并且，在集成电路装置中，通过检查预定的中断处理后的特定通信端子的逻辑状态来检测向参数设定模式的转变。具体地，在专利文献1所公开的例子中，从控制装置侧控制在串行通信模式下用于来自集成电路装置侧的请求而在脉冲输出模式下则不进行使用的集成电路装置的端子T3的电压。并且，集成电路装置在预定的中断处理后，根据端子T3的电压(逻辑状态)而转变为参数设定模式。

[现有技术文献]

[专利文献]

专利文献1：日本特开2011-64470号公报

发明内容

技术问题

但是，在专利文献1所公开的工作模式的切换处理中，如图11的(a)、(b)所示，在对集成电路装置施加了中断处理后，需要根据当时的工作模式从控制装置侧来控制施加于端子T3的控制信号。具体地，控制装置需要对控制信号的生成时刻进行控制，以便集成电路装置可在与当时的工作模式相应的时刻识别出该端子T3的控制信号(电压)。

换言之，控制装置需要在与集成电路装置的工作模式相应的时刻生成控制信号，另一方面，集成电路装置需要在与当时的工作模式相应的时刻检测出控制信号。因此，在控制装置以及集成电路装置中，需要分别具备用于管理控制信号的生成时刻以及控制信号的检测时刻的计时器电路。因而，不可否认的是，控制装置以及集成电路装置的电路结构规模成为大规模。

此外，控制装置所生成的控制信号是与通信时钟同步的信号，但是集成电路装置中的控制信号的检测主要与集成电路装置的内部时钟同步而执行。因此，为了从控制装置对集成电路装置切实地传递控制信号，需要使控制装置中的控制信号的生成时刻以及集成电路装置中的控制信号的检测时刻分别具有时间裕度。

本发明是考虑这样的情况而完成的，其目的在于提供简易结构的集成电路装置，该装置通过与通信时钟独立地检测在其与控制装置之间进行通信的通信数据中的一个通信信号的逻辑状态，能够简易且有效地将电路装置主体的工作模式切换为通常模式或调试模式。

技术方案

为了达到上述的目的，本发明的集成电路装置具备：电路装置主体，其执行预定的处理功能；通信控制电路，其与外部的控制装置之间进行数据通信；以及工作模式确定电路，其将所述电路装置主体的工作模式择一地确定为执行所述处理功能的通常模式或设定所述处理功能的执行条件的调试模式。

特别地，本发明的集成电路装置中的所述工作模式确定电路按照内部时钟而工作，且在由复位电路进行的复位工作解除后，按照与所述控制装置之间进行数据通信的特定的一个通信信号的逻辑状态来生成确定电路装置主体的工作模式的工作模式输出值。

附带说明，所述复位电路承担在电源接通时以及所述电路装置主体的基于所述调试模式进行的调试处理后输出复位信号来初始化所述工作模式确定电路的作用。在此，所述电源接通时包含在所述通常模式下伴随着在与所述控制装置之间进行数据通信的电源施加信号的停止、开启的电源的再接通时。

此外，与所述控制装置之间进行数据通信而用于确定所述电路装置主体的工作模式的所述特定的一个通信信号例如包括从所述控制装置提供的通信时钟。并且，所述工作模式确定电路构成为在复位工作的解除后，根据作为所述通信时钟的接收端子的电压电平而得到的逻辑状态来生成确定所述电路装置主体的工作模式的工作模式输出值。

优选地，所述工作模式确定电路具备复位型触发器电路，该复位型触发器电路例如包括在复位工作的解除后与所述内部时钟同步地工作而设置被提供到输入端子的所述一个通信信号的逻辑状态且将其逻辑输出代替所述一个通信信号而反馈给所述输入端子的触发器。

此外，所述工作模式确定电路具备预置型触发器电路，所述预置型触发器电路包括与构成所述复位型触发器电路的触发器相比以更多级数设置，例如比所述复位型触发器电路多1级地设置的多级的触发器。构成该预置型触发器电路的多级的触发器包括初级的触发器以及次级的触发器，所述初级的触发器在复位工作的解除后与所述内部时钟信号同步地工作而被设置为低电平，所述次级的触发器与所述内部时钟信号同步地工作而被设置其前级的触发器的逻辑输出。

进而，所述工作模式确定电路构成为具备或电路，所述或电路将所述预置型触发器电路的逻辑输出或所述复位型触发器电路的逻辑输出作为确定所述电路装置主体的工作模式的工作模式输出值而进行输出。

应予说明，所述工作模式确定电路也可以在所述电路装置主体的通常模式不伴有与所述控制装置之间的数据通信的情况下，例如将所述通信时钟的接收端子固定于低电平而设定通常模式，且在所述调试模式的设定时将所述通信时钟的接收端子固定于高电平。

优选地，所述电路装置主体在被设定为所述调试模式时，按照通过与所述控制装置之间的数据通信而得到的信息来设定该电路装置主体的在所述通常模式下的处理功能的执行条件。关于基于该调试模式进行的所述电路装置主体的处理功能的执行条件的设定，例如是通过与所述控制装置之间的数据通信而选择性地得到设置于集成电路装置的存储器所存储的各种工作参数等，并将其预置于所述电路装置主体，从而实现。

技术效果

根据这样构成的集成电路装置，在电源接通时以及所述电路装置主体的基于调试模式进行的调试处理后，所述工作模式确定电路被复位。并且，按照内部时钟而工作的所述工作模式确定电路在其复位被解除时，按照在与所述控制装置之间进行数据通信的特定的一个通信信号、例如通信时钟的逻辑状态来将所述电路装置主体的工作模式设定为通常模式或调试模式。

因此，在切换所述电路装置主体的工作模式时，不需要例如像以往那样根据通信模式边进行计时器管理边对用于模式切换的中断信号进行通信。而且，不需要在所述控制装置侧以及集成电路装置侧分别设置计时器电路而分别管理所述中断信号的发送和接收。从而，根据本发明，所述控制装置以及集成电路装置的电路结构规模不会成为大规模，能够实现其简单化。此外，根据本发明，不需要和在与所述控制装置之间进行通信的通信时钟同步，而能够按照集成电路装置的内部时钟来在简易的控制下短时间且高效地切换所述电路装置主体的工作模式。从而，其实用性的优点极大。

附图说明

图1是本发明的一实施方式的集成电路装置的概略结构图。

图2是表示图1所示的集成电路装置中的工作模式的切换过程的状态转变图。

图3是表示图1所示的集成电路装置中的工作模式确定电路的构成例的图。

图4是表示在图3所示的工作模式确定电路中确定通常模式时的工作状态的时序图。

图5是表示在图3所示的工作模式确定电路中确定调试模式时的工作状态的时序图。

图6是表示在图3所示的工作模式确定电路中确定不伴有与控制装置之间的通信的通常模式时的工作状态的时序图。

图7是表示工作模式确定电路的另一构成例的图。

图8是表示在图7所示的工作模式确定电路中确定通常模式时的工作状态的时序图。

图9是表示在图7所示的工作模式确定电路中确定调试模式时的工作状态的时序图。

图10是表示工作模式确定电路的又一构成例的图。

图11是表示在从控制装置侧控制集成电路装置的工作模式的切换的基础上的现有***中的中断处理的过程的例子的图。

符号说明

1 集成电路装置

2 控制装置

3 电路装置主体

4 通信控制电路

5 振荡器(内部时钟)

6 复位电路

7 存储器

8 工作模式确定电路

具体实施方式

以下，参照附图说明本发明的一实施方式的集成电路装置。

图1是表示本发明的一实施方式的集成电路装置1的概略结构的图。此外，在图1中，2是在与集成电路装置1之间进行数据通信的外部的控制装置。该控制装置2具备如下功能：对集成电路装置1输出将集成电路装置1的电源接通、关断的电源施加信号POW，并且接收集成电路装置1的输出信号VOUT。控制装置2还具备如下功能：对集成电路装置1输出预定频率的通信时钟SCL，并且与该通信时钟SCL同步地在与该集成电路装置1之间发送接收通信数据SDA。

针对这样的控制装置2，本发明的集成电路装置1基本上具备执行预定的处理功能的电路装置主体3和在与控制装置2之间进行数据通信的通信控制电路4。电路装置主体3基本上在被设定为通常模式的状态下边在与控制装置2之间进行数据通信，边执行例如对未图示的半导体开关元件进行接通、关断驱动等的预定的处理功能。

另外，在集成电路装置1中，设置有振荡器5，该振荡器5生成确定电路装置主体3以及通信控制电路4的工作时刻的预定频率的内部时钟CLK。在集成电路装置1中，还设置有复位电路6，该复位电路6在预定期间内生成用于在电源接通时以及基于后述的调试模式进行的调试处理后的预先确定的时刻分别将电路装置主体3以及通信控制电路4复位的复位信号ZRST。特别地，复位电路6在与内部时钟CLK同步的时刻解除复位信号ZRST。此外，在集成电路装置1中，设置有例如由EPROM构成的存储器7，该存储器7存储有用于设定电路装置主体3的处理功能的执行条件的程序和/或各种参数。

在此，集成电路装置1的上述的调试模式代替电路装置主体3执行预定的处理功能的通常模式而被设定。并且，在该调试模式中，基于与控制装置2之间的数据通信而使用存储于存储器7的参数来进行对电路装置主体3的参数的设定(调试)。通过该调试处理，使电路装置主体3的处理功能的执行条件等被变更设定。应予说明，该调试模式基本上在集成电路装置1的电源接通时设定，但是也在基于来自控制装置2的指示而使集成电路装置1的电源关断之后，电源再接通时执行。

图2是表示对集成电路装置1设定的工作模式的切换过程的状态转变图。集成电路装置1在该集成电路装置1的电源接通时被设定为空闲状态A。附带说明，集成电路装置1的电源接通是通过从控制装置2侧对集成电路装置1施加电源施加信号POW来进行。集成电路装置1在该空闲状态A，使例如设置于通信控制电路4的工作模式确定电路8在预定的时刻工作。该时刻设定为空闲状态A的设定时刻或者从电源接通时刻起经过了预定的延迟时间的复位解除时刻。于是，工作模式确定电路8如后述那样按照内部时钟CLK来检查在上述的时刻被输入从控制装置2侧提供的例如通信时钟SCL的通信端子的电压(逻辑状态)。并且，工作模式确定电路8根据检测到的通信端子的电压(逻辑状态)来确定是设定调试模式B还是设定通常模式C。

附带说明，工作模式确定电路8通过将该工作模式确定电路8所输出的工作模式输出值DMODE设定为[L]电平，来将集成电路装置1的工作模式设定为通常模式C。此外，工作模式确定电路8通过将工作模式输出值DMODE设定为[H]电平，来将集成电路装置1的工作模式设定为调试模式B。

被设定为调试模式B的集成电路装置1如图2所示，对通信控制电路4输出控制信号[acc_req]来开始预定的调试处理。并且，在对电路装置主体3的参数的设定(调试)结束时，如图2所示，集成电路装置1对通信控制电路4输出控制信号[acc_end]来解除调试模式B。通过该调试模式B的解除，集成电路装置1恢复为空闲状态A。

相对于此，被设定为通常模式C的集成电路装置1边在其与例如控制装置2之间进行数据通信边使电路装置主体3工作，执行预定的处理功能。应予说明，在电路装置主体3执行预定的处理功能时不需要与控制装置2之间的数据通信的情况下，当然也设定通常模式C。并且，在集成电路装置1被设定为通常模式C的状态下不需要由电路装置主体3执行预定的处理功能的情况下，通过停止来自控制装置2侧的电源施加信号POW的输出，使集成电路装置1的电源关断。由此，解除对集成电路装置1设定的通常模式C。应予说明，电源施加信号POW的输出的停止也通过控制装置2的电源关断来进行。

此后，若为了使集成电路装置1启动而从控制装置2侧施加电源施加信号POW来将集成电路装置1的电源再接通，则由此集成电路装置1被设定为空闲状态A。于是，如上述那样，工作模式确定电路8进行工作，择一地确定是将集成电路装置1设定为调试模式B还是设定为通常模式C。

此外，在确定集成电路装置1的工作模式上承担重要的作用的工作模式确定电路8例如如图3所示那样构成。该工作模式确定电路8具备在复位工作被解除后与内部时钟CLK同步地进行工作的触发器FF1。该触发器FF1在复位电路6所输出的复位信号ZRST以[L]电平输入时进行复位工作，将该触发器FF1的输出端子Q(逻辑输出DET)复位为[L]电平。并且，触发器FF1与以复位信号ZRST的[H]电平解除复位后的内部时钟CLK的最初的上升时刻t1同步地将提供给输入端子D的信号的逻辑输出设置于输出端子Q。

具体地，在触发器FF1的输入端子D，输入通过选择器SEL选择的信号。该选择器SEL是2输入选择型的选择器，根据后述的预置型触发器电路8b的逻辑输出CLKWAIT来选择其输入。

即，在逻辑输出CLKWAIT为[H]电平时，选择器SEL选择被提供给通信端子的通信时钟SCL。此外，在逻辑输出CLKWAIT为[L]电平时，选择器SEL选择触发器FF1的逻辑输出DET。在时刻t1，由于如后所述逻辑输出CLKWAIT被设定为[H]电平，所以选择器SEL选择被提供给通信端子的通信时钟SCL而提供给触发器FF1的输入端子D。其结果，在触发器FF1中，在时刻t1通过选择器SEL选择而提供给输入端子D的通信时钟SCL的逻辑状态被设置于其输出端子Q。

此外，触发器FF1的逻辑输出DET被返回给选择器SEL。此时，如后述那样与时刻t1相比延迟内部时钟CLK的1时钟量而将逻辑输出CLKWAIT设定为[L]电平。其结果是，在延迟了1时钟量的内部时钟CLK的下一上升时刻t2，选择器SEL选择触发器FF1的逻辑输出DET，并提供给触发器FF1的输入端子D。由此，在时刻t1提供给触发器FF1的输入端子D的通信时钟SCL的逻辑状态由触发器FF1进行保持。由该触发器FF1保持的通信时钟SCL的逻辑状态持续到触发器FF1通过复位信号ZRST被复位为止。

进而，工作模式确定电路8具备与构成复位型触发器电路8a的触发器FF1相比以更多级数设置的例如2级的由触发器FF2、FF3构成的预置型触发器电路8b。这些触发器FF2、FF3在复位信号ZRST以[L]电平输入时进行预置工作，将其逻辑输出设置为[H]电平。并且，触发器FF2、FF3与复位信号ZRST为[H]电平而被解除后的内部时钟信号CLK的最初的上升时刻t1同步地进行设置工作，设置提供给其输入端子D的逻辑状态。

具体地，触发器FF2在时刻t1，将被设定为接地电位(0V)的输入端子D的状态设置于其输出端子Q(逻辑输出CW1)。特别地，初级的触发器FF2在时刻t1被设置为[L]电平，生成[L]电平的逻辑输出CW1。此外，次级的触发器FF3在接着时刻t1之后的内部时钟信号CLK的下一上升时刻t2，设置其前级的触发器FF2的逻辑输出CW1，将[L]电平的逻辑输出CLKWAIT输出至其输出端子Q。

该预置型触发器电路8b的逻辑输出CLKWAIT被用作对选择器SEL的选择工作进行控制的信号。其结果是，在时刻t2被提供了[L]电平的逻辑输出CLKWAIT的选择器SEL如前所述代替表示通信时钟SCL的逻辑状态的信号而选择复位型触发器电路8a的逻辑输出DET。

此外，预置型触发器电路8b的逻辑输出CLKWAIT提供给或电路8c。并且，或电路8c输出逻辑输出CLKWAIT或者复位型触发器电路8a的逻辑输出DET，作为确定电路装置主体3的工作模式的工作模式输出值DMODE。其结果是，在时刻t2之后，无论此后的通信时钟SCL的逻辑状态的变化如何，都经过或电路8c输出复位型触发器电路8a的逻辑输出DET直至被提供复位信号ZRST为止。并且，工作模式输出值DMODE根据该逻辑输出DET而确定。

在此，在集成电路装置1根据工作模式输出值DMODE而被设定为通常模式C之后，在触发器FF1的输入端子D输入触发器FF1的逻辑输出DET直至复位电路6以[L]电平输出复位信号ZRST为止。因此，无论以预定的周期反复提供的内部时钟信号CLK的输入数量如何，触发器FF1的逻辑输出DET都被保持。其结果是，从通信时钟SCL的逻辑状态在某时刻成为了[H]电平的时刻起，可以进行与控制装置2之间的使用了通信时钟SCL的通信数据SDA的通信。

图4～图6是表示如上述那样构成的工作模式确定电路8的工作的时序图。应予说明，图4表示设定通常模式时的时序图，图5表示设定调试模式时的时序图。并且，图6表示设定不伴有与控制装置2之间的数据通信的情况下的通常模式时的时序图。

根据这样构成的工作模式确定电路8，如图4所示，在时刻t1，若内部时钟信号CLK上升为[H]电平，则预置型触发器电路8b中的触发器FF2的逻辑输出CW1变化为[L]电平。此后，在延迟了内部时钟CLK的1时钟量的时刻t2，触发器FF3的逻辑输出CLKWAIT变化为[L]电平。

相对于此，复位型触发器电路8a的触发器FF1在时刻t1设置通信时钟SCL的逻辑状态。在该情况下，由于通信时钟SCL的逻辑状态为[L]电平，所以选择器SEL的输出D0也为[L]电平。由此，如图4所示，触发器FF1的逻辑输出DET保持于[L]电平。此外，在该时刻t1，触发器FF3的逻辑输出CLKWAIT处于被预置为[H]电平的状态。因此，或电路8c接收逻辑输出CLKWAIT，将作为其输出的工作模式输出值DMODE保持为[H]电平。

但是，在从时刻t1起延迟了内部时钟CLK的1时钟量的时刻t2，触发器FF3的逻辑输出CLKWAIT变化为[L]电平。并且，在该时刻t2，由于检测到了通信时钟SCL的逻辑状态的触发器FF1的逻辑输出DET保持为[L]电平，所以作为或电路8c的输出的工作模式输出值DMODE变化为[L]电平。其结果是，从或电路8c输出的工作模式输出值DMODE在时刻t2被设定为[L]电平。并且，集成电路装置1的工作模式根据该工作模式输出值DMODE而被设定为通常模式C。

此外，此时，如前所述通过触发器FF3的逻辑输出CLKWAIT来切换选择器SEL的输入，触发器FF1的输出端子Q的信号(逻辑输出DET)被反馈给触发器FF1的输入端子D。其结果是，触发器FF1的逻辑输出DET维持[L]电平，工作模式输出值DMODE在时刻t2被设定为[L]电平。

并且，在该时刻t2以后，通过使通信时钟SCL开启，来对通信控制电路4设定可以进行与控制装置2之间的数据通信的模式。换言之，触发器FF3的逻辑输出CLKWAIT被设定为[L]电平，此后，维持该设定状态。从而，设定可以进行介由通信控制电路4的与控制装置2之间的数据通信的通常模式C。

另一方面，在设定调试模式B时，在复位信号ZRST被解除后的内部时钟CLK的最初的上升时刻t1，如图5所示，在控制装置2的控制下通信时钟SCL被设定为[H]电平。换言之，控制装置2在时刻t1进行控制以使通信时钟SCL成为[H]电平而设定调试模式B。在该情况下，也在时刻t1，预置型触发器电路8b中的触发器FF2的逻辑输出CW1成为[L]电平。并且，在从时刻t1起延迟了内部时钟CLK的1时钟量的时刻t2，触发器FF3的逻辑输出CLKWAIT成为[L]电平。

但是，由于在时刻t1如图5所示通信时钟SCL的逻辑状态被设定为[H]电平，选择器SEL的输出D0为[H]电平，所以触发器FF1的逻辑输出DET在时刻t2也保持为[H]电平。并且，由于在时刻t2选择器SEL的输入根据触发器FF3的逻辑输出CLKWAIT而切换，所以被设定成了[H]电平的触发器FF1的逻辑输出DET反馈给触发器FF1。从而，此后，即使通信时钟SCL的逻辑状态变化，触发器FF1的逻辑输出DET也保持为[H]电平。

其结果是，在时刻t2以后，从或电路8c输出的工作模式输出值DMODE保持为[H]电平。并且，集成电路装置1的工作模式根据被设定成了[H]电平的工作模式输出值DMODE而被设定为调试模式B。并且，在复位解除后的时刻t2之后，即使使通信时钟SCL变化，也由于选择器SEL的输入根据触发器FF3的输出CLKWAIT而切换，所以触发器FF1的逻辑输出DET不会改变。因此，在时刻t2之后，由于工作模式输出值DMODE保持为[H]电平，所以如上述那样设定的调试模式B被保持。从而，即使设定调试模式B，也可以与通信时钟SCL同步地进行与控制装置2之间的数据通信。

应予说明，在通常模式C中不需要与控制装置2之间的数据通信的情况下，例如可以将集成电路装置1的接收来自控制装置2的通信时钟SCL的通信端子接地，由此，将该通信端子强制地设定为[L]电平。这样，由于如图6所示在时刻t2之后能够将通信时钟SCL保持为[L]电平，所以可以简易且稳定地保持通常模式C的设定状态。

换言之，可以预防集成电路装置1的工作模式的切换因通信时钟SCL而非本意地被执行的可能性。即，可以不受通信时钟SCL的影响，而根据集成电路装置1所生成的内部时钟CLK，根据被提供给通信时钟SCL的端子的逻辑状态，来将其工作模式设定为调试模式B还是通常模式C。

因此，根据本发明的集成电路装置1，不需要像例如专利文献1所公开的工作模式的切换方法那样在控制装置2以及集成电路装置1中分别加入计时器电路，能够实现其结构的大幅的简单化。而且，由于不需要在中断处理后经过预定的经过时间而从控制装置侧输出用于工作模式切换的控制信号，并在集成电路装置侧经过预定的经过时间而判定控制信号的电压(逻辑状态)，所以在这点上也能够实现其结构的简单化。从而，其实用性的优点极大。

另外，在图3所示的工作模式确定电路8中，在从解除了该工作模式确定电路8的复位后的内部时钟CLK的最初的上升时刻t1起按内部时钟CLK延迟了1时钟量的时刻t2确定外部时钟SCL的逻辑状态，并输出工作模式输出值DMODE。但是，也可以在从时刻t1起例如按内部时钟CLK延迟了2时钟量的时刻t3确定外部时钟SCL的逻辑状态，并由此排除内部时钟CLK的波动的影响而提高外部时钟SCL的逻辑状态的判定精度。

图7表示在这样的考虑下构建的工作模式确定电路8的结构例。图7所例示的工作模式确定电路8通过除了触发器FF1之外还设置触发器FF4来构成包括触发器FF1、FF4的2级结构的复位型触发器电路8a。进而，图7所例示的工作模式确定电路8的特征在于，构成为除了前述的2级的触发器FF2、FF3之外还设置第3级的触发器FF5来作为预置型触发器电路8b。

应予说明，在此，将复位型触发器电路8a中的触发器FF1的逻辑输出表示为D1，此外将触发器FF4的逻辑输出表示为DET。此外，将预置型触发器电路8b中的第1级的触发器FF2的逻辑输出表示为CW1，将第2级的触发器FF3的逻辑输出表示为CW2，将第3级的触发器FF5的逻辑输出表示为CLKWAIT。这些触发器FF1～FF5的工作与前述的图3所示的工作模式确定电路8中的触发器FF1～FF3的工作相同。

根据这样构成的工作模式确定电路8，如在图8中示出的设定通常模式C时的时序图、此外在图9中示出的设定调试模式B时的时序图所示，在从解除复位后的时刻t1起延迟了2个时钟的时刻t3，无论内部时钟CLK的波动如何，都能够稳定且切实地确定工作模式输出值DMODE。从而，可产生前面说明的实施方式的效果以外的效果。

应予说明，本发明并不限定于上述的实施方式。例如在通常模式C中不需要与控制装置2之间的数据通信的情况下，例如也可以如图10所示代替选择器SEL而介由负逻辑输入输出的与电路(正逻辑的或电路)8d来控制提供给触发器FF1的输入端的信号。在此情况下，在复位解除后的内部时钟CLK的最初的上升时刻t1，通信时钟SCL被提供给触发器FF1，进而在延迟了内部时钟CLK的1时钟量的时刻，触发器FF4的逻辑输出DET被提供给触发器FF1。并且，根据复位型触发器电路8a的逻辑输出DET或预置型触发器电路8b的逻辑输出CLKWAIT，工作模式输出值DMODE被设定为[L]电平。

其结果是，在设定通常模式C时，集成电路装置1的从控制装置2被提供通信时钟SCL的端子被强制地设定为[L]电平，设定不伴有数据通信的通常模式C。从而，与前述的各实施方式同样地发挥功能。

此外，在此，虽然在按内部时钟CLK延迟了1个时钟或延迟了2个时钟的时刻判定了通信时钟SCL的逻辑状态，但是当然也可以进一步增加触发器电路的级数，并在进一步延迟了的时刻判定通信时钟SCL的逻辑状态。此外，当然也可以代替通信时钟SCL，而控制对通信数据SDA进行发送接收的端子之中的一个端子的逻辑状态来控制工作模式的切换。

但是，由于通信数据SDA自身是数据信号，所以即使对通信数据SDA进行发送接收的端子是开放状态，其状态也不可能立即成为内部电路的误工作的主要原因。另一方面，通信时钟SCL是作为通信用的时钟而使用的信号，若其信号值不稳定，则内部电路有可能误工作。

因此，在上述的实施方式中，敢于利用成为内部电路的误工作的主要原因的通信时钟SCL的状态作为前述的模式设定的信息。具体地，控制装置2在从输出电源施加信号POW起直至在集成电路装置1中复位信号ZRST从[L]电平变化为[H]电平为止的期间确定通信时钟SCL的状态。其结果是，通信时钟SCL的状态在集成电路装置1中通过复位电路6进行复位解除之前确定。

在这一点上，在集成电路装置1中使用复位信号ZRST来将通信控制电路4复位。从而，集成电路装置1在进行了对通信控制电路4的复位解除之后，判定通信时钟SCL的状态。由此，在集成电路装置1中，可以根据从控制装置2提供的通信时钟SCL的状态来切实地设定工作模式。

进而，在图1所示的集成电路装置1中，在通信控制电路4中设置有工作模式确定电路8，但是当然也可以将工作模式确定电路8设置于电路装置主体3。此外，关于集成电路装置1的电路装置主体3所承担的处理功能，当然不限定于前述的半导体开关元件的接通、关断驱动。此外，本发明在不背离其主旨的范围内能够进行各种变形而实施。

Claims (7)

1.一种集成电路装置，其特征在于，具备：

电路装置主体，其执行预定的处理功能；

复位电路，其在电源接通时执行复位工作；

通信控制电路，其与外部的控制装置之间进行数据通信；以及

工作模式确定电路，其在由所述复位电路进行的复位工作解除后，基于向预定的输入端子输入的信号将所述电路装置主体的工作模式择一地确定为执行所述处理功能的通常模式或设定所述处理功能的执行条件的调试模式，

所述工作模式确定电路保持在所述复位工作解除后与内部时钟的变化同步地被输入到所述预定的输入端子的信号，并基于该保持的信号将所述工作模式确定为所述通常模式或所述调试模式，

所述集成电路装置构成为在所述工作模式确定后，能够通过所述预定的输入端子接收用于所述数据通信的通信信号。

2.根据权利要求1所述的集成电路装置，其特征在于，

所述复位电路在电源接通时以及所述电路装置主体的基于所述调试模式进行的调试处理后输出复位信号来初始化所述工作模式确定电路。

3.根据权利要求1所述的集成电路装置，其特征在于，

在接收到向所述预定的输入端子输入的信号时，所述工作模式与所述内部时钟的变化同步地被确定，进而此后从所述控制装置提供的通信时钟被输入于所述预定的输入端子。

4.根据权利要求3所述的集成电路装置，其特征在于，

所述工作模式确定电路在复位工作的解除后，根据作为所述通信时钟的接收端子的电压电平而得到的逻辑状态来生成确定所述电路装置主体的工作模式的工作模式输出值。

5.根据权利要求1所述的集成电路装置，其特征在于，

所述工作模式确定电路具备：

复位型触发器电路，其具备在复位工作的解除后与所述内部时钟同步地工作而被设置提供到输入端子的所述一个通信信号的逻辑状态的触发器，所述复位型触发器电路将该触发器的逻辑输出代替所述一个通信信号而反馈给所述输入端子；

预置型触发器电路，其具备与构成该复位型触发器电路的触发器相比以更多级数设置的初级的触发器以及次级的触发器，所述初级的触发器在复位工作的解除后与所述内部时钟信号同步地工作而被预置为低电平，所述次级的触发器与所述内部时钟信号同步地工作而被设置其前级的触发器的逻辑输出；以及

或电路，其将该预置型触发器电路的逻辑输出或者所述复位型触发器电路的逻辑输出作为确定所述电路装置主体的工作模式的工作模式输出值而进行输出。

6.根据权利要求3所述的集成电路装置，其特征在于，

所述工作模式确定电路在所述电路装置主体的通常模式不伴有与所述控制装置之间的数据通信的情况下，将所述通信时钟的接收端子固定于低电平而设定通常模式，且在所述调试模式的设定时将所述通信时钟的接收端子固定于高电平。

7.根据权利要求1所述的集成电路装置，其特征在于，

所述电路装置主体在被设定为所述调试模式时，按照通过与所述控制装置之间的数据通信而得到的信息来设定该电路装置主体的在所述通常模式下的处理功能的执行条件。

Images