CN101666838A - 一种芯片***及其模式控制方法 - Google Patents

一种芯片***及其模式控制方法 Download PDF

Info

Publication number
CN101666838A
CN101666838A CN200910092706A CN200910092706A CN101666838A CN 101666838 A CN101666838 A CN 101666838A CN 200910092706 A CN200910092706 A CN 200910092706A CN 200910092706 A CN200910092706 A CN 200910092706A CN 101666838 A CN101666838 A CN 101666838A
Authority
CN
China
Prior art keywords
reset signal
chip
mode
pin
logical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910092706A
Other languages
English (en)
Other versions
CN101666838B (zh
Inventor
樊小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing T3G Technology Co Ltd
Original Assignee
Beijing T3G Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing T3G Technology Co Ltd filed Critical Beijing T3G Technology Co Ltd
Priority to CN2009100927064A priority Critical patent/CN101666838B/zh
Publication of CN101666838A publication Critical patent/CN101666838A/zh
Application granted granted Critical
Publication of CN101666838B publication Critical patent/CN101666838B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microcomputers (AREA)

Abstract

本发明提供一种芯片***及其模式控制方法。所述方法包括：建立芯片管脚的逻辑值与芯片工作模式的对应关系；根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。依照本发明，不需要设置专门的模式控制管脚，就能实现对芯片***的工作模式的控制。

Description

一种芯片***及其模式控制方法
技术领域
本发明属于微电子技术领域，特别涉及一种芯片***及其模式控制方法。
背景技术
许多芯片***会存在多个工作模式，例如有用于不同工作方式的工作模式1、工作模式2、...工作模式N，用于测试芯片各项性能的测试模式1、测试模式2、...测试模式N。这样通常需要设置一组专用的模式控制管脚来控制各个模式间的转换，利用专用管脚配置芯片模式的过程包括：首先，根据需要定义专用管脚的逻辑值与芯片工作模式的对应关系；然后，利用在芯片外部对专用管脚进行上下拉的控制，来达到配置芯片工作模式的目的。此种方式的不足之处在于，需要单独设置模式控制管脚，如此会增加芯片的面积，从而直接导致芯片成本大幅增加，并且增加了***的复杂性，降低了***的稳定性。
发明内容
本发明所要解决的技术问题是提供一种芯片***及其模式控制方法，不需要设置专门的模式控制管脚，就能实现对芯片***的工作模式的控制。
为解决上述技术问题，本发明提供技术方案如下：
一种芯片***的模式控制方法，应用于具有至少两个工作模式的芯片***，包括：
建立芯片管脚的逻辑值与芯片工作模式的对应关系；
根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；
将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；
在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；
在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。
上述的模式控制方法，其中，所述芯片管脚的逻辑值为：外部***通过对芯片管脚进行上下拉控制而输入的逻辑值。
一种芯片***，具有至少两个工作模式，所述芯片***中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：
对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系；
上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；
输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；
锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；
模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。
上述的芯片***，其中，所述锁存单元锁存的逻辑值为：外部***通过对芯片管脚进行上下拉控制而输入的逻辑值。
本发明实施例利用上电复位过程对芯片管脚进行复用，从而实现对芯片工作模式的配置，由于不需要设置专门的模式控制管脚，从而减少了芯片的总管脚数目，并能够节约芯片生产成本。
附图说明
图1为本发明实施例的芯片***的结构示意图；
图2为上述芯片***的内部时序图；
图3为本发明实施例的芯片***的模式控制方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明实施例的关键在于，利用上电复位过程对芯片管脚进行复用，从而实现对芯片工作模式的配置，即，在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。
参照图1，为本发明实施例的芯片***，其具有至少两个工作模式，所述芯片***中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：对应关系建立单元、上电复位控制单元、输入输出属性控制单元、锁存单元和模式控制单元。
对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系。本发明中，需要复用的芯片管脚数N由芯片***所具有的工作模式的数量M决定，并遵循N＝ceil(Log2M)，其中，ceil()表示向上取整。所谓复用，是指在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。比如，芯片***具有2个工作模式，则需要复用一个芯片管脚，并建立如下的对应关系表：
  芯片管脚逻辑值  模式状态
  0  工作模式1
  1  工作模式2
表1
又比如，芯片***具有6个工作模式，则需要复用三个芯片管脚，在复用三个芯片管脚时，所述模式配置模块则与这三个芯片管脚连接。例如，可以建立如下的对应关系表：
  芯片管脚逻辑值  模式值
  000  工作模式1
  001  工作模式2
  010  工作模式3
  011  工作模式4
  100  工作模式5
  101  工作模式6
表2
上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放。
输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出。图1中，上部的三角形符号表示带使能的输入，下部的三角形符号表示输出。在内部复位信号释放之前，将芯片管脚的属性配置为输入，如此可以接收外部***对芯片***模式信息的输入；在内部复位信号释放之后，将芯片管脚的属性配置为输入或输出，如此恢复被复用的管脚的原有功能。
锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存。为避免芯片管脚的逻辑值处于不稳定状态，外部***通过对芯片管脚进行上下拉控制而输入不同的逻辑值，图1中，开关闭合为上拉，输入为逻辑1，开关开启为下拉，输入为逻辑0。锁存单元中可设置多个寄存器，每个寄存器对应于一个芯片输入管脚，用于对相应芯片管脚的逻辑值进行锁存。
模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。比如芯片***具有2个工作模式，则锁存单元中包括一个寄存器，根据上述表1，若寄存器的值为0，则控制芯片***进入工作模式1，若寄存器的值为1，则控制芯片***进入工作模式2。又比如芯片***具有6个工作模式，则锁存单元中包括三个寄存器，若寄存器的值分别为0、1、0，则根据上述表2，控制芯片***进入工作模式3。
以下结合图2和图3介绍本发明实施例的芯片***的模式控制方法。所述模式控制方法应用于具有至少两个工作模式的芯片***，其包括如下步骤：
步骤301：建立芯片管脚的逻辑值与芯片工作模式的对应关系；
本发明中，需要复用的芯片管脚数N由芯片***所具有的工作模式的数量M决定，并遵循N＝ceil(Log2M)，其中，ceil()表示向上取整。所谓复用，是指在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。比如，芯片***具有2个工作模式，则需要复用一个芯片管脚，建立的对应关系如上表1所示；又比如，芯片***具有6个工作模式，则需要复用三个芯片管脚，建立的对应关系如上表2所示。
步骤302：根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；
参见图2，本实施例中，内部复位信号在上电复位信号释放后的5个时钟周期后释放。
步骤303：将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；
在内部复位信号释放之前，将芯片管脚的属性配置为输入，如此可以接收外部***对芯片***模式信息的输入；在内部复位信号释放之后，将芯片管脚的属性配置为输入或输出，如此恢复被复用的管脚的原有功能。
步骤304：在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；
为避免芯片管脚的逻辑值处于不稳定状态，外部***通过对芯片管脚进行上下拉控制而输入不同的逻辑值，例如，对芯片管脚进行上拉，则输入为逻辑1；对芯片管脚进行下拉，则输入为逻辑0。可在芯片***中设置多个寄存器，每个寄存器对应于一个芯片输入管脚，用于对相应芯片管脚的逻辑值进行锁存。
步骤305：在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。
比如芯片***具有2个工作模式，则***中设置有一个寄存器，根据上述表1，若寄存器的值为0，则控制芯片***进入工作模式1，若寄存器的值为1，则控制芯片***进入工作模式2。又比如芯片***具有6个工作模式，则***中设置有三个寄存器，若寄存器的值分别为0、1、0，则根据上述表2，控制芯片***进入工作模式3。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (4)

1.一种芯片***的模式控制方法，应用于具有至少两个工作模式的芯片***，其特征在于，包括：
建立芯片管脚的逻辑值与芯片工作模式的对应关系；
根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；
将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；
在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；
在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。
2.如权利要求1所述的模式控制方法，其特征在于：
所述芯片管脚的逻辑值为：外部***通过对芯片管脚进行上下拉控制而输入的逻辑值。
3.一种芯片***，具有至少两个工作模式，其特征在于，所述芯片***中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：
对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系；
上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；
输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；
锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；
模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片***进入查找到的工作模式。
4.如权利要求3所述的芯片***，其特征在于：
所述锁存单元锁存的逻辑值为：外部***通过对芯片管脚进行上下拉控制而输入的逻辑值。
CN2009100927064A 2009-09-15 2009-09-15 一种芯片***及其模式控制方法 Expired - Fee Related CN101666838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100927064A CN101666838B (zh) 2009-09-15 2009-09-15 一种芯片***及其模式控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100927064A CN101666838B (zh) 2009-09-15 2009-09-15 一种芯片***及其模式控制方法

Publications (2)

Publication Number Publication Date
CN101666838A true CN101666838A (zh) 2010-03-10
CN101666838B CN101666838B (zh) 2011-09-28

Family

ID=41803542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100927064A Expired - Fee Related CN101666838B (zh) 2009-09-15 2009-09-15 一种芯片***及其模式控制方法

Country Status (1)

Country Link
CN (1) CN101666838B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
CN102236065A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路
CN102236066A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN102622070A (zh) * 2012-02-28 2012-08-01 广州市广晟微电子有限公司 一种芯片复位重配置的方法及装置
CN102801405A (zh) * 2012-06-26 2012-11-28 深圳市芯海科技有限公司 芯片模式切换方法及装置
CN103401574A (zh) * 2013-08-08 2013-11-20 北京昆腾微电子有限公司 Fm接收芯片的解调模式转换装置和方法
CN104270127A (zh) * 2014-09-16 2015-01-07 四川和芯微电子股份有限公司 Soc芯片的管脚复用电路
CN105988548A (zh) * 2015-02-05 2016-10-05 飞思卡尔半导体公司 用于集成电路的初始操作模式
CN109074338A (zh) * 2016-10-05 2018-12-21 富士电机株式会社 集成电路装置
CN113138330A (zh) * 2020-12-29 2021-07-20 苏州裕太微电子有限公司 一种防止芯片误入测试模式的方法及***
CN113726126A (zh) * 2021-08-25 2021-11-30 Oppo广东移动通信有限公司 一种电源管理电路及其控制方法、***
CN114020682A (zh) * 2021-10-18 2022-02-08 爱芯元智半导体(上海)有限公司 芯片工作模式的控制方法、装置、芯片和存储介质
CN114264867A (zh) * 2021-12-15 2022-04-01 江苏纵帆微电子有限公司 一种电子设备运行模式与生产测试模式的切换方法
CN115144740A (zh) * 2022-06-27 2022-10-04 成都爱旗科技有限公司 一种上电锁存电路、上电锁存装置及上电锁存方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236065B (zh) * 2010-04-22 2015-07-01 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路
CN102236065A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路
CN102236066A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN102236066B (zh) * 2010-04-22 2015-07-01 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN101957803B (zh) * 2010-09-21 2012-12-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
CN101957803A (zh) * 2010-09-21 2011-01-26 昆山芯视讯电子科技有限公司 多芯片自动同步和相移的方法
CN102622070A (zh) * 2012-02-28 2012-08-01 广州市广晟微电子有限公司 一种芯片复位重配置的方法及装置
CN102801405A (zh) * 2012-06-26 2012-11-28 深圳市芯海科技有限公司 芯片模式切换方法及装置
CN103401574B (zh) * 2013-08-08 2016-08-24 昆腾微电子股份有限公司 Fm接收芯片的解调模式转换装置和方法
CN103401574A (zh) * 2013-08-08 2013-11-20 北京昆腾微电子有限公司 Fm接收芯片的解调模式转换装置和方法
CN104270127A (zh) * 2014-09-16 2015-01-07 四川和芯微电子股份有限公司 Soc芯片的管脚复用电路
CN105988548A (zh) * 2015-02-05 2016-10-05 飞思卡尔半导体公司 用于集成电路的初始操作模式
CN105988548B (zh) * 2015-02-05 2020-04-17 恩智浦美国有限公司 用于集成电路的初始操作模式
CN109074338A (zh) * 2016-10-05 2018-12-21 富士电机株式会社 集成电路装置
CN109074338B (zh) * 2016-10-05 2021-11-09 富士电机株式会社 集成电路装置
CN113138330A (zh) * 2020-12-29 2021-07-20 苏州裕太微电子有限公司 一种防止芯片误入测试模式的方法及***
CN113726126A (zh) * 2021-08-25 2021-11-30 Oppo广东移动通信有限公司 一种电源管理电路及其控制方法、***
CN114020682A (zh) * 2021-10-18 2022-02-08 爱芯元智半导体(上海)有限公司 芯片工作模式的控制方法、装置、芯片和存储介质
CN114264867A (zh) * 2021-12-15 2022-04-01 江苏纵帆微电子有限公司 一种电子设备运行模式与生产测试模式的切换方法
CN114264867B (zh) * 2021-12-15 2024-01-19 江苏纵帆微电子有限公司 一种电子设备运行模式与生产测试模式的切换方法
CN115144740A (zh) * 2022-06-27 2022-10-04 成都爱旗科技有限公司 一种上电锁存电路、上电锁存装置及上电锁存方法

Also Published As

Publication number Publication date
CN101666838B (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
CN101666838B (zh) 一种芯片***及其模式控制方法
CN102970013A (zh) 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN103645794A (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
KR20100100630A (ko) 클록 공급 방법 및 정보 처리 장치
CN101405939A (zh) 极低功耗的伪同步小尺寸寄存器设计及其实现方法
CN105958995B (zh) 一种快速启动fpga的电路和方法
CN104881544A (zh) 一种基于fpga的多数据三模冗余判决模块
CN208314762U (zh) 一种cpld的io扩展装置以及基于其的服务器主板和电子产品
CN101277107B (zh) 减小低功率模式中的泄漏功率
CN111309665A (zh) 并行写操作、读操作控制***及方法
CN105068950A (zh) 一种管脚复用的***和方法
CN102402272B (zh) 具有网络连接功能的电子装置及应用于该电子装置的方法
CN104793723A (zh) 一种基于电平检测的低功耗控制电路
CN102156899B (zh) Rfid标签芯片时钟管理单元
CN103347098A (zh) RapidIO总线互联***的网络枚举方法
CN209896777U (zh) 双线圈天线板及其控制电路
CN201867469U (zh) 一种扫描链测试电路
CN102754407B (zh) 串行接收机及其方法与通信***
CN202772872U (zh) 一种键盘扫描和io口扩展复用的电路设计结构
CN103955559A (zh) 一种用于多模块芯片的双向io复用方法及电路
CN202904427U (zh) 多功能模式的时钟树生成电路
CN100498648C (zh) 一种复位值可控的数字电路设计方法
CN109684762B (zh) 芯片及其引脚的设置电路
CN203813760U (zh) 移位分频器电路
CN202145308U (zh) 抗恶劣环境计算机的多主模块管理接口模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20180915