CN108573883A - 用于对半导体元件进行键合的***及方法 - Google Patents

用于对半导体元件进行键合的***及方法 Download PDF

Info

Publication number
CN108573883A
CN108573883A CN201810210143.3A CN201810210143A CN108573883A CN 108573883 A CN108573883 A CN 108573883A CN 201810210143 A CN201810210143 A CN 201810210143A CN 108573883 A CN108573883 A CN 108573883A
Authority
CN
China
Prior art keywords
semiconductor element
bonding
conductive structure
conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810210143.3A
Other languages
English (en)
Inventor
R·N·***
D·A·迪安杰利斯
H·克劳贝格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Investments Inc
Original Assignee
Kulicke and Soffa Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/458,381 external-priority patent/US9780065B2/en
Application filed by Kulicke and Soffa Investments Inc filed Critical Kulicke and Soffa Investments Inc
Priority to CN202410174466.7A priority Critical patent/CN118039509A/zh
Publication of CN108573883A publication Critical patent/CN108573883A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

一种对半导体元件进行超声键合的方法，包括以下步骤：(a)将第一半导体元件的多个第一导电结构的表面与第二半导体元件的多个第二导电结构的相应表面对准；(b)在所述第一导电结构中的若干个第一导电结构与所述第二导电结构中的相应若干个第二导电结构之间超声地形成定位键合部；以及(c)在所述第一导电结构和所述第二导电结构之间形成完整键合部。

Description

用于对半导体元件进行键合的***及方法
相关申请的交叉引用
本申请是于2016年5月5日提交的15/147,015号申请的部分延续申请，该15/147,015号申请是于2015年8月10日提交的14/822,164号申请的分案申请，该14/822,164号申请是于2014年10月3日提交的14/505,609号申请(现为美国专利9,136,240号)的延续申请，该14/505,609号申请要求于2013年8月8日提交的临时申请61/888,203号的权益，这些申请中的每个的内容通过引用并入本文。
技术领域
本发明涉及半导体封装的形成，尤其涉及用于将半导体元件键合在一起的改进***及方法。
背景技术
传统的半导体封装通常包括裸片附接工艺和引线键合工艺。在这个行业中，先进半导体封装技术(例如，倒装芯片键合、热压键合等)正获得更多的关注。例如，在热压键合中，在半导体元件之间使用热量和压力来形成多个互连部。
虽然先进封装技术的应用日益增加，但是在这些技术中存在许多限制，这些限制包括例如与一些先进封装技术的相对初期(relative infancy)有关的限制。因此，期望提供用于将半导体元件键合在一起的改进***及方法。
发明内容
根据本发明的示例性实施例，提供了一种对半导体元件进行超声键合的方法。所述方法包括以下步骤：(a)将第一半导体元件的多个第一导电结构的表面与第二半导体元件的多个第二导电结构的相应表面对准；(b) 在所述第一导电结构中的若干个第一导电结构与所述第二导电结构中相应的若干个第二导电结构之间超声地形成定位键合部；以及(c)在所述第一导电结构和所述第二导电结构之间形成完整键合部。
根据本发明的另一个示例性实施例，提供了一种键合***。所述键合***包括用于支撑第一半导体元件的支撑结构，所述第一半导体元件包括多个第一导电结构。所述键合***还包括键合工具，所述键合工具用于承载包括多个第二导电结构的第二半导体元件，并且用于给所述第二半导体元件施加超声能量，以在所述多个第二导电结构中的若干个第二导电结构与所述多个第一导电结构中相应的若干个第一导电结构之间形成定位键合部。
附图说明
当结合附图阅读下面的详细描述时，将最佳地理解本发明。需要强调的是，根据通常的实践，附图的各种特征不是按比例绘制的。相反，为了清楚起见，各种特征的尺寸被任意扩大或减小。附图中包括以下图片：
图1A至图1C是超声键合机的部分的框图，它们示出了根据本发明的一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图2A是超声键合机的部分的框图，其示出了根据本发明的另一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图2B是图2A的“图2B”部分的放大图；
图2C是图2B在超声键合后的视图；
图3是超声键合机的部分的框图，其示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图4A是超声键合机的部分的框图，其示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图4B是图4A的“图4B”部分的放大图；
图4C是图4B在超声键合后的视图；
图5A是超声键合机的部分的框图，其示出了根据本发明的另一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图5B是图5A的“图5B”部分的放大图；
图5C是图5B在超声键合后的视图；
图6A是超声键合机的部分的框图，其示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图6B是图6A的“图6B”部分的放大图；
图6C是图6A的一部分在导电结构之间接触后的视图；
图7是示出了根据本发明的一个示例性实施例的对半导体元件进行超声键合的方法的流程图；
图8A至图8E是超声键合机的部分的框图，它们示出了根据本发明的一个示例性实施例的将上部半导体元件键合至下部半导体元件的结构及方法；
图9是示出了根据本发明的一个示例性实施例的对半导体元件进行超声键合的方法的流程图；
图10A至图10E是超声键合机的部分的框图，它们示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的另一个结构及方法；
图11是示出了根据本发明的又一个示例性实施例的对半导体元件进行超声键合的又一个方法的流程图；
图12A至图12D是超声键合机的部分的框图，它们示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的又一个结构及方法；
图13是示出了根据本发明的又一个示例性实施例的对半导体元件进行超声键合的又一个方法的流程图；
图14A至图14D是超声键合机的部分的框图，它们示出了根据本发明的又一个示例性实施例的将上部半导体元件键合至下部半导体元件的又一个结构及方法；以及
图15是示出了根据本发明的又一个示例性实施例的对半导体元件进行超声键合的又一个方法的流程图。
具体实施方式
如本文所使用的，术语“半导体元件”意指包括(或者被构造成在后续步骤中包括)半导体芯片或裸片的任何结构。示例性的半导体元件包括裸露的半导体裸片、位于衬底(例如，引线框架、PCB、载体等)上的半导体裸片、封装半导体器件、倒装芯片半导体器件、嵌入衬底中的裸片、由半导体裸片构成的堆叠等。此外，半导体元件可以包括被构造成被键合或者以其它方式被包括在半导体封装中的元件(例如，被结合在堆叠裸片构型中的间隔件、衬底等)。
根据本发明的某些示例性实施例，提供了用于装配诸如叠层封装(即， PoP)结构的半导体器件的创新技术(及结构)。例如，多个半导体元件(可以是封装)可以呈堆叠构型布置。这些元件中的每个元件优选地包括被超声键合在一起的铝(或铝合金、或部分是铝(partially aluminum))导电结构。这种技术具有某些优点，包括例如：与其它互连技术(例如，基于焊料的PoP技术)相比，密度减小；与其它互连技术相反，不使用焊料块回流；并且在某些应用中通过使用铝-铝互连使得能进行室温超声键合。
图1A示出了超声键合机100的部分，该超声键合机100包括键合工具 124以及支撑结构150。如本领域技术人员将理解到的，热压键合机(诸如机器100或本文所描述的任何其它机器的实施例)可包括为了简单起见而未在附图中示出的许多元件。示例性的元件包括例如：输入元件，其用于提供待与其它半导体元件键合的输入工件；输出元件，其用于接收此时包括其它半导体元件的经加工工件；用于移动工件的传送***；用于对工件进行成像和对准的成像***；承载键合工具的键合头组件；用于移动键合头组件的运动***；包括用于操作机器的软件的计算机***；以及其它元件。
再次参考图1A，上部半导体元件108由键合工具124的保持部分110 (例如，通过真空，诸如通过由保持部分110的保持表面限定的真空端口) 保持。上部半导体元件108包括位于其下表面上的上部导电结构112a及 112b。下部半导体元件160包括被键合至衬底104(或者以其它方式由衬底 104支撑)的半导体裸片102。下部导电结构106a及106b被设置在下部半导体裸片102的上表面上。衬底104又由支撑结构150(例如，机器100 的加热块、机器100的砧座或者任何其它期望的支撑结构)支撑。在图1A 所示的构型(准备进行键合)中，上部导电结构112a及112b中的每个大体与相对的相应下部导电结构106a及106b对准。通过键合工具124的运动(如图1A中的箭头126所示)使半导体元件108向下移动。在该运动之后，图1B示出了相应导电结构106a与112a以及106b与112b之间的接触。利用超声换能器(未示出，但在附图中被表示为“USG”，即超声发生器) 通过键合工具124将超声能量114施加至上部半导体元件108以及上部导电结构112a和112b。例如，承载键合工具124的超声换能器又可以由机器 100的键合头组件承载。
在超声键合期间，下部导电结构106a及106b可通过由支撑结构150 提供给下部半导体元件160的支撑(例如，支撑结构150的支撑表面可包括一个或多个真空端口，以在键合期间将衬底104紧固至支撑结构150)来保持相对静止。超声能量114(与可选的键合力和/或热量一起)可以使导电结构局部变形。例如，在图1C中，导电结构106a及106b以及112a及112b被示出为部分地变形。在图1C中，超声键合部被形成在相应成对的导电结构之间。例如，超声键合部128a被形成在变形的导电结构112a'/106a' 之间，并且超声键合部128b被形成在变形的导电结构112b'/106b'之间。导电结构106a及106b以及112a及112b可以由铝或铝合金形成、或者可以在它们的键合表面处包含铝、等等。
相应成对的导电元件106a与112a以及106b与112b可以在室温下(在键合工艺期间无需添加热量)被键合在一起。可选地，可以施加额外的热量，例如：(1)在键合工艺期间，通过键合工具124给上部半导体元件108 施加额外的热量，由此加热上部导电元件112a及112b；和/或(2)在键合工艺期间，通过支撑结构150(例如，加热块150)给下部半导体元件160 施加额外的热量，由此加热下部导电结构106a及106b。这种可选的加热(例如，通过键合工具和/或支撑结构等)适用于在本文中示出并描述的本发明的任何实施例。
图1A至图1C所示的半导体元件160和108可以是被构造成键合在一起的多个半导体元件中的任何一种。在一个特别具体的示例(其也可适于在本文中示出并描述的其它实施例)中，半导体元件160是处理器(例如，也可被称为APU(应用处理器单元)的移动电话处理器)，并且半导体元件108是被构造成如图1A至图1C所示地键合至处理器的存储器件。
图1A至图1C所示的导电结构(即，112a、112b、106a、106b)被示出为通用结构。这些结构可以采取许多不同的形式，诸如导电柱、柱形凸起(例如，使用柱形凸起机形成)、电镀导电结构、溅射导电结构、引线部分、键合焊盘、接触焊盘以及其它形式。本文提供的各种其它附图示出了这些结构的具体示例。根据本发明的某些实施例，导电结构在于该位置处将被键合至其它导电结构的接触区域(即，键合表面)包括铝。在这些实施例中，导电结构可以由铝或铝合金(例如，铝与铜熔成合金、铝与硅和铜熔成合金等)形成。在其它示例中，导电结构可以包括除铝之外的基底导电材料(例如，铜)与位于接触区域的铝(或铝合金)。在本申请中，如果导电结构被称为“铝”，则应理解到，该结构可以是铝，可以是铝合金，或者可以在这种导电结构的接触区域包括铝(或铝合金)。
图2A示出了超声键合机200的部分，该超声键合机200包括键合工具 224以及支撑结构250。上部半导体元件208由键合工具224的保持部分210 (例如，通过真空)保持，并且包括设置在其下表面处的上部导电结构222a 及222b(即，导电铝焊盘222a及222b)。下部半导体元件260包括被键合至衬底204(或者以其它方式由衬底204支撑)的半导体裸片202。下部导电结构206a及206b被设置在下部半导体裸片202的上表面上。衬底204 又由支撑结构250支撑。在图2A所示的构型中，上部导电结构222a及222b 中的每个大体与相对的相应下部导电结构206a及206b对准(并且被构造成超声键合至相对的相应下部导电结构206a及206b)。下部导电结构206a 包括被设置在下部半导体裸片202上的上表面上的铜(Cu)柱230以及位于Cu柱230的上表面上的上部铝接触结构216。上部铝接触结构216例如可以被电镀或溅射到下部铜柱230的上表面上。图2B是图2A的“B”部分的放大图，并且示出了下部导电结构206a的与上部导电元件222a处于接触的顶部。
利用超声换能器(未示出)通过键合工具224将超声能量施加至上部半导体元件208。如图2C所示，超声能量可以使导电结构局部变形。即，超声键合部228被形成在变形的上部导电结构222a'与变形的接触结构216' 之间(如图2C所示)。
如本领域技术人员将理解到的，Cu柱230(包括电镀或溅射的铝接触结构/部分216)仅是包括铝的导电结构的一个示例。图2A还示出了另一种示例性的导电结构206b。下部导电结构206b是诸如一部分铝线(可以使用引线键合工艺来键合)、铝柱等的铝结构(或铝合金结构)。
图3示出了超声键合机300的部分，该超声键合机300包括键合工具 324以及支撑结构350。上部半导体元件308由键合工具324的保持部分310 (例如，通过真空)保持，并且包括上部导电结构322a及322b(即，导电铝焊盘322a及322b)。图3示出了封装半导体器件360(即，下部半导体元件360)到上部半导体元件308的键合。下部半导体元件360包括键合至衬底304(或者以其它方式由衬底304支撑)的半导体裸片302。下部导电结构306a及306b被设置在衬底304的上表面上。衬底304又由支撑结构 350支撑。引线环320a及320b被键合在半导体裸片302和衬底304之间(虽然未在图3中示出，但是裸片302可以倒装芯片键合至衬底304，这与引线环互连不同于或是对它的补充)。已经在裸片302和引线环320a及320b上施加涂层/封装334(例如，环氧树脂模塑料)。如图所示，下部导电结构306a及306b的上部部分暴露于涂层/封装334上方，以允许电连接至上部半导体元件308。
在图3所示的构型中，上部导电结构322a及322b中的每个大体与相对的相应下部导电结构306a及306b对准(并且被构造成超声键合至相对的相应下部导电结构306a及306b)。如图3所示，下部导电结构306a及 306b中的每个包括位于衬底304的上表面上的相应Cu柱330a及330b、以及位于Cu柱330a及330b的上表面上的相应上部铝接触结构316a及316b。上部铝接触结构316a及316b可以被电镀或溅射到Cu柱330a及330b的相应上表面上。如图所示，已经通过键合工具324的运动(如图3中的箭头所示)使半导体元件308向下移动，使得图3示出了导电结构306a与322a 以及306b与322b之间的接触。使用超声换能器来(例如，通过键合工具 324)将超声能量(与可选的热量和/或键合力一起)施加至上部半导体元件308，以在铝导电结构322a及322b与相应的铝接触结构316a及316b 之间形成超声键合部。
图4A示出了超声键合机400的部分，该超声键合机400包括键合工具 424以及支撑结构450。上部半导体元件408由键合工具424的保持部分410 (例如，通过真空)保持，并且包括位于其下表面上的上部导电结构412a 及412b(即，例如溅射铝凸起、铝柱形凸起等)。下部半导体元件460包括被键合至支撑结构404(例如，FR4支撑结构)(或者以其它方式由支撑结构404支撑)的半导体裸片402。下部导电结构406a及406b(即，例如溅射铝凸起、铝柱形凸起等)被设置在下部半导体裸片402的上表面上。衬底404又由支撑结构450支撑。在图4A所示的构型中，上部导电结构 412a及412b中的每个大体与相对的相应下部导电结构406a及406b对准(并且被构造成超声键合至相对的相应下部导电结构406a及406b)。图 4B示出了结构412a及406a(在超声键合之前)的细节。再次参考图4A，已经通过键合工具424的运动(如图4A中的箭头所示)使半导体元件408 向下移动，使得接触被示出在导电结构406a与412a以及406b与412b之间。使用超声换能器来(例如，通过键合工具424)将超声能量414(与可选的热量和/或键合力一起)施加至上部半导体元件408，以在变形的上部铝导电结构与变形的相应下部铝接触结构之间形成超声键合部428a及 428b(参见，例如如图4C所示的被形成在变形的结构412a'与变形的结构 406a'之间的完成超声键合部428a')。
图5A示出了超声键合机500的部分，该超声键合机500包括键合工具 524以及支撑结构550。上部半导体元件508由键合工具524的保持部分510 (例如，通过真空)保持，并且包括上部导电结构522a及522b(即，导电铝焊盘522a及522b)。下部半导体元件560包括被键合至衬底504(例如， FR4支撑结构)(或者以其它方式由衬底504支撑)的半导体裸片502。下部导电结构506a及506b(即，例如溅射铝凸起、铝柱形凸起等)被设置在下部半导体裸片502的上表面上。衬底504又由支撑结构550支撑。在图 5A所示的构型中，上部导电结构522a及522b中的每个大体与相对的相应下部导电结构506a及506b对准(并且被构造成超声键合至相对的相应下部导电结构506a及506b)。图5B示出了结构522a及506a(在超声键合之前)的细节。如图所示，已经通过键合工具524的运动(如图5A中的箭头所示)使半导体元件508向下移动，使得图5A示出了导电结构506a与 522a之间的接触。使用超声换能器来(例如，通过键合工具524)将超声能量(与可选的热量和/或键合力一起)施加至上部半导体元件508，以在变形的上部铝导电结构与变形的相应下部铝接触结构之间形成超声键合部 528a及528b(参见，例如如图5C所示的被形成在变形的结构522a'与变形的结构506a'之间的完成超声键合部528a')。
图6A示出了超声键合机600的部分，该超声键合机600包括键合工具 624以及支撑结构650。在图6中，根据本发明的教导，多个半导体元件已经呈堆叠构型键合在一起。具体而言，半导体元件660a包括被键合至衬底 604a(或者以其它方式由衬底604a支撑)的半导体裸片602a，其中导电结构606a及606b(即，例如溅射铝凸起、铝柱形凸起等)被设置在半导体裸片602a的上表面上。半导体元件660a由支撑结构650支撑。
另一个半导体元件660b(包括被键合至衬底604b或者以其它方式由衬底604b支撑的相应半导体裸片602b，并且包括位于衬底604b上的导电结构612a及612b)已经预先被键合至半导体元件660a。具体而言，键合工具624预先将元件660b键合(例如，超声键合)至元件660a，使得在相应成对的铝导电结构612a与606a以及612b与606b之间形成超声键合部628a 及628b。元件660b还包括导电结构606a'及606b'，它们已经在下面描述的步骤中被键合至元件660c的导电结构。图6B示出了包括变形的导电结构 612a及606a的超声键合部628a的详细视图。
类似地，又一个半导体元件660c(包括被键合至衬底604c或者以其它方式由衬底604c支撑的相应半导体裸片602c，并且包括位于衬底604c上的导电结构612a'及612b')已经预先被键合至半导体元件660b。具体而言，键合工具624预先将元件660c键合(例如，超声键合)至元件660b，使得在相应成对的铝导电结构612a'与606a'以及612b'与606b'之间形成超声键合部628a'及628b'。元件660c还包括导电结构606a”及606b”，它们已经在下面描述的步骤中被键合至元件660d的导电结构。
如图6A所示，上部半导体元件660d由键合工具624的保持部分610 (例如，通过真空)保持，并且包括被键合至衬底604d(或者以其它方式由衬底604d支撑)的半导体裸片602d。导电结构612a”及612b”(即，例如溅射铝凸起、铝柱形凸起等)被设置在衬底604d的下表面上。导电结构 612a”及612b”大体与相对的相应导电结构606a”及606b”对准(并且被构造成超声键合至相对的相应导电结构606a”及606b”)。通过键合工具624的运动(如图6A中的箭头所示)使半导体元件660d向下移动。在该向下运动之后，在相应成对的导电结构612a”与606a”以及612b”与606b”之间发生接触(参见，例如图6C的结构612a”与606a”之间在通过超声键合变形前的接触的详细视图)。使用超声换能器(未示出)通过键合工具624将超声能量施加至上部半导体元件604d，以在相应成对的导电结构612a”与 606a”以及612b”与606b”之间形成超声键合部。
虽然已经示出了具体的示例性上部铝导电结构和下部铝导电结构，但是本领域技术人员将理解到，在本发明的教导内允许有各种形状和设计的上部铝导电结构和下部铝导电结构。
图7是示出了根据本发明的一个示例性实施例的将半导体键合在一起的方法的流程图。如本领域技术人员所理解到的，可以省略被包括在流程图的某些步骤；可以增加一些附加步骤；以及，步骤的顺序可以相对于所示出的顺序改变。在步骤700中，第一半导体元件(例如，包括位于衬底上的半导体裸片)被支撑在键合机的支撑结构上。第一半导体元件(例如，半导体结构的上表面)包括至少部分地由铝构成的多个第一导电结构(参见，例如图1A中的元件160的结构106a及106b；图2A中的元件260的结构206a及206b；图3中的元件360的结构306a及306b；图4A中的元件460的结构406a及406b；图5A中的元件560的结构506a及506b；以及图6A中的元件660c的结构606a”及606b”)。在步骤702中，第二半导体元件由键合机的键合工具的保持部分保持(参见，例如相应附图中的元件108、208、308、408、508以及660d)。第二半导体元件包括至少部分地由铝构成的多个第二导电结构(例如，位于第二半导体元件的下表面上)。在步骤704中，第一导电结构和第二导电结构被彼此对准(参见，例如图1A和图6A)，随后使它们彼此接触。在可选的步骤706中，以预定大小的键合力将多个被对准的第一导电结构和第二导电结构压在一起。预定大小的键合力可以是单个键合力值，或者可以是键合操作期间实际键合力在其中变化的键合力曲线(profile)。在可选的步骤708中，将热量施加至多个被对准的第一导电结构和/或第二导电结构。例如，可以使用支撑第一半导体元件的支撑结构来将热量施加至第一导电结构。类似地，可以使用保持第二半导体元件的键合工具来将热量施加至第二导电结构。在步骤710中，多个第一导电结构和第二导电结构被超声键合在一起，以在它们之间形成超声键合部。
如本领域技术人员将理解到的，由于本发明将铝材料键合至铝材料，这可以容易地利用超声能量和/或键合力来完成，而通常不需要加热，因此当期望环境温度/较低温度的键合操作时，本发明尤其有益。
虽然已经主要关于被超声键合在一起的两对导电结构示出并描述了本发明，但是本发明当然不限于此。实际上，根据本发明装配的半导体封装 (例如，先进封装)可以具有任意数量的导电结构，并且可以具有被超声键合在一起的数百(或者甚至数千)对导电结构。此外，导电结构不需要成对键合。例如，一个结构可以被键合至两个或更多个相对的结构。因此，来自一个半导体元件的任意数量的导电结构可以被超声键合至另一个半导体的任意数量的导电结构。
虽然本发明主要描述(和示出)了超声能量通过键合工具(例如，在键合工具与超声换能器接合的位置)的施加，但是本发明不限于此。更确切地说，可以通过任何期望的结构传输超声能量，例如支撑结构。
如本领域技术人员将理解到的，根据具体应用，超声键合的细节可广泛变化。尽管如此，现在描述一些非限制性的示例性细节。例如，可以结合导电结构(例如，柱结构等)的设计来对超声换能器的频率进行设计，使得换能器谐振频率大致与给定的半导体元件的谐振频率一致，在这种情况下，导电结构可以作为悬臂梁来动态地起作用。在另一个示例性的替代方案中，换能器能够以简单的“从动”型方式相对于半导体元件成非谐振状态运行。
施加至超声换能器(例如，施加至换能器驱动器中的压电晶体/陶瓷) 的能量的示例性范围可以在0.1kHz至160kHz、10kHz至120kHz、20kHz 至60kHz等范围内。在键合期间，可以施加单个频率，或者可以施加多个频率(例如，依序地、同时地或者依序且同时地)。对半导体元件的擦洗 (scrub)(即，被施加至由键合工具保持的半导体元件的振动能量)可以在多个期望方向中的任意方向上被施加，并且可以通过保持半导体元件的键合工具(如本文中所示出的)、通过支撑半导体元件的支撑结构、以及其它构型来施加。具体参考本文所示的实施例(其中超声能量通过保持半导体元件的键合工具施加)，擦洗可以在大致平行于或者大致垂直于键合工具的纵向轴线的方向上(或者在其它方向上)施加。
由超声换能器施加的振动能量可以例如以0.1um至10um的峰-峰幅度范围施加(例如，利用对恒定电压、恒定电流的反馈控制、或包括但不限于斜坡电流、斜坡电压的交替控制方案、或基于一个或多个输入的比例反馈控制)。
如本文所描述的，还可以在超声键合周期的至少一部分期间施加键合力。键合力的示例性范围为0.1kg至100kg。键合力可以作为恒定值施加，或者可以是在键合周期期间改变的键合力曲线。在受控的键合力实施方式中，基于一个或多个输入(例如，超声振幅、时间、速度、变形、温度等)，对键合力的反馈控制可以是恒定的、斜坡的或成比例的。
如本文所描述的，可以在键合周期前和/或在键合周期期间对半导体元件中的一个或多个进行加热。半导体元件的示例性温度范围在20℃至250℃之间。热量(例如，通过键合工具和支撑结构中的一个或全部、或者其它元件施加)可以作为恒定值施加，或者可以是在键合周期期间改变的温度曲线，并且可以利用反馈控制来控制。
虽然已经主要关于在位于相应半导体元件上的铝导电结构之间形成超声键合部示出并描述了本发明，但是本发明当然不限于此。即，本发明的教导可以适用于在具有不同成分的导电结构之间形成超声键合部。用于被连接的导电结构的材料的示例性列表包括：铝与铜(即，在位于一个半导体元件上的铝导电结构与位于另一半导体元件上的铜导电结构之间形成超声键合部)；无铅焊料(例如，主要由锡组成)与铜；无铅焊料与铝；铜与铜；铝与银；铜与银；铝与金；金与金；以及铜与金。当然，可以设想导电结构成分(例如，铟)的其它组合。
如以上所提供的，虽然已经结合被包括在半导体元件的各种导电结构中的铝材料描述了本发明的方面，但是本发明不限于此。即，位于半导体元件上的导电结构可以包括各种不同的材料(或由各种不同的材料形成)。例如，位于上部半导体元件(例如，使用键合工具承载和键合的元件)上的导电结构和/或位于下部半导体元件(例如，上部导电元件被键合至的元件)上的导电结构可以由铜形成(或者包括铜)。
根据的某些方面发明，超声擦洗/能量可以结合多步骤键合工艺使用。例如，超声擦洗/能量可以用作倒装芯片和/或热压键合工艺的开始 (initiator)。例如，可以使用超声擦洗来移除与形成初始键合部相关的氧化物，由此为最终连接工艺(例如，扩散连接工艺)做准备。这种多步骤键合工艺可以具有许多不同的配置。例如，利用超声擦洗/能量，键合工具可以在位于第一半导体元件上的第一导电结构与位于第二半导体元件上的第二导电结构之间形成初始键合部(例如，“定位(tack)”键合部)。可以使用同一键合工具(例如，通过施加热量和/或力)来完成键合部，其中图8A至图8D示出了这种工艺的一个示例。在另一个示例中，可以稍后使用不同工艺(例如，在同一键合机上、在不同的键合机上等)来完成键合。使用这种后续(不同)工艺，可以通过“群(gang)”型键合工艺来同时完成多个元件的键合部，其中图8E的添加与图8A至图8C一起示出了这种工艺的一个示例。
因此，根据本发明的某些实施例，在随后将半导体元件(例如，半导体裸片)倒装芯片和/或热压键合至另一个半导体元件(例如，至衬底、至另一个裸片、至晶圆等)之前，利用超声擦洗(根据需要，与力一起)开始稳定且坚固的焊接。超声运动擦除待连接表面上的氧化物。超声擦洗和/ 或力旨在将互连部(即，第一半导体元件的导电结构与第二半导体元件的导电结构)定位在一起，这有助于防止导电结构的键合表面的氧化。待连接的导电结构的示例包括：Sn与Cu、Cu与Al、Al与Al、以及Cu与Cu。当然，可以设想导电结构材料的其它组合。在定位后，半导体元件(例如，裸片)可以被单独或成群地键合。
图8A至图8E(与图9的流程图一起)、图10A至图10E(与图11的流程图一起)、图12A至图12D(与图13的流程图一起)、以及图14A 至14D(与图15的流程图一起)示出了利用示例性的多步骤键合工艺在半导体元件之间形成互连部的***及方法。图9、图11、图13以及图15是示出了根据本发明的示例性实施例的将半导体元件键合在一起的方法的流程图。如本领域技术人员所理解到的，可以省略被包括在流程图中的某些步骤；可以增加某些附加步骤；以及，步骤的顺序可以相对于所示出的顺序改变。
具体参考图8A，上部半导体元件808由键合工具824的保持部分810 (例如，通过真空，诸如通过由保持部分810的保持表面限定的真空端口) 保持。上部半导体元件808包括位于其下表面上的上部导电结构812a及 812b(例如，诸如铜柱的铜导电结构或者其它导电结构)。下部半导体元件860包括被键合至衬底804(或者以其它方式由衬底804支撑)的半导体裸片802。例如，衬底804可以是有机衬底、半导体晶圆、临时支撑结构(例如，硅、金属或玻璃晶圆或面板)以及其它衬底。在另一个示例中，无论附图如何示出单独的衬底804，半导体裸片802仍可以是半导体晶圆的一部分。下部导电结构806a及806b(例如，诸如铜柱的铜导电结构或者其它导电结构)被设置在下部半导体裸片802的上表面上。衬底804又由支撑结构850(例如，机器800的加热块、机器800的砧座或任何其它期望的支撑结构)支撑。可选地，半导体裸片802仍可以是由支撑结构850直接支撑的整个或部分晶圆的一部分，而没有任何附加的居间衬底(intervening substrate)804。在如图8A所示的构型(准备进行键合)中，上部导电结构812a及812b中的每个大体与相对的相应下部导电结构806a及806b对准。通过键合工具824的运动(如图8A中的箭头826所示)使半导体元件 808向下移动。在该运动之后，图8B示出了相应导电结构806a与812a以及806b与812b之间的接触。利用超声换能器(未示出，但在附图中被表示为“USG”，即超声发生器)通过键合工具824将超声能量814施加至上部半导体元件808以及上部导电结构812a及812b。例如，承载键合工具 824的超声换能器又可以由倒装芯片键合机800的键合头组件承载。在超声键合期间，下部导电结构806a及806b可通过由支撑结构850提供给下部半导体元件860的支撑(例如，支撑结构850的支撑表面可包括一个或多个真空端口，以在键合期间将衬底804紧固至支撑结构850)来保持相对静止。超声能量814(与可选的键合力和/或热量一起)可以使导电结构局部变形。例如，在图8C中，导电结构806a及806b以及812a及812b被示出为变形(或者至少部分地变形)。在图8C中，初始(定位)超声键合部被形成在相应成对的导电结构之间。例如，如图8C所示，初始(例如，定位) 超声键合部828a被形成在变形的导电结构812a'/806a'之间，并且初始(例如，定位)超声键合部828b被形成在变形的导电结构812b'/806b'之间。
在本发明的某些实施例中，可以如图8D所示地完成多步骤键合工艺。即，在图8C中已经形成初始(定位)键合部，并且在图8D中可以使用来自键合工具824或不同的键合工具824a(例如，在相同或不同的机器上) 的热量和/或力来形成最终键合部。
在本发明的其它实施例中，可以使用不同的键合工具(例如，在相同或不同的机器上)来如图8E所示地以组或“群”为基础(例如，同时键合多个半导体元件)形成最终键合部。在这种实施例中，在图8C之后，半导体元件808及860的导电结构被“定位”键合在一起。随后，在图8E中，一组上部半导体元件808被“群”键合(例如，利用热量和/或力)至相应的一组下部半导体元件860。在如图8E所示的示例中，提供了一个群键合工具875，可以在图8A的机器800或者不同的倒装芯片和/或热压机上使用该工具875。如果在同一机器上，支撑结构850(如图8A)可被用于在“群”键合工艺期间支撑多个下部半导体元件860。如果在不同的机器上，支撑结构879可被用于在“群”键合工艺期间支撑多个下部半导体元件860。“群”键合工具875(包括保持部分877)完成多个上部半导体元件808的导电结构到对应的下部半导体元件860的导电结构(其中，如上面结合图8A所述，每个元件860包括裸片802)的键合。在该最终键合工艺期间，热量和/或力可以通过键合工具875、通过支撑结构850/879或者通过键合工具875和支撑结构850/879提供。
具体参考图9，在步骤900中，第一半导体元件(例如，包括位于衬底上的半导体裸片，诸如图8A所示的元件860)被支撑在键合机的支撑结构上。第一半导体元件(例如，半导体结构的上表面)包括多个第一导电结构。在步骤902中，第二半导体元件(参见，例如图8A中的元件808)由键合机的键合工具的保持部分保持。第二半导体元件包括多个第二导电结构(例如，位于第二半导体元件的下表面上)。在步骤904中，第一导电结构和第二导电结构被彼此对准(参见，例如图8A)，并随后使它们彼此接触(参见，例如图8B)。在步骤906中，超声能量被施加至第二半导体元件(诸如在图8B中，通过承载第二半导体元件的键合工具)，使得第二半导体元件的导电结构被如图8C所示地“初始”键合(例如，定位键合) 至第一半导体元件的导电结构(参见定位键合部828a及828b)。
步骤908A、步骤908B以及步骤908C在此被大体视为可相互替代。在步骤908A中，使用在步骤906中所使用的同一键合工具来逐个(通过每次一个地键合半导体元件)完成第一导电结构到第二导电结构的倒装芯片 (例如，热压)键合工艺。例如，参考图8D所示的示例，可使用键合工具 824来施加热量和/或压力，以形成完整键合部828a'(包括进一步变形的导电结构806a”及812a”)及828b'(包括进一步变形的导电结构806b”及812b”)。
作为步骤908A的替代方案，在步骤908B中，使用与步骤906中所使用的键合工具不同的工具(例如，同一机器上的不同键合工具、不同机器上的不同键合工具)来逐个(通过每次一个地键合半导体元件)完成第一导电结构到第二导电结构的倒装芯片(例如，热压)键合工艺。例如，再次参考图8D所示的示例(其中，元件860由支撑结构850a支撑)，可使用键合工具824a(包括保持部分810a)来施加热量和/或压力，以形成完整键合部828a'(包括进一步变形的导电结构806a”及812a”)及828b'(包括进一步变形的导电结构806b”及812b”)。
作为步骤908A、步骤908B的替代方案，在步骤908C中，使用与步骤906中所使用的键合工具不同的工具(例如，同一机器上的不同键合工具、不同机器上的不同键合工具)来以组为基础地(通过同时键合多个半导体元件)完成第一导电结构到第二导电结构的倒装芯片(例如，热压) 键合工艺。例如，此时参考图8E所示的示例，可使用键合工具875(包括保持部分877，将多个半导体元件808键合至相应的半导体元件860)(其中，如果在同一键合机800上，元件860可以由支撑结构850支撑；或者如果在不同的键合机上，元件860可以被支撑在支撑结构879上)来施加热量和/或压力，以形成包括进一步变形的导电结构对806a'a与812a'a以及 806b'b与812b'b的完整键合部。
因此，通过图9中描述的选项(并在图8A至图8E中示出)，描述了用于定位和焊接(weld)(或者定位和群)键合的各种类型的***及方法。当然，形成初始(定位)键合部并随后形成完整(最终)键合部的进一步变型被认为在本发明的范围内。结合图8A至图8E及图9示出并描述的***及工艺(以及位于本发明的范围内的其它***及工艺)的某些变型涉及被设置在键合在一起的半导体元件之间的非导电材料(例如，糊剂、环氧树脂、丙烯酸酯、硅酮、双马来酰亚胺、聚酰亚胺、聚酯等，或者非导电膜)的使用。这种非导电材料可以含有诸如二氧化硅或氧化铝的粉末的无机填料材料。图10A至图10E(以及图11中的流程图)、图12A至图12D (以及图13中的流程图)以及图14A至图14D(以及图15中的流程图) 示出了这种***及工艺的示例。
具体参考图10A，上部半导体元件1008由键合工具1024的保持部分 1010(例如，通过真空，诸如通过由保持部分1010的保持表面限定的真空端口)保持。上部半导体元件1008包括位于其下表面上的上部导电结构 1012a及1012b(例如，诸如铜柱的铜导电结构或者其它导电结构)。下部半导体元件1060包括被键合至衬底1004(或者以其它方式由衬底1004支撑)的半导体裸片1002。例如，衬底1004可以是有机衬底、半导体晶圆、临时支撑结构(例如，硅、金属或玻璃晶圆或面板)以及其它衬底。在另一个示例中，无论附图如何示出单独的衬底1004，半导体裸片1002仍可以是半导体晶圆的一部分。下部导电结构1006a及1006b(例如，诸如铜柱的铜导电结构或者其它导电结构)被设置在下部半导体裸片1002的上表面上。衬底1004又由支撑结构1050(例如，机器1000的加热块、机器1000的砧座或任何其它期望的支撑结构)支撑。可选地，半导体裸片1002仍可以是由支撑结构1050直接支撑的整个或部分晶圆的一部分，而没有任何附加的居间衬底1004。在如图10A所示的构型(准备进行键合)中，上部导电结构1012a及1012b中的每个大体与相对的相应下部导电结构1006a及1006b对准。通过键合工具1024的运动(如图10A中的箭头1026所示)使半导体元件1008向下移动。在该运动之后，图10B示出了相应导电结构1006a 与1012a以及1006b与1012b之间的接触。利用超声换能器(未示出，但在附图中被表示为“USG”，即超声发生器)通过键合工具1024将超声能量1014施加至上部半导体元件1008以及上部导电结构1012a及1012b。例如，承载键合工具1024的超声换能器又可以由倒装芯片键合机1000的键合头组件承载。在超声键合期间，下部导电结构1006a及1006b可通过由支撑结构1050提供给下部半导体元件1060的支撑(例如，支撑结构1050 的支撑表面可包括一个或多个真空端口，以在键合期间将衬底1004紧固至支撑结构1050)来保持相对静止。超声能量1014(与可选的键合力和/或热量一起)可以使导电结构局部变形。例如，在图10C中，导电结构1006a' 及1006b'以及1012a'及1012b'被示出为变形(或者至少部分地变形)(与图 10A至图10B相比)。在图10C中，初始(定位)超声键合部1028a及1028b 被形成在相应成对的导电结构之间。例如，如图10C所示，初始(例如，定位)超声键合部1028a被形成在变形的导电结构1012a'/1006a'之间，并且初始(例如，定位)超声键合部1028b被形成在变形的导电结构1012b'/1006b' 之间。
在形成如图10C所示的初始(定位)超声键合部后，如图10D所示，非导电材料1040(例如，非导电糊剂、环氧材料、丙烯酸酯、硅酮、双马来酰亚胺、聚酰亚胺、聚酯等，其中这种非导电材料可以包括诸如二氧化硅或氧化铝粒子的无机粒子等)被施加在半导体元件1008与半导体元件 1002之间。取决于所选材料以及应用场合的其它细节，材料1040可以通过任何期望的方式(例如，作为流体分配、使用毛细底部填充技术分配等) 来施加。在图10E中，已经(例如，利用热量、压力等)完成第一导电结构到第二导电结构的键合，以形成完整键合部1028a'(包括进一步变形的导电结构1006a”及1012a”)及1028b'(包括进一步变形的导电结构1006b”及1012b”)。在图10E中，在图10D中被施加的非导电材料已被固化，以形成固化的非导电材料1040'。
具体参考图11，在步骤1100中，第一半导体元件(例如，包括位于衬底上的半导体裸片，诸如图10A所示的元件1060)被支撑在键合机的支撑结构上。第一半导体元件(例如，半导体结构的上表面)包括多个第一导电结构。在步骤1102中，第二半导体元件(参见，例如图10A中的元件 1008)由键合机的键合工具的保持部分保持。第二半导体元件包括多个第二导电结构(例如，位于第二半导体元件的下表面上)。在步骤1104中，第一导电结构和第二导电结构被彼此对准(参见，例如图10A)，并随后使它们彼此接触(参见，例如图10B)。在步骤1106中，超声能量被施加至第二半导体元件(诸如在图10B中，通过承载第二半导体元件的键合工具)，使得第二半导体元件的导电结构被如图10C所示地“初始”键合(例如，定位键合)至第一半导体元件的导电结构(参见定位键合部1028a及 1028b)。在步骤1108中，非导电材料(参见，例如在图10D中施加的材料1040)被施加在第一半导体元件和第二半导体元件之间。在步骤1110 中，(例如，通过施加热量和/或力)完成第一导电结构和第二导电结构的倒装芯片和/或热压键合，以及，在步骤1112中，非导电材料已经被固化(参见图10E)。如本领域技术人员将理解到的，如果需要，可以在同时执行步骤1110和步骤1112。
具体参考图12A，上部半导体元件1208由键合工具1224的保持部分 1210(例如，通过真空，诸如通过由保持部分1210的保持表面限定的真空端口)保持。上部半导体元件1208包括位于其下表面上的上部导电结构 1212a及1212b(例如，诸如铜柱的铜导电结构或者其它导电结构)。下部半导体元件1260包括被键合至衬底1204(或者以其它方式由衬底1204支撑)的半导体裸片1202。例如，衬底1204可以是有机衬底、半导体晶圆、临时支撑结构(例如，硅、金属或玻璃晶圆或面板)以及其它衬底。在另一个示例中，无论附图如何示出单独的衬底1204，半导体裸片1202仍可以是半导体晶圆的一部分。下部导电结构1206a及1206b(例如，诸如铜柱的铜导电结构或者其它导电结构)被设置在下部半导体裸片1202的上表面上。衬底1204又由支撑结构1250(例如，机器1200的加热块、机器1200的砧座或任何其它期望的支撑结构)支撑。可选地，半导体裸片1202仍可以是由支撑结构1250直接支撑的整个或部分晶圆的一部分，而没有任何附加的居间衬底1204。在如图12A所示的构型(准备进行键合)中，上部导电结构1212a及1212b中的每个大体与相对的相应下部导电结构1206a及1206b对准。如图12A所示，非导电材料1240被施加(例如，非导电糊剂、环氧材料、丙烯酸酯、硅酮、双马来酰亚胺、聚酰亚胺、聚酯等，其中这种非导电材料可以包括诸如二氧化硅或氧化铝粒子的无机粒子等)在半导体元件1208与半导体元件1202之间(在这个示例中，材料1240实际上被施加至半导体裸片1202上)。取决于所选材料以及应用场合的其它细节，材料 1240可以通过任何期望的方式(例如，作为流体分配、使用毛细底部填充技术分配等)来施加。
如图12A所示，通过键合工具1224的运动(如图12A中的箭头1226 所示)使半导体元件1208向下移动。这种运动使得非导电材料1240分布在半导体元件1208和半导体元件1260之间，包括围绕1206a与1212a以及1206b与1212b分布。在该运动之后，图12B示出了相应导电结构1206a 与1212a以及1206b与1212b之间的接触。利用超声换能器(未示出，但在附图中被表示为“USG”，即超声发生器)通过键合工具1224将超声能量1214施加至上部半导体元件1208以及上部导电结构1212a及1212b。例如，承载键合工具1224的超声换能器又可以由倒装芯片键合机1200的键合头组件承载。在超声键合期间，下部导电结构1206a及1206b可通过由支撑结构1250提供给下部半导体元件1260的支撑(例如，支撑结构1250 的支撑表面可包括一个或多个真空端口，以在键合期间将衬底1204紧固至支撑结构1250)来保持相对静止。超声能量1214(与可选的键合力和/或热量一起)可以使导电结构局部变形。例如，在图12C中，导电结构1206a' 及1206b'以及1212a'及1212b'被示出为变形(或者至少部分地变形)(与图 12A至图12B相比)。在图12C中，初始(定位)超声键合部1228a及1228b被形成在相应成对的导电结构之间。例如，如图12C所示，初始(例如，定位)超声键合部1228a被形成在变形的导电结构1212a'/1206a'之间，并且初始(例如，定位)超声键合部1228b被形成在变形的导电结构1212b'/1206b' 之间。
在形成如图12C所示的初始(定位)超声键合部后，在图12D中，已经(例如，利用热量、压力等)完成第一导电结构到第二导电结构的键合，以形成完全键合部1228a'(包括进一步变形的导电结构1206a”及1212a”) 及1228b'(包括进一步变形的导电结构1206b”及1212b”)。在图12D中，在图12A中被施加的非导电材料已被固化，以形成固化的非导电材料1240'。
具体参考图13，在步骤1300中，第一半导体元件(例如，包括位于衬底上的半导体裸片，诸如图12A所示的元件1360)被支撑在键合机的支撑结构上。第一半导体元件(例如，半导体结构的上表面)包括多个第一导电结构。在步骤1302中，第二半导体元件(参见，例如图12A中的元件 1308)由键合机的键合工具的保持部分保持。第二半导体元件包括多个第二导电结构(例如，位于第二半导体元件的下表面上)。在步骤1304中，非导电材料(参见，例如在图12A中施加的材料1240)被施加在第一半导体元件和第二半导体元件之间。在步骤1306中，第一导电结构和第二导电结构被彼此对准(参见，例如图12A)，并随后使它们彼此接触(参见，例如图12B)。在步骤1308中，超声能量被施加至第二半导体元件(诸如在图12B中，通过承载第二半导体元件的键合工具)，使得第二半导体元件的导电结构被如图12C所示地“初始”键合(例如，定位键合)至第一半导体元件的导电结构(参见定位键合部1228a及1228b)。在步骤1310 中，(例如，通过施加热量和/或力)完成第一导电结构和第二导电结构的倒装芯片和/或热压键合，以及，在步骤1312中，非导电材料已经被固化 (参见图12D)。如本领域技术人员将理解到的，如果需要，可以在同时执行步骤1310和步骤1312。
具体参考图14A，上部半导体元件1408由键合工具1424的保持部分 1410(例如，通过真空，诸如通过由保持部分1410的保持表面限定的真空端口)保持。上部半导体元件1408包括位于其下表面上的上部导电结构 1412a及1412b(例如，诸如铜柱的铜导电结构或者其它导电结构)。下部半导体元件1460包括被键合至衬底1404(或者以其它方式由衬底1404支撑)的半导体裸片1402。例如，衬底1404可以是有机衬底、半导体晶圆、临时支撑结构(例如，硅、金属或玻璃晶圆或面板)以及其它衬底。在另一个示例中，无论附图如何示出单独的衬底1404，半导体裸片1402仍可以是半导体晶圆的一部分。下部导电结构1406a及1406b(例如，诸如铜柱的铜导电结构或者其它导电结构)被设置在下部半导体裸片1402的上表面上。衬底1404又由支撑结构1450(例如，机器1400的加热块、机器1400的砧座或任何其它期望的支撑结构)支撑。可选地，半导体裸片1402仍可以是由支撑结构1450直接支撑的整个或部分晶圆的一部分，而没有任何附加的居间衬底1404。在如图14A所示的构型(准备进行键合)中，上部导电结构1412a及1412b中的每个大体与相对的相应下部导电结构1406a及1406b对准。如图14A所示，非导电膜1440(例如，作为固态非导电膜等施加) 被施加在半导体元件1408与半导体元件1402之间(在这个示例中，膜1440 实际上被施加至半导体裸片1402上)。
如图14A所示，通过键合工具1424的运动(如图14A中的箭头1426 所示)使半导体元件1408向下移动。这种运动使得非导电膜1440分布在半导体元件1408和半导体元件1460之间，包括围绕1406a与1412a以及 1406b与1412b分布。在该运动之后，图14B示出了相应导电结构1406a 与1412a以及1406b与1412b之间的接触。利用超声换能器(未示出，但在附图中被表示为“USG”，即超声发生器)通过键合工具1424将超声能量1414施加至上部半导体元件1408以及上部导电结构1412a及1412b。例如，承载键合工具1424的超声换能器又可以由倒装芯片键合机1400的键合头组件承载。在超声键合期间，下部导电结构1406a及1406b可通过由支撑结构1450提供给下部半导体元件1460的支撑(例如，支撑结构1450 的支撑表面可包括一个或多个真空端口，以在键合期间将衬底1404紧固至支撑结构1450)来保持相对静止。超声能量1414(与可选的键合力和/或热量一起)可以使导电结构局部变形。例如，在图14C中，导电结构1406a' 及1406b'以及1412a'及1412b'被示出为变形(或者至少部分地变形)(与图 14A至图14B相比)。在图14C中，初始(定位)超声键合部1428a及1428b 被形成在相应成对的导电结构之间。例如，如图14C所示，初始(例如，定位)超声键合部1428a被形成在变形的导电结构1412a'/1406a'之间，并且初始(例如，定位)超声键合部1428b被形成在变形的导电结构1412b'/1406b' 之间。
在形成如图14C所示的初始(定位)超声键合部后，在图14D中，已经(例如，利用热量、压力等)完成第一导电结构到第二导电结构的键合，以形成完全键合部1428a'(包括进一步变形的导电结构1406a”及1412a”) 及1428b'(包括进一步变形的导电结构1406b”及1412b”)。在图14D中，于图14A中被施加的非导电材料已被固化，以形成固化的非导电材料1440'。
具体参考图15中，在步骤1500中，第一半导体元件(例如，包括位于衬底上的半导体裸片，诸如图14A所示的元件1460)被支撑在键合机的支撑结构上。第一半导体元件(例如，半导体结构的上表面)包括多个第一导电结构。在步骤1502中，第二半导体元件(参见，例如图14A中的元件1408)由键合机的键合工具的保持部分保持。第二半导体元件包括多个第二导电结构(例如，位于第二半导体元件的下表面上)。在步骤1504中，非导电膜(参见，例如在图14A中施加的膜1440)被施加在第一半导体元件和第二半导体元件之间。在步骤1506中，第一导电结构和第二导电结构被彼此对准(参见，例如图14A)，并随后使它们彼此接触(参见，例如图14B)。在步骤1508中，超声能量被施加至第二半导体元件(诸如在图 14B中，通过承载第二半导体元件的键合工具)，使得第二半导体元件的导电结构被如图14C所示地“初始”键合(例如，定位键合)至第一半导体元件的导电结构(参见，定位键合部1428a及1428b)。在步骤1510中， (例如，通过施加热量和/或力)完成第一导电结构和第二导电结构的倒装芯片和/或热压键合，以及在步骤1512中，非导电膜已经被固化(参见图 14D)。如本领域技术人员将理解到的，如果需要，可以在同时执行步骤 1510和步骤1512。
图10A至图10E、图12A至图12D以及图14A至图14D中的每个被示出为利用原来的键合工具来完成初始(定位)超声键合以及后续的完整键合步骤。然而，应理解到，这些实施例(以及图11、图13及图15所示的相应流程图)中的每个可以利用不同的工具来完成最终键合，其中不同的工具可以位于同一键合机或不同的键合机上，并且不同的工具可以逐个或成组(例如，如图8E所示)地键合半导体元件。在图8A至图8E、图9、图10A至图10E、图11、图12A至图12D、图13、图14A至图14D、图 15中示出的实施例中的每个特别适用于定位和群工艺(tack and gang processes)，其中元件首先作为单独元件超声定位键合(例如，参见图8C、图10C、图12C、图14C)，并且随后(使用群键合工具，诸如图8E所示的工具875)利用热量和/或压力进行群键合，以使导电结构进一步变形成最终的完整键合状态。这种定位和群工艺很好地适用于芯片到晶圆 (“C2W”)场合，即单独使用超声键合工具将各个半导体裸片(芯片) 超声定位键合至晶圆，随后使用群键合工具(例如，利用热量和/或压力) 对一组键合的裸片进行群键合。
多步骤键合利用(i)初始超声定位键合工艺，其中利用超声键合工具对各个半导体元件(例如，裸片)进行定位键合；随后利用(ii)群键合工艺，其中多个半导体元件通过最终键合工艺(将键合工具与热量和/或压力一起使用)；这种多步骤键合尤其适于将上部铜导电结构(位于上部半导体元件上)键合至下部铜导电结构(位于下部半导体元件上)。形成最终键合部的工艺趋于涉及对跨越上部导电结构与下部导电结构的界面的增长颗粒(growgains)进行热处理。这种工艺趋于涉及相当长的时间。为了提供高效的工艺产量(例如，UPH或每小时产量)，群键合尤其适用。因此，相对快速的“定位”超声键合工艺可以每次一个半导体元件地来完成，而相对耗时的“群”键合工艺(涉及热量和/或压力)能够以同时键合多个半导体元件的方式来完成。
尽管本文参考具体实施例示出和描述了本发明，但是本发明不意图限于所示细节。更确切地说，可以在权利要求的等同物的界限和范围内并且在不脱离本发明的情况下对细节进行各种修改。

Claims (30)

1.一种对半导体元件进行超声键合的方法，所述方法包括以下步骤：
(a)将第一半导体元件的多个第一导电结构的表面与第二半导体元件的多个第二导电结构的相应表面对准；
(b)在所述第一导电结构中的若干个第一导电结构与所述第二导电结构中相应的若干个第二导电结构之间超声地形成定位键合部；以及
(c)在所述第一导电结构和所述第二导电结构之间形成完整键合部。
2.根据权利要求1所述的方法，其特征在于，所述第一半导体元件是半导体裸片。
3.根据权利要求1所述的方法，其特征在于，所述第一半导体元件和所述第二半导体元件中的每个是相应的半导体裸片。
4.根据权利要求1所述的方法，其特征在于，所述第一半导体元件包括半导体裸片。
5.根据权利要求1所述的方法，其特征在于，所述第一半导体元件和所述第二半导体元件中的每个包括相应的半导体裸片。
6.根据权利要求1所述的方法，其特征在于，还包括以下步骤：使所述第一半导体元件朝着所述第二半导体元件移动，使得所述第一导电结构的下表面与相应的所述第二导电结构的上表面接触。
7.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述步骤(b)的至少一部期间，在所述第一半导体元件与所述第二半导体元件之间施加压力。
8.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述步骤(b)期间，使所述第一导电结构中的若干个第一导电结构变形。
9.根据权利要求1所述的方法，其特征在于，所述步骤(b)在环境温度下进行。
10.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述步骤(b)的至少一部分期间对所述第一半导体元件和所述第二导电元件中的至少一个进行加热。
11.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述步骤(b)的至少一部分期间，使用保持所述第一半导体元件的键合工具来对所述第一半导体元件进行加热。
12.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述步骤(b)的至少一部分期间，使用在所述步骤(b)期间支撑所述第二半导体元件的支撑结构来对所述第二半导体元件进行加热。
13.根据权利要求1所述的方法，其特征在于，所述多个第一导电结构和所述多个第二导电结构中的至少一种导电结构由铜形成。
14.根据权利要求1所述的方法，其特征在于，所述多个第一导电结构和所述多个第二导电结构均为铜导电结构。
15.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括使用在所述步骤(b)期间保持所述第一半导体元件的键合工具来将所述第一导电结构中的若干个第一导电结构超声键合至所述第二导电结构中相应的若干个第二导电结构。
16.根据权利要求15所述的方法，其特征在于，在所述步骤(b)期间，所述键合工具与超声换能器接合以提供超声能量。
17.根据权利要求15所述的方法，其特征在于，所述键合工具在所述步骤(b)期间利用真空来保持所述第一半导体元件。
18.根据权利要求1所述的方法，其特征在于，所述步骤(b)包括使用被构造成将所述第二半导体元件键合至所述第一半导体元件的键合工具来超声地形成定位键合部。
19.根据权利要求18所述的方法，其特征在于，所述步骤(c)包括使用所述键合工具对所述第二半导体元件进行加热，以形成所述完整键合部。
20.根据权利要求1所述的方法，其特征在于，所述步骤(c)包括对所述第一半导体元件和所述第二半导体元件中的至少一个进行加热，以形成所述完整键合部。
21.根据权利要求1所述的方法，其特征在于，所述步骤(c)被包括在群键合工艺中，在所述群键合工艺期间，多个完整键合部被形成在多个第一半导体元件的第一导电结构与多个第二半导体元件的相应第二导电结构之间。
22.根据权利要求21所述的方法，其特征在于，使用被加热的群键合工具来完成所述群键合工艺。
23.根据权利要求1所述的方法，其特征在于，还包括以下步骤：在所述第一半导体元件和所述第二半导体元件之间施加非导电材料。
24.一种键合***，包括：
用于支撑第一半导体元件的支撑结构，所述第一半导体元件包括多个第一导电结构；
键合工具，所述键合工具用于承载包括多个第二导电结构的第二半导体元件，并且用于给所述第二半导体元件施加超声能量，以在所述多个第二导电结构中的若干个第二导电结构与所述多个第一导电结构中相应的若干个第一导电结构之间形成定位键合部。
25.根据权利要求24所述的键合***，其特征在于，在形成所述定位键合部后，所述键合工具被配置成在所述多个第二导电结构中的所述若干个第二导电结构与所述多个第一导电结构中相应的所述若干个第一导电结构之间形成完整键合部。
26.根据权利要求25所述的键合***，其特征在于，所述键合工具是被加热的键合工具，并且所述键合工具给所述第二半导体元件施加热量，以形成所述完整键合部。
27.根据权利要求24所述的键合***，其特征在于，还包括第二键合工具，其中在通过所述键合工具形成所述定位键合部后，所述第二键合工具被配置成在所述多个第二导电结构中的所述若干个第二导电结构与所述多个第一导电结构中相应的所述若干个第一导电结构之间形成完整键合部。
28.根据权利要求27所述的键合***，其特征在于，所述第二键合工具是被加热的键合工具，并且所述第二键合工具给所述第二半导体元件施加热量，以形成所述完整键合部。
29.根据权利要求24所述的键合***，其特征在于，还包括群键合工具，其中在通过所述键合工具形成所述定位键合部后，所述群键合工具被配置成在多个第一半导体元件和相应的多个第二半导体元件之间形成完整键合部。
30.根据权利要求29所述的键合***，其特征在于，所述群键合工具是被加热的键合工具，并且所述群键合工具给所述第二半导体元件施加热量，以形成所述完整键合部。
CN201810210143.3A 2017-03-14 2018-03-14 用于对半导体元件进行键合的***及方法 Pending CN108573883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410174466.7A CN118039509A (zh) 2017-03-14 2018-03-14 用于焊接半导体元件的***和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/458,381 US9780065B2 (en) 2013-10-08 2017-03-14 Systems and methods for bonding semiconductor elements
US15/458,381 2017-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410174466.7A Division CN118039509A (zh) 2017-03-14 2018-03-14 用于焊接半导体元件的***和方法

Publications (1)

Publication Number Publication Date
CN108573883A true CN108573883A (zh) 2018-09-25

Family

ID=63574476

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410174466.7A Pending CN118039509A (zh) 2017-03-14 2018-03-14 用于焊接半导体元件的***和方法
CN201810210143.3A Pending CN108573883A (zh) 2017-03-14 2018-03-14 用于对半导体元件进行键合的***及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410174466.7A Pending CN118039509A (zh) 2017-03-14 2018-03-14 用于焊接半导体元件的***和方法

Country Status (3)

Country Link
KR (1) KR102453172B1 (zh)
CN (2) CN118039509A (zh)
TW (1) TWI752187B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023133977A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种半导体结构及一种半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462474A (zh) * 2001-03-12 2003-12-17 索尼公司 半导体器件的制造方法
US20100320258A1 (en) * 2009-06-19 2010-12-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CN102738025A (zh) * 2011-03-31 2012-10-17 Soitec公司 形成键合半导体结构的方法和用该方法形成的半导体结构
CN104347469A (zh) * 2013-07-29 2015-02-11 先进科技新加坡有限公司 热压键合过程中固定多个半导体器件的设备和键合方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3860088B2 (ja) * 2002-07-25 2006-12-20 Ｎｅｃエレクトロニクス株式会社 ボンディング方法及びボンディング装置
JP2005209833A (ja) * 2004-01-22 2005-08-04 Sony Corp 半導体装置の製造方法
JP2009246185A (ja) 2008-03-31 2009-10-22 Toray Eng Co Ltd 超音波接合装置および超音波接合方法
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
US20160225748A1 (en) * 2015-01-29 2016-08-04 Qualcomm Incorporated Package-on-package (pop) structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462474A (zh) * 2001-03-12 2003-12-17 索尼公司 半导体器件的制造方法
US20100320258A1 (en) * 2009-06-19 2010-12-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CN102738025A (zh) * 2011-03-31 2012-10-17 Soitec公司 形成键合半导体结构的方法和用该方法形成的半导体结构
CN104347469A (zh) * 2013-07-29 2015-02-11 先进科技新加坡有限公司 热压键合过程中固定多个半导体器件的设备和键合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023133977A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种半导体结构及一种半导体结构的制作方法

Also Published As

Publication number Publication date
KR102453172B1 (ko) 2022-10-12
KR20180105088A (ko) 2018-09-27
TW201903911A (zh) 2019-01-16
CN118039509A (zh) 2024-05-14
TWI752187B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US10312216B2 (en) Systems and methods for bonding semiconductor elements
US7648856B2 (en) Methods for attaching microfeature dies to external devices
US10297568B2 (en) Systems and methods for bonding semiconductor elements
KR102052326B1 (ko) 다이 및 클립 부착 방법
TWI791013B (zh) 用於對半導體元件進行超音波接合的方法
CN108573883A (zh) 用于对半导体元件进行键合的***及方法
US9779965B2 (en) Systems and methods for bonding semiconductor elements
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JPS5940537A (ja) 半導体装置の製造方法
JP2004274026A (ja) チップマウント方法および装置
US20030159274A1 (en) Bump forming system employing attracting and compressing device
TWI686883B (zh) 熱壓接合器、熱壓接合器的操作方法以及熱壓接合中的水平摩擦運動
JPH07183339A (ja) 電子部品実装基板および電子部品実装方法
JPH06275674A (ja) ワイヤボンダ
Kloeser COB vs. Flip Chip-A technology and cost comparison based on a real product
JPH03239338A (ja) 半導体装置
JPH04320039A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180925