JPH04320039A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JPH04320039A
JPH04320039A JP3086963A JP8696391A JPH04320039A JP H04320039 A JPH04320039 A JP H04320039A JP 3086963 A JP3086963 A JP 3086963A JP 8696391 A JP8696391 A JP 8696391A JP H04320039 A JPH04320039 A JP H04320039A
Authority
JP
Japan
Prior art keywords
bonding
tool
electrodes
load
bonding tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3086963A
Other languages
English (en)
Inventor
Tetsuo Kawakita
哲郎 河北
Kenzo Hatada
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3086963A priority Critical patent/JPH04320039A/ja
Publication of JPH04320039A publication Critical patent/JPH04320039A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/75303Shape of the pressing surface
    • H01L2224/75304Shape of the pressing surface being curved
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75312Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の実装に際し
、半導体素子の電極とフィルムキャリアのリ−ドや配線
基板の電極とをボンディングする時使用するボンディン
グツ−ルに関する。
【0002】
【従来の技術】近年、半導体素子の実装方式はワイヤボ
ンディング方式に替わって、TAB方式やCOG方式が
注目されてきている。これらの方式では半導体素子の電
極とフィルムリ−ドや配線基板の電極とを、加圧や加熱
によって接合するものである。
【0003】これらの方式の一例としてTAB方式を以
下に説明する。図3にTAB方式の接合プロセスを示す
。(図3)(a)に示すように、まず半導体素子1のA
L電極上に形成された金属突起2とフィルムキャリアの
インナ−リ−ド3とを位置合わせする。金属突起2には
金が用いられ、これは半導体素子のAL電極上にバリヤ
メタルとしてクロム、金やチタン、パラジウム、金を蒸
着したのち電解めっきによって、10〜30μmの厚さ
に形成する。一方、フィルムキャリア100側はインナ
−リ−ド3に銅を用い、銅の表面には0.1〜0.7μ
m厚みのすず、もしくは金が形成されている。次に、(
b)に示すようにヒ−タ−4によって加熱されたボンデ
ィングツ−ル6によってインナ−リ−ド3と金属突起2
とを接合する。ボンディングツ−ル6はヒ−タ−4によ
って400〜500℃に設定され、加圧は1金属突起あ
たり60〜100gの荷重がかかる。ツ−ル材質は、一
般にはツ−ル基材としてモリブデン、SUS,インコネ
ルなどが使用され、ツ−ル底面部60には高耐熱性と高
平面度が要求されることからボロンナイトライド、焼結
ダイヤモンドが用いられている。この後(c)に示すよ
うにボンディングツ−ル6の加圧を解除することにより
リード3と突起2との接合が完了する。
【0004】
【発明が解決しようとする課題】しかし、本方式による
加圧においては、(図4)に示すような問題点がある。 400〜500℃の高温に保たれたボンディングツ−ル
6で荷重を加えてインナ−リ−ド3と金属突起2を接合
する過程において、(図3)に示すようにボンディング
ツ−ルのシャフト61が加圧面より小さい構造では、加
わる荷重がシャフト61の直下一点より加わることにな
るため、(図4)に示すようにボンディングツ−ルの底
面部60である加圧面が変形してしまう。そのため、半
導体素子1のコ−ナ−と中央との接合部では、荷重fの
不均一が生じ、均一で安定した接合を得ることが不可能
となる。具体的には、ツ−ル6の基材がモリブデンでツ
−ル底面部60に焼結ダイやモンドを用いたボンディン
グツ−ルで10mm角の半導体素子をボンディングした
場合、半導体素子1の電極のコ−ナ−部と中央部とでは
2〜3μm程度の金属突起2の高さバラツキが生じた。 さらに、半導体素子のサイズが15mm角になった場合
はこの高さバラツキが3〜4μmになる。このため、コ
−ナ−部の電極では接合強度が著しく弱くなり、接合の
信頼性を低下させる原因となる。よって本発明は上記問
題点に鑑み、均一な接合荷重を加えることが可能なボン
ディングツ−ルを用いた方法を提供するものである。
【0005】
【課題を解決するための手段】上記問題点を解決するた
めに本発明に用いるボンディングツ−ルは、シャフトの
断面積が加圧面の面積と同等もしくは、それ以上である
ことを備えたものである。
【0006】本発明はこのボンディングツールを用いて
半導体素子の電極と外部電極とを接合する。
【0007】
【作用】本発明は上記した方法によって、ボンディング
ツ−ルに加える荷重が一点より加圧面に加わるのではな
く、加圧面全体に加わるために、ボンディング面に変形
を起こす事なくボンディングをすることが可能となる。
【0008】
【実施例】以下本発明の一実施例のボンディングツ−ル
について、図面を参照しながら説明する。
【0009】(図1)は、本発明によるボンディングツ
−ルを用いた工程断面図を示すものである。(図1)に
おいて、1は半導体素子、2は金属突起、3はインナ−
リ−ド、4はヒ−タ−、5はボンディングツ−ルを示す
【0010】以下、(図1)及び(図2)を用いてその
動作を説明する。まず(図1)の(a)において、半導
体素子1のAL電極上に形成された金属突起2とフィル
ムキャリア100のインナ−リ−ド3外部電極とを位置
合わせする。金属突起2には金が用いられ、これは半導
体素子のAL電極上にバリヤメタルとしてクロム、金や
チタン、パラジウム、金を蒸着したのち電解めっきによ
って、10〜30μmの厚さに形成する。一方、フィル
ムキャリア側はインナ−リ−ド3に銅を用い、銅の表面
には0.1〜0.7μm厚みのすず、もしくは金が形成
されている。次に、(b)に示すようにヒ−タ−4によ
って加熱されたボンディングツ−ル5によってインナ−
リ−ド3と金属突起2とを接合する。ボンディングツ−
ル5はヒ−タ−4によって400〜500℃に設定され
、加圧は1金属突起あたり60〜100gの荷重がかか
る。ツ−ル5の材質は、一般にはツ−ル基材としてモリ
ブデン、SUS,インコネルなどが使用され、ツ−ル底
面部50には高耐熱性と高平面度が要求されることから
ボロンナイトライド、焼結ダイヤモンドが用いられてい
る。この後(c)に示すようにボンディングツ−ル5の
加圧を解除することにより接合が完了する。
【0011】以上、(図1)(b)に示すようにボンデ
ィングツ−ルのシャフトの断面積を加圧面の面積と同等
にすることによって、(図2)に示すような効果がある
。ボンディングツ−ル5のシャフト51の断面積を加圧
面の面積と同等にすると、加えるべき荷重が(図4)に
示すようにシャフトの直下一点より加わるのではなく、
加圧面全体に均一に加わる。よってボンディング荷重に
よって加圧面が変形することなく加圧することができる
。したがって、図2に示すように、リード3と金属突起
2との接合を半導体素子1上全体で均一に行うことが可
能となる。
【0012】
【発明の効果】以上のように本発明は、ボンディングツ
−ルのシャフトの断面積を加圧面の面積と同等もしくは
それ以上にすることによって、以下に示すような効果が
ある (1)  加える荷重を加圧面全体に均等にかけること
ができるため、加圧面を変形させることなくボンディン
グできる。このため、大型の半導体素子、とくに10m
m角以上のチップをボンディングする際に、コ−ナ−部
の電極と辺の中央部の電極とに荷重の不均一性が生じ、
コ−ナ−部の電極で接合不良を起こすという問題を解決
することができる。これにより大型の半導体素子の接合
不良を改善でき、大幅にその信頼性を向上させることが
できた。
【0013】(2)  また、シャフトと加圧面のサイ
ズを同サイズにすることによって、シャフトと加圧面の
直交度において、寸法精度を向上させることが容易とな
り、さらに加圧面の面精度をあげることができる。これ
により、大型の半導体素子をボンディング精度および信
頼性高く接合することができる。
【図面の簡単な説明】
【図1】本発明によるボンディングツ−ルを用いた一実
施例における工程断面図である。
【図2】同実施例における詳細説明のための工程断面図
である。
【図3】従来技術の工程断面図である。
【図4】従来技術の詳細説明のための工程断面図である
【符号の説明】
1  半導体素子 2  金属突起 3  インナ−リ−ド 4  ヒ−タ− 5、6  ボンディングツ−ル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子の電極と外部電極とをボン
    ディングツ−ルにて接合するに際し、前記ボンディング
    ツールとしてシャフトの断面積が加圧面の面積と同等も
    しくは、それ以上であることを特徴とした半導体素子の
    実装方法。
JP3086963A 1991-04-18 1991-04-18 半導体素子の実装方法 Pending JPH04320039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3086963A JPH04320039A (ja) 1991-04-18 1991-04-18 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3086963A JPH04320039A (ja) 1991-04-18 1991-04-18 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH04320039A true JPH04320039A (ja) 1992-11-10

Family

ID=13901530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3086963A Pending JPH04320039A (ja) 1991-04-18 1991-04-18 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH04320039A (ja)

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JPS62254439A (ja) 大面積の電力用電子デバイスを基板上に固定する方法
JP2002373967A (ja) 半導体装置およびその製造方法
JP3189331B2 (ja) 接合方法および接合装置
US5200365A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
US5055909A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
JPH04320039A (ja) 半導体素子の実装方法
JPH04287939A (ja) ボンディング・ツール
JPS5940537A (ja) 半導体装置の製造方法
JP2576426B2 (ja) 半導体装置のボンディング方法及びボンディング装置
JPH03228339A (ja) ボンディングツール
CN108573883A (zh) 用于对半导体元件进行键合的***及方法
JP2978673B2 (ja) 半導体装置のボンディング装置
JP3041318B2 (ja) 半導体装置のボンディング装置
JPH11289146A (ja) 複合配線材及びその製造方法
JP2812304B2 (ja) フリップチップ型半導体装置のリペア方法
JPH0731542Y2 (ja) ボンディングツール
KR20000015584A (ko) 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프가열 가압장치
JPS6297341A (ja) ボンディング装置及びボンディング方法
JP2999750B2 (ja) ボンディング方法
JPS62292261A (ja) 硬ろう付法
JP2789817B2 (ja) ボンディング装置及びボンディング装置の調整方法
JPH0513061U (ja) 電力半導体装置
JPH081615U (ja) ボンディングツール
JP2591600B2 (ja) ボンディング方法