CN110610995A - 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 - Google Patents

一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 Download PDF

Info

Publication number
CN110610995A
CN110610995A CN201910807978.1A CN201910807978A CN110610995A CN 110610995 A CN110610995 A CN 110610995A CN 201910807978 A CN201910807978 A CN 201910807978A CN 110610995 A CN110610995 A CN 110610995A
Authority
CN
China
Prior art keywords
cell structure
power mosfet
buffer layer
thickness
grid power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910807978.1A
Other languages
English (en)
Inventor
王颖
林茂
于成浩
包梦恬
曹菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201910807978.1A priority Critical patent/CN110610995A/zh
Publication of CN110610995A publication Critical patent/CN110610995A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,该结构通过在半导体功率器件的漏(阴)电极区域内制作一个带有N型局域掺杂区的N型缓冲层,可以显著降低半导体功率器件漂移区和衬底高低结处的电场峰值和碰撞电离程度。减少因碰撞电离所导致的雪崩倍增而产生的载流子数量,可大幅度降低作用于寄生双极晶体管的瞬态电流,使寄生双极晶体管难以导通,从而能够在不牺牲基本电学特性前提下提高器件的抗单粒子烧毁能力。

Description

一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构
技术领域
本发明涉及功率半导体器件抗辐射加固技术,具体涉及一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构。
背景技术
功率半导体器件具有驱动电流大、击穿电压高、速度快、功耗低、输出功率大等优点,可实现不同范围内的功率控制和转换,广泛应用于卫星、航天器的电源管理,在空间应用领域具有巨大的开发潜力。功率半导体器件通常具有小尺寸及工作电压高的特点,其的工作稳定性容易受到空间自然辐射环境的影响,特别是单粒子烧毁(single eventburnout,SEB)效应的触发。SEB通常由重离子辐射引发,重离子沿着轨迹入射器件后因为漂移区和衬底高低结处的高电场峰值以及碰撞电离可以产生极高的电子-空穴对浓度,进而引起瞬态大电流。功率半导体器件内部一般具有寄生双极结型晶体管(bipolar junctiontransistor,BJT)结构,瞬态电流可使寄生BJT正向导通,寄生BJT和漂移区衬底高低结处碰撞电离的共同作用将最终导致器件内部电流急剧增大直至烧毁。因此,宇航用功率半导体器件必须具有抗SEB的能力。
自从SEB发现以来,许多SEB加固方法被广泛研究并提出。例如,在器件内部进行P+源区扩展、在N-漂移区和衬底之间引入缓冲层以及在漂移区引入少子寿命复合中心等方法,都可以有效地提高器件的抗SEB能力,但同时也牺牲了器件的基本电学特性。例如,P+源区扩展的方法容易引起沟道区载流子浓度的减小,可使器件的正向导通电流密度降低;缓冲层的引入在降低衬底结峰值电场的同时也伴随着正向导通电阻的增加;少子寿命复合中心的引入一定会引起器件反向泄漏电流密度的增加,这将导致功耗的增大,不满足宇航用半导体器件对低功耗的要求,且目前针对功率半导体器件的抗单粒子烧毁加固主要集中在平面栅结构上,对于槽栅功率半导体器件的抗单粒子加固的研究较少。
发明内容
本发明针对现有半导体功率器件SEB加固技术中的不足,提出了一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构。
一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,其在传统栅极功率MOSFET器件半元胞结构的基础上,通过外延技术在N-buffer层区域外延一定厚度的N-buffer层,一定厚度的N-buffer层通过离子注入形成N+岛进而形成一个内部带有多个N+岛的N型buffer结构,多个N+岛设置在带有N+岛的N型buffer结构内的上沿并均匀分布;所述外延一定厚度的N-buffer层的浓度和厚度低于传统栅极功率MOSFET器件半元胞结构的N-buffer层浓度和厚度。
作为优选,所述的N+岛为三个。
作为优选,所述的外延一定厚度的N-buffer层的浓度为5*1016cm-3
作为优选,所述的外延一定厚度的N-buffer层的厚度为1um。
本发明的优点在于:提出一种适用于功率器件抗单粒子烧毁的缓冲层结构,该结构通过在半导体功率器件的漏(阴)电极区域制作一个内部含有N岛区域的N型buffer结构,可以大大降低半导体功率器件漂移区和衬底高低结处的电场峰值和碰撞电离。减少因碰撞电离所导致的雪崩倍增而产生的载流子的数量,在相同正向电压作用下可大幅度降低作用于寄生BJT的瞬态电流,使寄生BJT难以导通,从而提高了器件的抗SEB性能。通过后续对不同半导体功率器件的仿真验证,引入N岛buffer结构器件的抗SEB性能得到了显著提高,可以在不牺牲基本电学特性前提下提高功率器件的抗SEB能力。
附图说明
图1是传统栅极功率MOSFET器件半元胞结构示意图。
图2是基于本发明设计的栅极功率MOSFET抗单粒子烧毁器件半元胞结构示意图。
图3-4是图2所示结构中N岛buffer结构的制作流程示意图。
图5是图1所示结构的SEB阈值电压曲线图。
图6是图2所示结构的SEB阈值电压曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合附图对本发明进行具体阐述。
由于本发明的深沟槽电极结构适用于所有包含寄生BJT结构的功率半导体器件,下面采用仿真验证方式仅对图1和图2所示两种结构进行对比讨论:
①.选用1200V栅极功率MOSFET器件,元胞宽度为8.4μm,厚度为14.5μm;漂移区浓度为4.0×1015cm-3,栅氧化层厚度为0.05μm;
②.入射离子线性能量转移值(linear energy transfer,LET)为0.1pC/μm,入射轨迹在沟道边缘区域(垂直入射且贯穿整个器件);入射离子产生的电荷密度为高斯分布:轨迹半径为0.05μm,电荷产生的初始时间为4×10-12s,高斯函数的宽度为2×10-12s。
③.N岛buffer2外延宽度为8.4um、外延厚度为1μm,掺杂浓度为5.0×1016cm-3(小于N-buffer1的掺杂浓度)之后通过离子注入在N型buffer内部制作若干N+岛区,纵向注入结深为0.5μm,横向注入宽度0.8μm,掺杂浓度为3.0×1017cm-3,最后在N型buffer内形成N+岛区。
如图1-2所示,图2与图1不同之处在于图2结构中引入了N岛buffer,其中N岛buffer结构制作流程如图3-4所示。
功率半导体器件衬底区(N buffer1层和N+衬底)制作完成后,在N-buffer1层区域外延一定厚度的N-buffer2层(如图3所示)。之后,再通过离子注入于N-buffer2层内部形成N+岛区(如图4所示)。最后形成N岛buffer结构(如图2所示)。
根据图5所示仿真结论,当入射离子LET值为0.1pC/μm时,图1结构的SEB安全工作电压值是450V,为击穿电压的37.5%。
根据图6所示仿真结论,当入射离子LET值为0.1pC/μm时,图2结构的SEB安全工作电压值可提高至660V,为击穿电压值的55%。正是由于图2结构引入了N岛buffer结构,大大降低半导体功率器件漂移区和衬底高低结处的电场峰值和碰撞电离。减少因碰撞电离所导致的雪崩倍增而产生的载流子的数量,在相同正向电压作用下可大幅度降低作用于寄生BJT的瞬态电流,使寄生BJT难以导通,从而使器件的SEB安全工作电压得到了显著提高。
显然,本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。应注意到的是,以上所述仅为本发明的具体实施例,并不限制本发明,凡在本发明的精神和原则之内,所做的调制和优化,皆应属本发明权利要求的涵盖范围。

Claims (4)

1.一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,其特征在于:在传统栅极功率MOSFET器件半元胞结构的基础上,通过外延技术在N-buffer层区域外延一定厚度的N-buffer层,一定厚度的N-buffer层通过离子注入形成N+岛进而形成一个内部带有多个N+岛的N型buffer结构,多个N+岛设置在带有N+岛的N型buffer结构内的上沿并均匀分布;所述外延一定厚度的N-buffer层的浓度和厚度低于传统栅极功率MOSFET器件半元胞结构的N-buffer层浓度和厚度。
2.根据权利要求1所述的一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,其特征在于:所述的N+岛为三个。
3.根据权利要求1所述的一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,其特征在于:所述的外延一定厚度的N-buffer层的浓度为5*1016cm-3
4.根据权利要求1所述的一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构,其特征在于:所述的外延一定厚度的N-buffer层的厚度为1um。
CN201910807978.1A 2019-08-29 2019-08-29 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构 Pending CN110610995A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910807978.1A CN110610995A (zh) 2019-08-29 2019-08-29 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910807978.1A CN110610995A (zh) 2019-08-29 2019-08-29 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构

Publications (1)

Publication Number Publication Date
CN110610995A true CN110610995A (zh) 2019-12-24

Family

ID=68890666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910807978.1A Pending CN110610995A (zh) 2019-08-29 2019-08-29 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构

Country Status (1)

Country Link
CN (1) CN110610995A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933528A (zh) * 2020-08-18 2020-11-13 中国电子科技集团公司第五十八研究所 一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法
CN113745339A (zh) * 2021-09-07 2021-12-03 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法
CN113866582A (zh) * 2021-08-27 2021-12-31 北京工业大学 一种功率器件开关瞬间抗烧毁能力的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180261666A1 (en) * 2017-03-09 2018-09-13 Maxpower Semiconductor Inc. Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180261666A1 (en) * 2017-03-09 2018-09-13 Maxpower Semiconductor Inc. Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WANG YING等: ""Single-Event Burnout Hardness for the 4H-SiC Trench-Gate MOSFETs Based on the Multi-Island Buffer Layer"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933528A (zh) * 2020-08-18 2020-11-13 中国电子科技集团公司第五十八研究所 一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法
CN111933528B (zh) * 2020-08-18 2022-08-02 中国电子科技集团公司第五十八研究所 一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法
CN113866582A (zh) * 2021-08-27 2021-12-31 北京工业大学 一种功率器件开关瞬间抗烧毁能力的检测方法
CN113866582B (zh) * 2021-08-27 2024-06-04 北京工业大学 一种功率器件开关瞬间抗烧毁能力的检测方法
CN113745339A (zh) * 2021-09-07 2021-12-03 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
CN106463503B (zh) 半导体装置
CN110610995A (zh) 一种栅极功率mosfet抗单粒子烧毁器件半元胞结构
CN107251205A (zh) 半导体装置和半导体装置的制造方法
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
CN110429077B (zh) 一种适用于功率半导体器件的抗单粒子烧毁结构
CN113571415B (zh) Igbt器件及其制作方法
CN115566073A (zh) 一种抗单粒子烧毁的沟槽栅功率mosfet器件及其制备方法
CN104078509A (zh) 一种具有抗单粒子烧毁能力的功率mos器件
CN114709263A (zh) 一种抗单粒子效应栅极损伤的功率vdmos器件
CN103137679B (zh) 绝缘栅双极型晶体管器件结构及其制作方法
CN108511512A (zh) 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN103943671A (zh) 一种功率半导体器件及其形成方法
CN106252401A (zh) 一种逆阻型绝缘栅双极晶体管终端结构
CN105529370A (zh) 一种mos触发负阻二极管及其制造方法
CN111739930B (zh) 一种抗电离辐射加固的mos栅控晶闸管
CN106298898A (zh) 垂直导电功率器件及其制作方法
CN213845279U (zh) 多次外延制作的超结屏蔽栅结构igbt
CN112951915B (zh) 一种功率器件抗单粒子烧毁加固结构以及制备方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
CN103855197B (zh) 一种igbt器件及其形成方法
CN108598148B (zh) 一种具有p型岛缓冲层结构的抗辐射mosfet结构
CN106024910B (zh) 鳍式快恢复超结功率半导体晶体管及其制备方法
JP2020129675A (ja) 半導体装置
CN112018188A (zh) 槽栅mosfet器件及其制造方法
CN111969053A (zh) 低导通压降二极管器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191224

RJ01 Rejection of invention patent application after publication