CN113345954A - 一种全超结mosfet器件结构及其制造方法 - Google Patents
一种全超结mosfet器件结构及其制造方法 Download PDFInfo
- Publication number
- CN113345954A CN113345954A CN202110677182.6A CN202110677182A CN113345954A CN 113345954 A CN113345954 A CN 113345954A CN 202110677182 A CN202110677182 A CN 202110677182A CN 113345954 A CN113345954 A CN 113345954A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- region
- epitaxial
- layer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015556 catabolic process Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 25
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种全超结MOSFET器件结构及其制造方法，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。
Description
技术领域
本发明涉及超结MOSFET器件的设计和工艺制作领域，具体涉及一种全超结MOSFET器件结构及其制造方法。
背景技术
超结MOSFET器件的基本结构是由交替排列的P柱和N柱组成。在器件处于阻断状态时，超结结构中的P柱和N柱完全耗尽，在漂移区横向电场的调制下，器件的纵向电场趋于均匀分布。理论上超结结构的耐压能力仅依赖于漂移区的厚度，而与掺杂浓度无关，因此超结结构打破了传统功率器件导通电阻受击穿电压限制的“硅极限”，使Ron-VB关系从2.5次方变为1.32次方。因此，超结MOSFET器件具有较低的导通电阻和较快的开关速度，所以已经广泛用于太阳能、风力发电、服务器和通信电源***、医疗和工业控制、电源开关等领域，是大功率电力电子行业应用的关键器件。
另外，目前常规的超结功率器件的终端和原胞区采用相同长度的P柱和N柱，同样通过P柱和N柱互相耗尽来承受高电压，但超结器件的击穿电压对于电荷不平衡非常敏感，终端区P柱和N柱的宽度、间距、浓度等工艺偏差都容易导致电场峰值显著增大而发生器件的损毁。因此常规的超结功率器件还存在击穿电压不稳定的问题。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种具有较稳定的击穿电压且击穿发生在原胞区的全超结MOSFET器件结构及其制造方法。
本发明的目的是通过如下技术方案来完成的，一种全超结MOSFET器件结构，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。
进一步地，所述终端区内的P柱在第一外延层内的延伸深度不大于第一外延层厚度的一半。
一种上述全超结MOSFET器件结构的制造方法，主要包括如下步骤：
1）在选定的N外延硅衬底上生长第一外延层；
2）使用第一张掩膜版在器件的终端区定义出窗口并进行沟槽刻蚀，之后进行P外延填充，在器件的终端区形成P柱；
3）生长第二外延层，并使用第二张掩模版在器件的原胞区和终端区同时进行深沟槽刻蚀，之后进行P型外延填充，在原胞区和终端区同时形成P柱和N柱，终端区的P柱与步骤2）中的P柱连接使得终端区的P柱长度大于原胞区的P柱长度；
4）利用第三张掩膜版在终端区的表面定义并注入轻掺杂P型区域，以形成表面的终端结构；
5）通过热氧化或沉积氧化层方式在硅表面生成一层厚的氧化层，并利用第四张掩模版进行有源区的光刻和刻蚀；
6）通过热氧化的方式生长栅氧化层，栅氧化层的具体厚度由器件的击穿电压和应用电压所决定；
7）沉积多晶硅，利用第五张掩膜版进行栅多晶硅的光刻，并刻蚀多晶硅形成器件的栅极；
8）进行P型注入和退火以形成器件的体区；
9）利用第六张掩膜版进行源区光刻，注入N型杂质并退火形成重掺杂N型源区；
10）淀积介质层，之后利用第七张掩膜版定义并刻蚀出栅极、源极接触孔；
11)溅射顶层金属，利用第八张掩膜版光刻刻蚀顶层金属，形成器件的源极、栅极；淀积氧化层作为钝化层，利用第九张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；
12)将硅片背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极。
进一步地，所述步骤1)中生长的第一外延层的厚度为3um~10um，具体厚度根据器件击穿电压需求取最佳值，第一外延层的电阻率可与第二外延层的电阻率相同也可不同，具体电阻率由器件的击穿电压需求决定。
本发明的有益技术效果在于：本发明通过器件和工艺制作设计在终端区形成长度长于原胞区的P柱N柱，使终端区的基础击穿电压提高，从而使终端区的击穿电压可以做到高于原胞区，使器件具有较稳定的击穿电压且击穿发生在原胞区，增加了器件的雪崩耐量。
附图说明
图1为本发明所述全超结MOSFET器件结构的第一种结构示意图；
图2为本发明所述全超结MOSFET器件结构的第二种结构示意图；
图3为本发明的超结MOSFET结构制作工艺实施例一流程图；
图4为本发明的超结MOSFET结构制作工艺实施例二流程图。
具体实施方式
为使本领域的普通技术人员更加清楚地理解本发明的目的、技术方案和优点，以N型超结MOSFET为例，生产工艺以深沟槽刻蚀加P外延填充形成P柱N柱的工艺制备方法为例，以下结合附图和实施例对本发明做进一步的阐述。
在本发明的描述中，需要理解的是，“上”、“下”、“左”、“右”、“内”、“外”、“横向”、“竖向”等术语所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或原件必须具有特定的方位，因此不能理解为对本发明的限制。
如图1-4所示，本发明所述的一种全超结MOSFET器件结构，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底1、第一外延层2和第二外延层3，且所述第二外延层3的厚度大于第一外延层2的厚度；所述终端区和原胞区的第二外延层3内均交错设置有P柱4和N柱5，所述原胞区内P柱4的深度小于第二外延层3的厚度，所述终端区内P柱4的深度大于第二外延层3的厚度并延伸设置在第一外延层2内；所述终端区的第二外延层3上表面设置有P型区域及氧化层6，所述原胞区的第二外延层3上表面设置有体区7及栅极8和源极9，所述N外延硅衬底1背离第一外延层2的一侧设置有漏极10。所述终端区内的P柱4在第一外延层2内的延伸深度不大于第一外延层2厚度的一半。
一种上述全超结MOSFET器件结构的制造方法，该制造方法是通过在终端区形成长度大于原胞区的P柱和N柱，使器件的终端的击穿电压高于原胞区，并且能获得较稳定的击穿电压。主要包括如下步骤：
1）在选定的N外延硅衬底1上生长第一外延层2；生长的第一外延层2的厚度为3um~10um，具体厚度根据器件击穿电压需求取最佳值，第一外延层2的电阻率可与第二外延层3的电阻率相同也可不同，具体电阻率由器件的击穿电压需求决定。
2）使用第一张掩膜版在器件的终端区定义出窗口并进行沟槽刻蚀，之后进行P外延填充，在器件的终端区形成P柱4；
3）生长第二外延层3，并使用第二张掩模版在器件的原胞区和终端区同时进行深沟槽刻蚀，之后进行P型外延填充，在原胞区和终端区同时形成P柱4和N柱5，终端区的P柱与步骤2）中的P柱连接使得终端区的P柱4长度大于原胞区的P柱4长度；
4）利用第三张掩膜版在终端区的表面定义并注入轻掺杂P型区域，以形成表面的终端结构；
5）通过热氧化或沉积氧化层方式在硅表面生成一层厚的氧化层6，并利用第四张掩模版进行有源区的光刻和刻蚀；
6）通过热氧化的方式生长栅氧化层，栅氧化层的具体厚度由器件的击穿电压和应用电压所决定；
7）沉积多晶硅，利用第五张掩膜版进行栅多晶硅的光刻，并刻蚀多晶硅形成器件的栅极；
8）进行P型注入和退火以形成器件的体区7；
9）利用第六张掩膜版进行源区光刻，注入N型杂质并退火形成重掺杂N型源区；
10）淀积介质层，之后利用第七张掩膜版定义并刻蚀出栅极、源极接触孔；
11)溅射顶层金属，利用第八张掩膜版光刻刻蚀顶层金属，形成器件的源极9、栅极8；淀积氧化层作为钝化层，利用第九张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；
12)将硅片背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极10。
参照图3所示，对于多次外延多次注入形成P柱的工艺，在选定的外延硅衬底上生长外延层1，该外延层的电阻率可以与后续外延层的电阻率相同也可以不同，厚度根据器件所需求的击穿电压大概3~10um; 然后使用本发明的所述掩膜版在器件的终端区光刻注入形成P柱。
参照图4所示，对于深沟槽刻蚀填充P型外延形成P柱的工艺，在选定的外延硅衬底上生长外延层1，该外延层的电阻率可以与后续外延层的电阻率相同也可以不同，厚度根据器件所需求的击穿电压大概3~10um;使用本发明的所述掩膜版在器件的终端区光刻并进行沟槽刻蚀和P外延填充在终端区形成P柱。
本发明通过器件和工艺制作设计在终端区形成长度长于原胞区的P柱N柱，使终端区的基础击穿电压提高，从而使终端区的击穿电压可以做到高于原胞区，使器件具有较稳定的击穿电压且击穿发生在原胞区，增加了器件的雪崩耐量。此外，本发明不但适用于多次外延多次注入形成P柱N柱的工艺制备方法，而且适用于深沟槽刻蚀外延填充形成P柱N柱的工艺制备方法。
本文中所描述的具体实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种全超结MOSFET器件结构，包括MOSFET器件结构本体，其特征在于：所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。
2.根据权利要求1所述的全超结MOSFET器件结构，其特征在于：所述终端区内的P柱在第一外延层内的延伸深度不大于第一外延层厚度的一半。
3.一种如权利要求1或2所述全超结MOSFET器件结构的制造方法，其特征在于：主要包括如下步骤：
1）在选定的N外延硅衬底上生长第一外延层；
2）使用第一张掩膜版在器件的终端区定义出窗口并进行沟槽刻蚀，之后进行P外延填充，在器件的终端区形成P柱；
3）生长第二外延层，并使用第二张掩模版在器件的原胞区和终端区同时进行深沟槽刻蚀，之后进行P型外延填充，在原胞区和终端区同时形成P柱和N柱，终端区的P柱与步骤2）中的P柱连接使得终端区的P柱长度大于原胞区的P柱长度；
4）利用第三张掩膜版在终端区的表面定义并注入轻掺杂P型区域，以形成表面的终端结构；
5）通过热氧化或沉积氧化层方式在硅表面生成一层厚的氧化层，并利用第四张掩模版进行有源区的光刻和刻蚀；
6）通过热氧化的方式生长栅氧化层，栅氧化层的具体厚度由器件的击穿电压和应用电压所决定；
7）沉积多晶硅，利用第五张掩膜版进行栅多晶硅的光刻，并刻蚀多晶硅形成器件的栅极；
8）进行P型注入和退火以形成器件的体区；
9）利用第六张掩膜版进行源区光刻，注入N型杂质并退火形成重掺杂N型源区；
10）淀积介质层，之后利用第七张掩膜版定义并刻蚀出栅极、源极接触孔；
11)溅射顶层金属，利用第八张掩膜版光刻刻蚀顶层金属，形成器件的源极、栅极；淀积氧化层作为钝化层，利用第九张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；
12)将硅片背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极。
4.根据权利要求3所述的制造方法，其特征在于：所述步骤1)中生长的第一外延层的厚度为3um~10um，具体厚度根据器件击穿电压需求取最佳值，第一外延层的电阻率可与第二外延层的电阻率相同也可不同，具体电阻率由器件的击穿电压需求决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110677182.6A CN113345954A (zh) | 2021-06-18 | 2021-06-18 | 一种全超结mosfet器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110677182.6A CN113345954A (zh) | 2021-06-18 | 2021-06-18 | 一种全超结mosfet器件结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113345954A true CN113345954A (zh) | 2021-09-03 |
Family
ID=77476321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110677182.6A Pending CN113345954A (zh) | 2021-06-18 | 2021-06-18 | 一种全超结mosfet器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113345954A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517336A (zh) * | 2021-07-13 | 2021-10-19 | 电子科技大学 | 一种mos型超结功率器件的终端结构 |
-
2021
- 2021-06-18 CN CN202110677182.6A patent/CN113345954A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517336A (zh) * | 2021-07-13 | 2021-10-19 | 电子科技大学 | 一种mos型超结功率器件的终端结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| US20230155014A1 (en) | Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN115148826A (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN111755502A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN215342615U (zh) | 一种全超结mosfet器件结构 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN116487437A (zh) | 半导体器件 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |