CN105895679A - 一种绝缘栅双极晶体管的结构和制造方法 - Google Patents

Abstract

本发明公开一种绝缘栅双极晶体管的元胞结构，所述元胞结构中至少包含发射区，集电区，沟槽，沟槽栅氧化膜，多晶硅栅，第一种导电类型的半导体漂移区，第二种导电类型的半导体阱区，置于所述第一种导电类型的半导体漂移区和所述第二种导电类型的半导体阱区之间的第一种导电类型的半导体增强型积累区，相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区。本发明通过引入第二种导电类型的半导体电荷补偿区和第一种导电类型的半导体增强型积累区，可以在得到同样的绝缘栅双极晶体管的阻断电压的情况下，进一步减小绝缘栅双极晶体管在导通时的功耗，并改善器件的关断特性。本发明还公开了一种绝缘栅双极晶体管的制造方法。

Description

一种绝缘栅双极晶体管的结构和制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种绝缘栅双极晶体管的结构；本发明还涉及一种绝缘栅双极晶体管的制造方法。

背景技术

绝缘栅双极晶体管(insulated gate bipolar transistor，IGBT)器件巧妙地实现了金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)和双极结型晶体管(BipolarJunction Transistor，BJT)的优化组合，同时具有低能耗、高压、大电流、高效率的特点。目前IGBT器件业已成为一种不可替代的电力电子器件，广泛地应用于工业、交通、能源等领域，例如空调的变频部分，太阳能光电转化组件，汽车电子中需要的点火装置，高压高能电流传输设备等等。从IGBT器件的技术发展历程看，其历经了外延硅片穿通型(punch through，PT)、薄片工艺以及区熔硅非穿通型(Non punch through，NPT)、场截止型(field-stop，FS)等技术演进，器件结构也从平面型演变为沟槽型。沟槽栅IGBT器件(参见图1)，由于其在导通时沟槽中的多晶栅对沟槽周围的电子施加了一个正的偏压，沟槽周围的电子形成一个积累区，从而使该区域的载流子浓度增高，减低了IGBT的导通电阻。

IGBT器件一般由电荷流动区和终端区构成，电荷流动区中由很多重复的元胞组成(如图1中点线方框中的部分就是一个元胞)。

图1是场截止型沟槽栅IGBT的一个基本结构例(一个由N型MOSFET和一个PNP双极型晶体管混合的IGBT，这样对应于权利要求书中的内容，权利要求书中所述第一种导电类型在这里是N型，权利要求书中所述第二导电类型在这里为P型)，其元胞结构中包括：N型漂移区1-2，沟槽3，栅氧化膜4，多晶硅栅5，P型阱2-1，P+(高浓度P)注入区2-2，N+(高浓度N)发射区6(MOSFET的源区)，介质膜7，接触孔8，正面金属9，N型场截止层1-1，P+(高浓度P)集电区2-3，背面金属10.P+注入区2-2与N+发射区6通过金属电极进行短接，抑制NPNP晶闸管不能工作，从而保证IGBT的正常工作。

连接P+注入区2-2与N+发射区6的金属电极为发射极，与P+集电区2-3相连的背面金属电极10为集电极。

图2是图1中沿AA’方向的在不同区域中的杂质离子分布图，图中X轴表示沿AA’方向的各个区域，Y轴表示对应区域的杂质浓度。图中P，N表示对应区域的半导体类型。

图3是图1中沿BB’方向的在不同区域中的杂质离子分布图，图中X轴表示沿BB’方向的各个区域，Y轴表示对应区域的杂质浓度。图中P，N表示对应区域的半导体类型。

在该器件结构中，在导通状态下，N漂移区工作在大注入条件，少数载流子空穴的浓度远大于漂移区本身的掺杂浓度，为了保持电中性，该区域中电子浓度等于空穴浓度。因此在图1中沟槽栅下面的区域A1，由于栅极对沟槽周围的N型漂移区施加正偏压，沟槽周围的载流子浓度较高，因此从场截止层与漂移区的结处到沟槽周围的整个漂移区区域中，载流子的整体浓度较高。

但对于沟槽栅之下以外的区域，如图1中P型阱以下的区域A2，由于在导通状态下P型阱-N漂移区的结处于反向偏置状态，在该结处的载流子浓度为零，这一边界条件使得区域A2中，载流子浓度从场截止层与漂移区的结(J1)处到P型阱-N漂移区的结(J2)处很快下降(图10-1所示，漂移区中载流子浓度分布如图中1-2区域的倾斜点线所示)，从而使该区域的导通电阻升高，增加了器件的导通功耗。

为了改善这一特性，H.Takahashi等人提出了一种电荷存储型沟槽栅(Carrier Stored Trench-Gate bipolar transistor，CSTBT)，通过在P型阱与N型漂移区之间加入一层掺杂浓度高于N型漂移区中掺杂浓度的N型层(如图4所示，在图1基础上增加了高浓度N型层1-3，沿AA’，BB’方向的杂质浓度分布见图5和图6所示)。在导通状态下，在1-3层的区域形成一个较高的电场强度，使得空穴在靠近N型漂移区1-2的高浓度N型层1-3的附近积累，提高了该区域的载流子浓度，从而提高区域A2中的载流子浓度(如图10-2，漂移区中载流子浓度分布如图中1-2区域的倾斜点线所示)，降低器件的导通电阻。

但这一器件结构有下面的问题，一是随着N型层1-3的掺杂浓度的提高，器件的阻断电压会下降，因此对该层的杂质浓度的提高有一定的限制，另一方面，由于P型阱(P型阱的中间部分可能有比沟槽附件的P型杂质浓度更高的P型杂质浓度)与N型漂移区之间存在较高浓度的N型层1-3，在IGBT从导通到关断的过程中，导通时在N型漂移区中累积的空穴不能很快的通过P型区到接触孔，影响了器件的关断性能。

发明内容

本发明所要解决的技术问题是提供一种IGBT的元胞结构，在得到同样的绝缘栅双极晶体管的阻断电压的情况下，进一步减小绝缘栅双极晶体管在导通时的功耗，并改善器件的关断特性。为此，本发明还公开了一种绝缘栅双极晶体管的制造方法。

为解决上述问题，本发明的IGBT器件的元胞结构中，至少包含发射区，集电区，沟槽，沟槽栅氧化膜，多晶硅栅，第一种导电类型的半导体漂移区，第二种导电类型的半导体阱区，置于所述第一种导电类型的半导体漂移区和所述第二种导电类型的半导体阱区之间的第一种导电类型的半导体增强型积累区，相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区。

所述第一种导电类型的半导体增强型积累区的第一种类型的杂质掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的第一种导电类型的杂质掺杂浓度的2倍；

所述第二种导电类型的半导体电荷补偿区中的杂质掺杂浓度的设定，保证该所述电荷补偿区的第二种导电类型的杂质掺杂总量与周围的所述增强型积累区的第一种导电类型的杂质掺杂总量的差异小于等于所述电荷补偿区的第二种导电类型的杂质掺杂总量的15％，也小于等于周围的所述增强型积累区的第一种导电类型的杂质掺杂总量的15％。

通过这一高掺杂浓度的第一种导电类型的增强型积累区的形成，使器件在导通状态下，所述增强型积累区下面区域的所述第一种导电类型的半导体漂移区中载流子浓度提高，从而降低器件的导通电阻；同时，通过采用高掺杂浓度的第一种导电类型的增强型积累区，使得IGBT器件中MOSFET的积累区(图7中1-3’，AcAREA)电阻减小，同样帮助减小IGBT器件的导通电阻。

通过在相邻的所述第一种导电类型的半导体增强型积累区之间形成第二种导电类型的半导体电荷补偿区(图7中2-4，CbAREA)，使得器件工作在阻断状态时，该第二种类型的电荷补偿区和周围的第一种导电类型的半导体增强型积累区处于反向偏置状态，将产生一个横向电场，实现PN结的横向耗尽，从而减小高掺杂浓度的第一种导电类型的半导体增强型积累区对第二种导电类型的阱区和该增强型累积区的结处的纵向电场强度的影响，同时使得该增强型积累区的电场强度与位置的关系是一个梯形，保证了器件的阻断电压不因为采用高掺杂浓度的第一种导电类型的增强型积累区而降低。进一步的，通过控制所述第二种导电类型的半导体电荷补偿区中杂质掺杂量和周围的第一种导电类型的半导体增强型积累区的杂质掺杂量的差异，可以在采用更高的第一种导电类型的半导体增强型积累区的杂质浓度的情况下，仍保持器件的阻断电压。

通过在相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区，使得器件在导通状态到关断状态的切换过程中，在导通状态下在第一种导电类型的半导体漂移区中累积的第二种导电类型的载流子能够通过该第二种导电类型的半导体电荷补偿区到达发射极的接触点(金属与硅的欧姆接触处)，减小器件的关断能耗，改善器件的关断特性。

进一步的改进是，所述第一种导电类型的半导体增强型积累区的第一种导电类型的杂质掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的第一种导电类型的杂质掺杂浓度的5倍，这样进一步提高了导通状态下第一种导电类型的半导体漂移区中的载流子浓度和MOSFET的积累区的电阻，减低了器件的导通电阻；

进一步的改进是，所述第二种导电类型的半导体电荷补偿区可以透过所述第一种导电类型的半导体增强型积累区的区域，与所述第一种导电类型的半导体漂移区直接接触；这样使得器件在导通状态到关断状态的切换过程中，在导通状态下在第一种导电类型的半导体漂移区中累积的第二种导电类型的载流子能够更易于通过该第二种导电类型的半导体电荷补偿区到达发射极的接触点(金属与硅的欧姆接触处)，进一步减小器件的关断能耗，改善器件的关断特性。

进一步的改进是，所述第二种导电类型的半导体电荷补偿区置于第一种导电类型的半导体增强型积累区的区域之中，不与所述第一种类型半导体的漂移区直接接触，更大程度的增加了导通状态下该电荷补偿区下面的漂移区中的载流子浓度，同时起到改善关断性能的作用，更好的取得导通损耗和开关损耗的平衡，提高了器件设计的灵活性。

本发明提供的第一种绝缘栅双极晶体管的制造方法，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底的正面淀积一层作为第一种导电类型的半导体增强型积累区的外延层；继续淀积第一种导电类型的外延层到需要的厚度；

步骤二、在步骤一形成的具有第一种导电类型的外延层的硅片上，通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤三、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤四、通过光刻和离子注入形成第一种导电类型的发射区，并通过光刻和离子注入形成第二种导电类型的半导体电荷补偿区；

步骤五、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成第二种导电类型的半导体注入区；之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活

步骤七、在硅片背面淀积金属层，形成集电区电极

通过上面的制造工艺，完成本发明的器件元胞的制造。

进一步的改进是，第一种制造方法中步骤四中的第二种导电类型的电荷补偿区的注入至少包含一次能量高于1MeV的高能注入；通过采用高能注入而达到需要的注入深度，减小达到需要杂质分布所需的热扩散过程，从而减小第二种导电类型的电荷补偿区的制造过程对阱区特别是靠近MOSFET沟道附近的阱区杂质浓度的影响(直接影响阈值电压)，扩大了工艺窗口，提高了器件的一致性。

本发明提供的第二种绝缘栅双极晶体管的制造方法，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底上通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤二、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤三、通过光刻和离子注入形成第一种导电类型的发射区，并通过光刻和离子注入形成第二种导电类型的半导体电荷补偿区；再通过光刻和离子注入形成第一种导电类型的半导体增强型积累区；

步骤四、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成一个第二种导电类型的半导体注入区，之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤五、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活

步骤六、在硅片背面淀积金属层，形成集电区电极

进一步的改进是，第二种制造方法的步骤三中的第二种导电类型的电荷补偿区的注入至少包含一次能量高于1MeV的高能注入；通过采用高能注入而达到需要的注入深度，减小达到需要杂质分布所需的热扩散过程，从而减小第二种导电类型的电荷补偿区的制造过程对阱区特别是靠近MOSFET沟道附近的阱区杂质浓度的影响(直接影响阈值电压)，扩大了工艺窗口，提高了器件的一致性。

进一步的改进是，第二种制造方法的步骤三中的第一种导电类型的增强型积累区的离子采用能量高于1MeV的高能注入。这样，通过高能注入将第一种类型的增强型积累区的离子注入到需要区域的附近，减小了形成第一种类型的增强型积累区的工艺对器件的第二种导电类型的阱区中杂质浓度的影响，从而减少了对沟道附近杂质离子分布的影响，扩大了工艺窗口，提高了器件的一致性。

本发明提供的第三种绝缘栅双极晶体管的制造方法，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底的正面淀积一层作为第一种导电类型的半导体增强型积累区的外延层；继续淀积第一种导电类型的外延层到需要的厚度；

步骤二、在步骤一形成的具有第一种类型的外延层的硅片上，通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤三、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤四、通过光刻和离子注入形成第一种导电类型的发射区；

步骤五、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成第二种导电类型的半导体电荷补偿区，通过离子注入形成一个第二种导电类型的半导体注入区，之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活

步骤七、在硅片背面淀积金属层，形成集电区电极

通过接触孔，利用自对准工艺形成第二种导电类型的半导体电荷补偿区，简化了工艺，节约了成本。同时，便于调整第二种导电类型的阱区中心的第二种导电类型的杂质离子的浓度，改善器件的抗电流冲击能力。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明，通过阅读以下附图对非限制实施例所做的详细描述，使本发明及其特征，外形和优点变得更加明显。在全部附图中相同的标示表示相同的部分。附图并未按照比例绘制，重点在于表示出本发明的主旨：

图1是一种现有常规的场截止型IGBT的结构示意图；

图2是图1中沿AA’的杂质种类和浓度分布示意图；

图3是图1中沿BB’的杂质种类和浓度分布示意图；

图4是一种现有电荷累积型的场截止型IGBT的结构示意图；

图5是图4中沿AA’的杂质种类和浓度分布示意图；

图6是图4中沿BB’的杂质种类和浓度分布示意图；

图7是本发明实施例一的一种IGBT的结构示意图；

图8是图7中沿AA’的杂质种类和浓度分布示意图；

图9是图7中沿BB’的杂质种类和浓度分布示意图；

图10-1是图1中器件在导通状态下第二种导电类型的阱区下面的第一种导电类型的漂移区中的载流子浓度分布示意图；

图10-2是图4中器件在导通状态下第二种导电类型的阱区下面的第一种导电类型的漂移区中的载流子浓度分布示意图；

图11是本发明实施例一器件结构(图7)在导通状态下第二种导电类型的阱区下面的第一种导电类型的漂移区中沿从’的载流子浓度分布示意图；

图12是本发明实施例一器件结构(图7)在导通状态下第二种导电类型的阱区下面的第一种导电类型的漂移区中沿BB’的载流子浓度分布示意图；

图13是本发明实施例二的一种IGBT的结构示意图；

图14是图13中沿AA’的杂质种类和浓度分布示意图；

图15是图13中沿BB’的杂质种类和浓度分布示意图；

图16是本发明实施例三的一种IGBT的结构示意图；

图17是本发明实施例四的一种IGBT的结构示意图；

具体实施方式

如图7所示，是本发明实施例一的一种IGBT半导体器件的元胞结构示意图。本发明实施一的IGBT半导体器件是以阻断电压为1200V(IGBT通常使用在电流-电压曲线的第一象限，因此阻断电压是指在栅极和发射极短接，集电极接正向偏压时所能承受的最大电压)、具有N型漂移区1-2，N型截止层1-1，P型集电区2-3为例进行说明，因此N型对应于权利要求书和前面说明部分的第一种导电类型，P型对应于权利要求书和前面说明部分的第二种导电类型。该器件元胞结构中还包含沟槽3，栅氧化膜4，多晶栅5，P型阱2-1，P+(高浓度P)注入区2-2，N+(高浓度N)发射区6(MOSFET的源区)，P+集电区2-3，介质膜7，接触孔8，正面金属9，背面金属10.P+注入区2-2与源区6通过金属电极进行短接，抑制NPNP晶闸管不能工作，从而保证IGBT的正常工作。连接P+注入区2-2与源区6的金属电极为发射极，与沟槽栅相连接的金属电极为栅极(未图示)，与集电区2-3相连的背面金属电极10为集电极。注意这里所述的IGBT的发射极和集电极在IGBT结构内部所起的作用与该称谓有不同，如IGBT的集电极10在IGBT结构内部的双极型晶体管PNP中是起发射极的作用，IGBT的发射极在IGBT结构内部连接双极型晶体管PNP中的P+注入区2-2(将PNP的集电区P型阱2-1引出)，在该PNP双极晶体管中起集电极的作用，IGBT的发射极同时连接了IGBT结构内部在正常情况下不工作的双极型晶体管NPN的N+发射区6。但由于历史原因保持该命名法，在此不再详述。

作为本发明的实施例的特征，在置于N型半导体漂移区1-2和P型阱区2-1之间的加入了N型增强型积累区1-3’，相邻的增强型积累区1-3’之间加入P型电荷补偿区2-4。

一种更具体的实施方案中，各个区域的厚度和杂质浓度做下面的设定：P+集电区的杂质浓度为1×10¹⁹atoms/cm³-5×10¹⁹atoms/cm³，厚度约0.5-1.5微米；N型场截止层1-1的厚度为1-10微米，杂质浓度为5×10¹⁶atoms/cm³-1×10¹⁷atoms/cm³；N型漂移区1-2的厚度为100-120微米，掺杂浓度为～5×10¹³atoms/cm³；N型增强型积累区1-3’的厚度为0.5-2微米，最小宽度大于0.5微米，掺杂浓度为1×10¹⁴atoms/cm³-3×10¹⁴atoms/cm³；P型电荷补偿区2-4中的杂质浓度、宽度、深度的设定由N型增强型积累区1-3’的宽度，厚度和掺杂浓度来设定，目标是保证该所述电荷补偿区2-4的P型杂质总量与周围的增强型积累区1-3’的N型杂质总量的差异小于等于所述电荷补偿区2-4的P型杂质总量的15％，也小于等于周围的增强型积累区1-3’的N型杂质总量的15％。P型阱的杂质浓度为1×10¹⁷atoms/cm³-5×10¹⁷atoms/cm³，垂直深度(从硅表面开始计算)3-4.5微米，N+发射区的表面浓度1×10²⁰atoms/cm³-5×10²⁰atoms/cm³，垂直深度(从硅表面开始计算)0.5-1微米。沟槽的深度6-7微米，宽度1-2微米。

为了进一步说明N型增强型积累区1-3’与P型电荷补偿区2-4的参数的设定，给出示例如下：

第一个例子是沟槽栅之间的间距是6微米，其靠近沟槽侧壁的N型增强型积累区1-3’的厚度为2微米，N型杂质浓度为1×10¹⁴atoms/cm³，宽度为2微米，那么置于两个N型增强型积累区1-3’中间的P型电荷补偿区2-4中的宽度可以设定为2微米，厚度2微米，杂质浓度2×10¹⁴atoms/cm³，达到N型增强型积累区1-3’与P型电荷补偿区2-4的最佳的电荷平衡。考虑到工艺的变化，P型电荷补偿区杂质浓度在1.7×10¹⁴atoms/cm³-2.3×10¹⁴atoms/cm³变化时，也可以得到较好的器件性能。

第二个例子是沟槽栅之间的间距是6微米，其靠近沟槽侧壁的N型增强型积累区1-3’的厚度为2微米，N型杂质浓度为3×10¹⁴atoms/cm³，宽度为2微米，那么置于两个N型增强型积累区1-3’中间的P型电荷补偿区2-4中的宽度可以设定为2微米，厚度2微米，杂质浓度6×10¹⁴atoms/em³，达到N型增强型积累区1-3’与P型电荷补偿区2-4的最佳的电荷平衡。考虑到工艺的变化，P型电荷补偿区杂质浓度在5.1×10¹⁴atoms/cm³-6.9×10¹⁴atoms/cm³变化时，也可以得到较好的器件性能。

这样，通过这一高掺杂浓度的N型增强型积累区的形成，使器件在导通状态下，在所述增强型积累区下面区域的所述第一种导电类型的半导体漂移区中载流子浓度提高(图12所示，漂移区中载流子浓度分布如图中1-2区域的倾斜点线所示)，从而降低器件的导通电阻；同时，通过采用高掺杂浓度的N型增强型积累区，使得IGBT器件中MOSFET的N型积累区(图7中所示的Ac AREA)电阻减小，同样帮助减小了IGBT器件导通电阻。

通过在相邻的所述N型增强型积累区1-3’之间引入P型电荷补偿区2-4，使得器件在工作在阻断状态下，该P型电荷补偿区2-4和周围的N型增强型积累区1-3’处于反向偏置状态，产生一个横向电场，实现PN结的横向耗尽，从而减小对P型阱区2-1和该增强型累积区1-3’的结处的纵向电场强度的影响，同时使得该增强型积累区的电场强度与位置的关系是一个梯形，保证了器件的阻断电压不因为采用高掺杂浓度的N型增强型积累区而降低。进一步的，通过控制所述P型电荷补偿区2-4中掺杂量和周围的N型增强型积累区1-3’的杂质量的差异，可以在采用更高的N型增强型积累区的杂质浓度的情况下，仍保持器件的阻断电压。

通过在相邻的N型半导体增强型积累区1-3’之间加入P型半导体电荷补偿区2-4，使得器件在导通状态到关断状态的切换过程中，在导通状态下在N型半导体漂移区1-2中累积的P型载流子能够通过该P型半导体电荷补偿区2-4，P阱区2-1和P+注入区2-2到达发射极的接触点(金属与硅的欧姆接触处)，减小器件的关断能耗，改善器件的关断特性。改进了电荷积累型IGBT(图3)中由于增加电荷累积层造成的对关断特性的影响。

对实施例一的进一步的改进是，P型的半导体电荷补偿区2-4可以透过所述N型半导体增强型积累区1-3’的区域，P型的半导体电荷补偿区2-4的底部可以与N型半导体增强型积累区1-3’平齐，也可以突出(突出情况未图示)，与所述N型半导体漂移区直接接触；这样使得器件在导通状态到关断状态的切换过程中，在导通状态下在N型半导体漂移区中累积的P型载流子能够更易于通过该P型半导体电荷补偿区2-4到达发射极的接触点(金属与硅的欧姆接触处)，进一步减小器件的关断能耗，改善器件的关断特性。

在上面的说明中，任何一个区域的杂质浓度，指的都是该区域的某种导电类型杂质的净浓度，例如对P型的半导体电荷补偿区2-4，它的形成可以是在N型外延上通过注入P型杂质并扩散得到，那么上述说明中的P型半导体电荷补偿区2-4的杂质浓度就是注入形成的P型杂质减除N型外延中的N型杂质之后的值。在下面的说明中也同样。

实际器件制造中，由于离子注入后的离子分布是一种高斯分布，因此一个区域中的离子分布是有一定变化的。为了对本发明的主旨有更明确的说明，在上面说明中每一个区域的杂质浓度都简化到以一个数据代表。这在下面的说明中也同样。

实施例二：

如图13所示(图14和图15分别是沿AA’和BB’的杂质种类和浓度分布示意图)，与实施例一的不同之处是，所述P型半导体电荷补偿区2-4置于N型的半导体增强型积累区1-3’的区域之中，不与N型半导体的漂移区直接接触，这样可以增加P型半导体电荷补偿区2-4之下的漂移区1-2中的载流子浓度，降低导通电阻，更好的取得导通损耗和开关损耗的平衡，提高了器件设计的灵活性。当在所述P型半导体电荷补偿区2-4的底部与N型的半导体增强型积累区1-3’的底部的距离小于P型杂质的扩散长度的情况下，还是可以起到改善关断性能的作用。

实施例三：

如图16所示，与实施例二不同的是，所述P型半导体电荷补偿区2-4置于N型的半导体增强型积累区1-3’的区域之中，不与P型半导体的阱区2-1直接接触，这样提高器件设计的灵活性。在所述P型半导体电荷补偿区2-4的顶部与P型阱区2-1的底部的距离小于P型杂质的扩散长度的情况下，还是可以起到改善关断性能的作用。

实施例四：

如图17所示，与实施例一的不同之处是，所述P型半导体电荷补偿区2-4在不同区域采用不同的杂质浓度，在与N型的半导体增强型积累区1-3’的靠近的区域之中，选择与N型的半导体增强型积累区电荷平衡的设定，在其上的P型阱区域中，采用比P型阱浓度更高的杂质浓度，这样在不增加制造成本的前提下(使用P型半导体电荷补偿区2-4同样的光罩和光刻工艺)，改善抗寄生的NPNP晶闸管的能力，改善了器件的抗闩锁能力。

本发明提供的第一种绝缘栅双极晶体管的制造方法，包含下面步骤(参考图7)：

步骤一、在具有N型漂移区1-2的硅衬底的正面淀积一层作为N型半导体增强型积累区的外延层1-3’；继续淀积N型外延层到需要的厚度。

硅衬底可以是区熔硅硅片，也可以是直拉单晶硅片。

1-3’中的N型外延层的杂质浓度没有很严格的要求，主要是厚度和缺陷要满足器件的要求。

步骤二、在步骤一的N型外延层的硅片上，通过光刻和刻蚀形成沟槽3，再淀积栅氧化膜4和多晶硅栅5，形成沟槽栅；

沟槽深度6-7微米，宽度1-2微米，栅氧化膜800-1200埃，多晶硅是高掺杂的N型多晶硅，一般淀积温度在580-620摄氏度。

步骤三、通过离子注入和退火形成P型阱区2-1；

步骤四、通过光刻和离子注入形成N型源区6，并通过光刻和离子注入形成P型半导体电荷补偿区2-4；

N型源区6的注入离子通常是砷或磷，或它们的组合。

P型半导体电荷补偿区2-4的注入通常是注入硼。

步骤五、在硅片正面淀积介质膜7，通过光刻刻蚀形成接触孔8，通过离子注入形成P型半导体注入区2-2；之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行N型杂质离子的注入以形成N型截止层1-1，再在背面进行P型杂质离子的注入，以形成P+集电区2-3；之后通过热过程将背面注入的离子进行激活.

所述N型杂质注入可以是磷，也可以是氢。

所述热过程可以是通过炉管工艺实现，也可以是通过激光退火实现，或者它们的组合实现。

步骤七、在硅片背面淀积金属层，形成集电区电极

进一步的改进是，第一种制造方法中步骤四中的P型的电荷补偿区的注入至少包含一次能量高于1MeV的高能注入；例如1.5-3MeV的高能硼注入，使得注入杂质的最高浓度分布在离硅片正面表面4-5微米处，减小对P型阱2-1中的离子浓度的影响，特别是不会影响到靠近沟槽附近的P型杂质的浓度，以免对器件的阈值电压造成影响，扩大了工艺窗口，提高了器件的一致性。

本发明提供的第二种绝缘栅双极晶体管的制造方法，包含下面步骤：

步骤一、在具有N型漂移区1-2的硅衬底上通过光刻和刻蚀形成沟槽3，再淀积栅氧化膜4和多晶硅栅5，形成沟槽栅；

步骤二、通过离子注入和退火形成P型半导体阱区2-1；

步骤三、通过光刻和离子注入形成N型的源区6，并通过光刻和离子注入形成P型半导体的电荷补偿区2-4；再通过光刻和离子注入形成N型的半导体增强型积累区1-3’；

步骤四、在硅片正面淀积介质膜7，通过光刻刻蚀形成接触孔8，通过离子注入形成一个P型半导体注入区2-2，之后淀积金属9，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤五、对硅片进行背面减薄，并在减薄后的背面进行N型的杂质离子的注入，再在背面进行P型杂质离子的注入；之后通过热过程将背面注入的离子进行激活

步骤六、在硅片背面淀积金属层，形成集电区电极

上述制造步骤中的参数基本可以参考第一种制造方法中的设定，它的进一步的改进是，第二种制造方法增强型积累区1-3’不是通过外延形成，二是通过步骤三中的N型增离子注入实现，采用能量高于3-5MeV(大于1MeV)的高能磷注入，将N型增强型积累区的离子注入到需要区域的附近，减小了形成N型的增强型积累区的工艺对器件的P型阱区中杂质浓度的影响，从而减少了对沟道附近杂质离子分布的影响，扩大了工艺窗口，提高了器件的一致性。

同于第一种制造方法中的改善，第二种制造方法的步骤三中的P型的电荷补偿区的注入至少包含一次能量高于1MeV的高能硼注入，例如1.5-3MeV的高能硼注入，使得注入杂质的最高浓度分布在离硅片正面表面4-5微米处，减小对P型阱2-1中的离子浓度的影响，特别是不会影响到靠近沟槽附近的P型杂质的浓度，以免对器件的阈值电压造成影响。

本发明提供的第三种绝缘栅双极晶体管的制造方法，包含下面步骤：

步骤一、在具有N型漂移区1-2的硅衬底的正面淀积一层作为N型半导体增强型积累区1-3’的外延层；继续淀积第一种导电类型的外延层到需要的厚度；

步骤二、在步骤一形成的具有第一种类型的外延层的硅片上，通过光刻和刻蚀形成沟槽3，再淀积栅氧化膜4和多晶硅栅5，形成沟槽栅；

步骤三、通过离子注入和退火形成P型半导体阱区2-1；

步骤四、通过光刻和离子注入形成N型的源区6；

步骤五、在硅片正面淀积介质膜7，通过光刻刻蚀形成接触孔8，通过离子注入形成P型半导体电荷补偿区2-4，通过离子注入形成P型半导体注入区2-2，之后淀积金属9，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行N型的杂质离子的注入，再在背面进行P型杂质离子的注入；之后通过热过程将背面注入的离子进行激活

步骤七、在硅片背面淀积金属层，形成集电区电极

第三种制造方法中的参数基本可以参考第一种制造方法中的设定，它的进一步的改进是，P型半导体电荷补偿区2-4的形成是在接触孔形成后进行的，通过接触孔，利用自对准工艺形成第二种导电类型的半导体电荷补偿区，简化了工艺，节约了成本。同时，便于调整第二种导电类型的阱区中心的第二种导电类型的杂质离子的浓度，改善器件的抗电流冲击能力。

本发明上述说明中，如果将N变化成P，P变化成N，就成为了P型MOSFET和双极型晶体管NPN形成的IGBT器件，是完全对称的(这时第一种导电类型是P型，第二种导电类型是N型)。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种绝缘栅双极晶体管的元胞结构，其特征是：所述元胞结构中至少包含发射区，集电区，沟槽，沟槽栅氧化膜，多晶硅栅，第一种导电类型的半导体漂移区，第二种导电类型的半导体阱区，置于所述第一种导电类型的半导体漂移区和所述第二种导电类型的半导体阱区之间的第一种导电类型的半导体增强型积累区，相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区。

所述第一种导电类型的半导体增强型积累区的第一种导电类型的杂质掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的第一种导电类型的杂质掺杂浓度的2倍；

所述第二种导电类型的半导体电荷补偿区中的杂质掺杂浓度的设定，保证该所述电荷补偿区的第二种导电类型的杂质掺杂总量与周围的所述增强型积累区的第一种导电类型的杂质掺杂总量的差异小于等于所述电荷补偿区的第二种导电类型的杂质掺杂总量的15％，也小于等于周围的所述增强型积累区的第一种导电类型的杂质掺杂总量的15％。

2.如权利要求1所述的绝缘栅双极晶体管的元胞结构，其特征在于：所述第一种导电类型的半导体增强型积累区的第一种导电类型的杂质掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的第一种导电类型的杂质掺杂浓度的5倍。

3.如权利要求1所述的绝缘栅双极晶体管的元胞结构，其特征在于：所述第二种导电类型的半导体电荷补偿区可以透过所述第一种导电类型的半导体增强型积累区的区域，与所述第一种导电类型的半导体漂移区直 接接触。

4.如权利要求1所述的绝缘栅双极晶体管的元胞结构，其特征在于：所述第二种导电类型的半导体电荷补偿区置于第一种导电类型的半导体增强型积累区的区域之中，不与所述第一种类型半导体的漂移区直接接触。

5.一种绝缘栅双极晶体管的制造方法，其特征在于，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底的正面淀积一层作为第一种导电类型的半导体增强型积累区的外延层；继续淀积第一种导电类型的外延层到需要的厚度；

步骤二、在步骤一形成的具有第一种导电类型的外延层的硅片上，通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤三、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤四、通过光刻和离子注入形成第一种导电类型的发射区，并通过光刻和离子注入形成第二种导电类型的半导体电荷补偿区；

步骤五、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成第二种导电类型的半导体注入区；之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活；

步骤七、在硅片背面淀积金属层，形成集电区电极。

6.如权利要求5所述的绝缘栅双极晶体管的制造方法中，其特征在于：步骤四中的第二种类型的电荷补偿区的注入至少包含一次能量高于1MeV的高能注入。

7.一种绝缘栅双极晶体管的元胞结构的制造方法，其特征在于，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底上通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤二、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤三、通过光刻和离子注入形成第一种导电类型的发射区，并通过光刻和离子注入形成第二种导电类型的半导体电荷补偿区；再通过光刻和离子注入形成第一种导电类型的半导体增强型积累区；

步骤四、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成一个第二种导电类型的半导体注入区，之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤五、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活；

步骤六、在硅片背面淀积金属层，形成集电区电极。

8.如权利要求7所述的绝缘栅双极晶体管的制造方法中，其特征在于：步骤三中的第二种类型的电荷补偿区的注入至少包含一次能量高于1MeV的离子注入。

9.如权利要求7所述的绝缘栅双极晶体管的制造方法中，其特征在于：步骤三中的第一种类型的增强型积累区的离子注入包含注入能量高于1MeV的离子注入。

10.一种绝缘栅双极晶体管的元胞结构的制造方法，其特征在于，包含下面步骤：

步骤一、在具有第一种导电类型的半导体漂移区的硅衬底的正面淀积一层作为第一种导电类型的半导体增强型积累区的外延层；继续淀积第一种导电类型的外延层到需要的厚度；

步骤二、在步骤一形成的具有第一种类型的外延层的硅片上，通过光刻和刻蚀形成沟槽，再淀积栅氧化膜和多晶硅，形成沟槽栅；

步骤三、通过离子注入和退火形成第二种导电类型的半导体阱区；

步骤四、通过光刻和离子注入形成第一种导电类型的发射区；

步骤五、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔，通过离子注入形成第二种导电类型的半导体电荷补偿区，通过离子注入形成一个第二种导电类型的半导体注入区，之后淀积金属，再通过光刻刻蚀在硅片正面形成栅电极和发射极电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；

步骤六、对硅片进行背面减薄，并在减薄后的背面进行第一种导电类型的杂质离子的注入，再在背面进行第二种导电类型的杂质离子的注入；之后通过热过程将背面注入的离子进行激活；

步骤七、在硅片背面淀积金属层，形成集电区电极。