CN107911114B - 一种恒定环路带宽的宽带锁相环 - Google Patents

一种恒定环路带宽的宽带锁相环 Download PDF

Info

Publication number
CN107911114B
CN107911114B CN201711126350.2A CN201711126350A CN107911114B CN 107911114 B CN107911114 B CN 107911114B CN 201711126350 A CN201711126350 A CN 201711126350A CN 107911114 B CN107911114 B CN 107911114B
Authority
CN
China
Prior art keywords
voltage
controlled oscillator
frequency
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711126350.2A
Other languages
English (en)
Other versions
CN107911114A (zh
Inventor
张吉利
李宇
杨家琪
闫旭
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201711126350.2A priority Critical patent/CN107911114B/zh
Publication of CN107911114A publication Critical patent/CN107911114A/zh
Application granted granted Critical
Publication of CN107911114B publication Critical patent/CN107911114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种恒定环路带宽的宽带锁相环，包括电荷泵锁相环(1)和全数字自动校准电路(2)。电荷泵锁相环(1)包括鉴频鉴相器(3)、可编程电荷泵(4)、环路滤波器(5)、压控振荡器(6)、反馈分频器(7)、第一开关(8)和第二开关(9)。全数字自动校准电路(2)包括频率检测器(10)、时序控制单元(11)、锁相环环路带宽校准电路(12)、压控振荡器频率校准电路(13)和压控振荡器控制电压产生电路(14)。本发明通过使用多相位检测的方式可以快速测量压控振荡器的频率并用于压控振荡器的频率校准和锁相环环路带宽的校准，全数字自动校准电路可以有效的保证锁相环在宽频率范围内环路带宽的稳定，并有效的克服工艺、电压、温度等因素的影响。

Description

一种恒定环路带宽的宽带锁相环
技术领域
本发明涉及锁相环技术领域，具体涉及一种恒定环路带宽的宽带锁相环。
背景技术
锁相环技术被广泛的应用在集成电路中作为数字电路中的时钟源或收发机***中的本振信号。对于不同的应用，如微处理器、数据转换器、芯片接口等，对锁相环电路提出不同的要求，如工作频率。针对不同的应用定制化设计每一个锁相环显然是耗时耗财的，因此设计宽带的锁相环电路是很有必要的。
在压控振荡器(VCO)设计时通常会使用粗调和细调结合的方式实现宽频带输出，如图1所示，同时获得较低的VCO增益以降低其对噪声的敏感度。一个传统的电荷泵锁相环如图2所示，其开环增益可以表示为：
Figure BDA0001468425600000011
其中ICP是电荷泵的增益，LF(s)是环路滤波器的阻抗，KVCO是VCO的增益，N是锁相环的倍频系数。闭环的带宽与ICP、KVCO和N成比例，表示为：
Figure BDA0001468425600000012
从公式(2)可以看出，锁相环设计中的电路参数影响着环路带宽的大小。对于单一频率而言，可以通过调整这些参数获得想要的环路带宽来保证***稳定性和抖动等性能。然后，宽输出频率范围锁相环的设计比较困难，主要是因为VCO的增益随着工作频率，工艺，电压和温度等参数变化。环路带宽的变化直接影响着锁相环的性能，如锁定时间、相位噪声等。
本发明提出了一种恒定环路带宽的宽带锁相环。频率检测器测量VCO的工作频率，用于压控振荡器频率校准和锁相环环路带宽校准。通过使用压控振荡器频率校准电路和结合了粗调和细调方式的压控振荡器，锁相环在获得宽输出频率范围的同时，可以将压控振荡器的输入调谐电压限定在一定的范围，减小压控振荡器在单根调谐曲线上的增益变化。锁相环环路带宽校准电路在片检测压控振荡器工作的调谐曲线的增益大小，并相应调整可编程电荷泵的输出电路大小，保证锁相环环路带宽恒定。
发明内容
为了解决宽输出范围电荷泵锁相环中，由于工作频率、工艺、电压和温度(PVT)的影响导致的环路带宽变化，本发明提供了一种恒定环路带宽的宽带锁相环。它具有校准电路由数字电路实现、校准速度快、校准精度高、抗PVT影响等特点。
本发明采用的技术方案为：一种恒定环路带宽的宽带锁相环，包括电荷泵锁相环和全数字自动校准电路；电荷泵锁相环负责产生频率输出信号；全数字自动校准电路负责校准电荷泵锁相环的环路带宽，保证其在宽频率范围内都能正常工作。电荷泵锁相环由鉴频鉴相器、可编程电荷泵、环路滤波器、压控振荡器、反馈分频器、第一开关和第二开关。其中，第一开关负责实现锁相环环路的开环和闭环状态，并与第二开关共同决定压控振荡器控制电压的来源；第一开关和第二开关工作状态相反，即第一开关闭合时第二开关断开，反之亦然；压控振荡器采用粗调和细调相结合的方式，产生多根调谐曲线覆盖目标频率段，并具有较小的增益。全数字自动校准电路包括频率检测器、时序控制单元、锁相环环路带宽校准电路、压控振荡器频率校准电路和压控振荡器控制电压产生电路。频率检测器通过对压控振荡器的多路输出信号及其反向信号的边沿变化的计数，测量压控振荡器的频率值Ncnt。压控振荡器频率校准电路利用频率检测器的输出Ncnt选择压控振荡器的工作频带。通过使用压控振荡器频率校准电路和结合了粗调和细调方式的压控振荡器，电荷泵锁相环在获得宽输出频率范围的同时，可以将压控振荡器的输入调谐电压限定在一定的范围，减小压控振荡器在单根调谐曲线上的增益变化。在压控振荡器频率校准电路工作完成之后，锁相环环路带宽校准电路利用频率检测器的输出Ncnt在片检测压控振荡器工作的调谐曲线的增益大小，并相应调整可编程电荷泵的输出电路大小，保证电荷泵锁相环在宽工作频率范围内环路带宽恒定。时序控制单元产生频率检测器、锁相环环路校准、压控振荡器校准电路、第一开关和第二开关所需的时序。压控振荡器控制电压产生电路产生在压控振荡器频率校准电路工作中需要的电压VDD/2和在锁相环环路带宽校准电路工作中需要的电压VH和VL。在全数字自动校准电路工作过程中，第一开关断开，第二开关闭合，此时电荷泵锁相环处于开环状态，第二开关将压控振荡器控制电压产生电路产生的控制电压连接到压控振荡器的电压控制端。在全数字自动校准电路完成校准之后，第一开关闭合，第二开关断开，此时电荷泵锁相环处于闭环状态，第一开关将环路滤波器产生的控制电压连接到压控振荡器的电压控制端。
本发明的原理在于：
在锁相环闭环工作前，第二开关将压控振荡器控制电压产生电路产生的电压连接到压控振荡器的控制电压端。频率检测器检测压控振荡器的多路输出信号及其反向信号的边沿变化，其工作时序如图3所示。以频率检测时间k·TREF为例，频率检测器检测到的总的边沿变化为Ncnt。换句话说，频率检测时间等于Ncnt倍的压控振荡器基本单元的延时Tunit。可以表示为：
(Ncnt-1)·Tunit＜k·TREF≤Ncnt·Tunit (4)
或
Ncnt·Tunit≤k·TREF＜(Ncnt+1)·Tunit (5)
其中TREF是参考时钟的周期。公式(4)(5)中的不等号是由参考信号和VCO输出信号二者之间起始边沿的不相关性导致的。检测到的VCO频率可以表示为：
Figure BDA0001468425600000031
或
Figure BDA0001468425600000032
其中fVCO＝1/(2M·Tunit)。
全数字校准电路中的压控振荡器频率校准电路利用频率检测器得到的频率值查找中心频率离目标频率最近的子频带为压控振荡器的工作频带。在选择完压控振荡器工作的最优子频带之后，压控振荡器控制电压产生电路产生电压VH和VL，分别在这两种控制电压下频率检测电路得到压控振荡器的工作频率fH和fL。全数字校准电路中的锁相环环路带宽校准电路计算压控振荡器的增益：
Figure BDA0001468425600000033
在获得准确的压控振荡器增益之后，锁相环环路带宽校准电路重新调整可编程电荷泵的增益，以补偿由于压控振荡器增益变化和分频比变化导致的环路带宽的变化，即调整ICP保证公式(1)、(2)的值不变化。
本发明与现有技术相比的优点和积极效果为：
1、本发明在实现宽频率输出范围锁相环的同时，保证了锁相环的环路带宽保持不变；
2、本发明使用的频率检测电路可以快速测量压控振荡器的工作频率，可以适用于电感电容型压控振荡器和环形振荡器；
3、本发明的全数字自动校准电路具有校准精度高、误差小等特点；
4、本发明的锁相环可以提供高性能的输出信号，并且在整个工作频率内保持环路稳定。
附图说明
图1使用粗调和细调结合的方式实现的压控振荡器的调谐曲线示意图及其增益；
图2是基本锁相环频率综合器的示意图；
图3是本发明提出的频率检测器工作时序图；
图4是本发明提出的恒定环路带宽的宽带锁相环结构框图。
图中附图标记含义为：1为电荷泵锁相环，2为全数字自动校准电路，3为鉴频鉴相器，4为可编程电荷泵，5为环路滤波器，6为压控振荡器，7为反馈分频器，8为第一开关，9为第二开关，10为频率检测器，11为时序控制单元，12为锁相环环路带宽校准电路，13为压控振荡器频率校准电路，14为压控振荡器控制电压产生电路。
具体实施方式
以下参照附图详细描述本发明的具体实施方式。
如图4所示，一种恒定环路带宽的宽带锁相环，包括电荷泵锁相环1和全数字自动校准电路2，电荷泵锁相环1负责产生频率输出信号；全数字自动校准电路2负责校准电荷泵锁相环1的环路带宽，保证其在宽频率范围内都能正常工作。电荷泵锁相环1包括鉴频鉴相器3、可编程电荷泵4、环路滤波器5、压控振荡器6、反馈分频器7、第一开关8和第二开关9，实现频率输出。其中，第一开关8负责实现锁相环环路的开环和闭环状态，并与第二开关9共同决定压控振荡器6控制电压的来源；第一开关8和第二开关9工作状态相反，即第一开关8闭合时第二开关9断开，反之亦然；压控振荡器采用粗调和细调相结合的方式，产生多根调谐曲线覆盖目标频率段，并具有较小的增益。全数字自动校准电路2包括频率检测器10、时序控制单元11、锁相环环路带宽校准电路12、压控振荡器频率校准电路13和压控振荡器控制电压产生电路14。频率检测器10通过对压控振荡器的多路输出信号及其反向信号的边沿变化的计数，测量输出检测到的压控振荡器6的频率值Ncnt。压控振荡器频率校准电路13利用频率检测器10的输出Ncnt选择压控振荡器6的工作频带。通过使用压控振荡器频率校准电路13和结合了粗调和细调方式的压控振荡器6，电荷泵锁相环1在获得宽输出频率范围的同时，可以将压控振荡器的输入调谐电压限定在一定的范围，减小压控振荡器在单根调谐曲线上的增益变化。在压控振荡器频率校准电路13工作完成之后，锁相环环路带宽校准电路12利用频率检测器10的输出Ncnt在片检测压控振荡器工作的调谐曲线的增益大小，并相应调整可编程电荷泵的输出电路大小，保证电荷泵锁相环1在宽工作频率范围内环路带宽恒定。时序控制单元11产生频率检测器10、锁相环环路校准12、压控振荡器校准电路13、第一开关8和第二开关9所需的时序。压控振荡器控制电压产生电路14产生在压控振荡器频率校准电路13工作中需要的电压VDD/2和在锁相环环路带宽校准电路12工作中需要的电压VH和VL。在全数字自动校准电路2工作过程中，第一开关8断开，第二开关9闭合，此时电荷泵锁相环1处于开环状态，第二开关9将压控振荡器控制电压产生电路14产生的控制电压连接到压控振荡器6的电压控制端。在全数字自动校准电路2完成校准之后，第一开关8闭合，第二开关9断开，此时电荷泵锁相环1处于闭环状态，第一开关8将环路滤波器5产生的控制电压连接到压控振荡器6的电压控制端。
图4是本发明提出的具体实现电路的一个实例，电荷泵锁相环负责产生频率输出信号；全数字自动校准电路负责校准电荷泵锁相环的环路带宽，保证其在宽频率范围内都能正常工作。
本发明未详细公开的部分属于本领域的公知技术。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种恒定环路带宽的宽带锁相环，其特征在于：包括电荷泵锁相环(1)和全数字自动校准电路(2)；电荷泵锁相环(1)用于产生频率输出信号；全数字自动校准电路(2)负责校准电荷泵锁相环(1)的环路带宽，保证其在宽输出频率范围内都能正常工作；电荷泵锁相环(1)包括鉴频鉴相器(3)、可编程电荷泵(4)、环路滤波器(5)、压控振荡器(6)、反馈分频器(7)、第一开关(8)和第二开关(9)，其中，第一开关(8)负责实现锁相环环路的开环和闭环状态，并与第二开关(9)共同决定压控振荡器(6)控制电压的来源；第一开关(8)和第二开关(9)工作状态相反，即第一开关(8)闭合时第二开关(9)断开，反之亦然；压控振荡器采用粗调和细调相结合的方式，产生多根调谐曲线覆盖目标频率段，并具有较小的增益；全数字自动校准电路(2)包括频率检测器(10)、时序控制单元(11)、锁相环环路带宽校准电路(12)、压控振荡器频率校准电路(13)和压控振荡器控制电压产生电路(14)，频率检测器(10)通过对压控振荡器的多路输出信号及其反向信号的边沿变化的计数，测量压控振荡器(6)的频率值Ncnt，压控振荡器频率校准电路(13)利用频率检测器(10)的输出Ncnt选择压控振荡器(6)的工作频带，通过使用压控振荡器频率校准电路(13)和结合了粗调和细调方式的压控振荡器(6)，电荷泵锁相环(1)在获得宽输出频率范围的同时，可以将压控振荡器的输入调谐电压限定在一定的范围，减小压控振荡器在单根调谐曲线上的增益变化，在压控振荡器频率校准电路(12)工作完成之后，锁相环环路带宽校准电路(12)利用频率检测器(10)的输出Ncnt在片检测压控振荡器工作的调谐曲线的增益大小，并相应调整可编程电荷泵的输出电路大小，保证电荷泵锁相环(1)在宽工作频率范围内环路带宽恒定，时序控制单元(11)产生频率检测器(10)、锁相环环路校准(12)、压控振荡器校准电路(13)、第一开关(8)和第二开关(9)所需的时序，压控振荡器控制电压产生电路(14)产生在压控振荡器频率校准电路(12)工作中需要的电压VDD/2和在锁相环环路带宽校准电路(12)工作中需要的电压VH和VL，在全数字自动校准电路(2)工作过程中，第一开关(8)断开，第二开关(9)闭合，此时电荷泵锁相环(1)处于开环状态，第二开关(9)将压控振荡器控制电压产生电路(14)产生的控制电压连接到压控振荡器(6)的电压控制端，在全数字自动校准电路(2)完成校准之后，第一开关(8)闭合，第二开关(9)断开，此时电荷泵锁相环(1)处于闭环状态，第一开关(8)将环路滤波器(5)产生的控制电压连接到压控振荡器(6)的电压控制端；
一个传统的电荷泵锁相环，其开环增益可以表示为：
Figure FDA0002702364640000011
其中ICP是电荷泵的增益，LF(s)是环路滤波器的阻抗，KVCO是VCO的增益，N是锁相环的倍频系数；闭环的带宽与ICP、KVCO和N成比例，表示为：
Figure FDA0002702364640000021
在锁相环闭环工作前，第二开关将压控振荡器控制电压产生电路产生的电压连接到压控振荡器的控制电压端，频率检测器检测压控振荡器的多路输出信号及其反向信号的边沿变化，对于频率检测时间k·TREF，频率检测器检测到的总的边沿变化为Ncnt，频率检测时间等于Ncnt倍的压控振荡器基本单元的延时Tunit，可以表示为：
(Ncnt-1)·Tunit＜k·TREF≤Ncnt·Tunit (4)
或
Ncnt·Tunit≤k·TREF＜(Ncnt+1)·Tunit (5)
其中TREF是参考时钟的周期，公式(4)(5)中的不等号是由参考信号和VCO输出信号二者之间起始边沿的不相关性导致的，检测到的VCO频率可以表示为：
Figure FDA0002702364640000022
或
Figure FDA0002702364640000023
其中fVCO＝1/(2M·Tunit)；
全数字校准电路中的压控振荡器频率校准电路利用频率检测器得到的频率值查找中心频率离目标频率最近的子频带为压控振荡器的工作频带，在选择完压控振荡器工作的最优子频带之后，压控振荡器控制电压产生电路产生电压VH和VL，分别在这两种控制电压下频率检测电路得到压控振荡器的工作频率fH和fL，全数字校准电路中的锁相环环路带宽校准电路计算压控振荡器的增益：
Figure FDA0002702364640000024
在获得准确的压控振荡器增益之后，锁相环环路带宽校准电路重新调整可编程电荷泵的增益，以补偿由于压控振荡器增益变化和分频比变化导致的环路带宽的变化，即调整ICP保证公式(1)、(2)的值不变化；
电荷泵锁相环负责产生频率输出信号；全数字自动校准电路负责校准电荷泵锁相环的环路带宽，保证其在宽频率范围内都能正常工作。
CN201711126350.2A 2017-11-15 2017-11-15 一种恒定环路带宽的宽带锁相环 Active CN107911114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711126350.2A CN107911114B (zh) 2017-11-15 2017-11-15 一种恒定环路带宽的宽带锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711126350.2A CN107911114B (zh) 2017-11-15 2017-11-15 一种恒定环路带宽的宽带锁相环

Publications (2)

Publication Number Publication Date
CN107911114A CN107911114A (zh) 2018-04-13
CN107911114B true CN107911114B (zh) 2021-03-09

Family

ID=61845509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711126350.2A Active CN107911114B (zh) 2017-11-15 2017-11-15 一种恒定环路带宽的宽带锁相环

Country Status (1)

Country Link
CN (1) CN107911114B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798207B (zh) * 2019-09-29 2021-12-17 浙江大学 一种锁相环带宽拓展电路
CN113225071B (zh) * 2021-07-07 2021-10-01 成都爱旗科技有限公司 一种相位校准方法、锁相环电路和电子设备
CN113644912B (zh) * 2021-07-27 2024-04-16 矽力杰半导体技术(杭州)有限公司 锁相环电路及其控制方法
CN114401001B (zh) * 2021-12-30 2022-11-15 北京力通通信有限公司 一种锁相环快速锁相方法
CN114531152B (zh) * 2022-01-04 2023-11-07 珠海横琴精韵科技有限公司 锁相环

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101686055A (zh) * 2008-09-25 2010-03-31 凌阳科技股份有限公司 具有自我校正环路稳定性与带宽的频率合成***
CN102970031A (zh) * 2012-11-05 2013-03-13 广州润芯信息技术有限公司 锁相环频率综合器和保持频率综合器环路带宽稳定的方法
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964912B2 (ja) * 1995-04-28 1999-10-18 日本電気株式会社 デジタルｐｌｌ
JP3636657B2 (ja) * 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
CN1282306C (zh) * 2003-07-14 2006-10-25 扬智科技股份有限公司 以多相位低频信号产生高频信号的方法及相关装置
CN1812268B (zh) * 2005-01-28 2011-11-09 瑞昱半导体股份有限公司 时钟产生电路及相关数据恢复电路
US8044724B2 (en) * 2008-09-22 2011-10-25 Mosys, Inc. Low jitter large frequency tuning LC PLL for multi-speed clocking applications
US9429919B2 (en) * 2014-11-17 2016-08-30 Intel Deutschland Gmbh Low power bipolar 360 degrees time to digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101686055A (zh) * 2008-09-25 2010-03-31 凌阳科技股份有限公司 具有自我校正环路稳定性与带宽的频率合成***
CN102970031A (zh) * 2012-11-05 2013-03-13 广州润芯信息技术有限公司 锁相环频率综合器和保持频率综合器环路带宽稳定的方法
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 1.9-3.8GHZ Δ∑ Fractional-N PLL Frequency Synthesizer With Fast Auto-Calibration of Loop Bandwidth and VCO Frequency;Jaewook Shin等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20120331;第47卷(第3期);665-675 *

Also Published As

Publication number Publication date
CN107911114A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
US7592847B2 (en) Phase frequency detector and phase-locked loop
US5757240A (en) Low gain voltage-controlled oscillator
EP2425533B1 (en) Supply-regulated phase-locked loop (pll) and method of using
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
US6549599B2 (en) Stable phase locked loop having separated pole
KR101470990B1 (ko) 피드포워드 분파기를 구비하는 적응형 대역폭 위상 동기루프
US20100127739A1 (en) Spread spectrum control pll circuit and its start-up method
KR101209030B1 (ko) 주파수합성기 및 이를 위한 고속 자동 보정장치
CN108173545B (zh) 锁相环电路、多锁相环***及其输出相位同步方法
WO2008012915A1 (fr) Appareil de détermination de phase et appareil de synchronisation de phase
US8686768B2 (en) Phase locked loop
TW202005278A (zh) 用於產生時脈的方法及設備
US7786773B2 (en) Phase-locked loop circuit
US8866556B2 (en) Phase shift phase locked loop
CN111416616B (zh) 具有宽频率覆盖的pll
CN114499512A (zh) 双环路锁相环
EP1422827A1 (en) Low frequency self-calibration of a PLL with multiphase clocks
US20080157879A1 (en) Decreasing frequency synthesizer lock time for a phase locked loop
WO2021036274A1 (zh) 一种基于多级同步的零延时锁相环频率综合器
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
TWI681634B (zh) 時脈資料回復電路
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: No.443 Huangshan Road, Shushan District, Hefei City, Anhui Province 230022

Patentee after: University of Science and Technology of China

Address before: 230026 Jinzhai Road, Baohe District, Hefei, Anhui Province, No. 96

Patentee before: University of Science and Technology of China

CP02 Change in the address of a patent holder