CN113644912B - 锁相环电路及其控制方法 - Google Patents

锁相环电路及其控制方法 Download PDF

Info

Publication number
CN113644912B
CN113644912B CN202110852953.0A CN202110852953A CN113644912B CN 113644912 B CN113644912 B CN 113644912B CN 202110852953 A CN202110852953 A CN 202110852953A CN 113644912 B CN113644912 B CN 113644912B
Authority
CN
China
Prior art keywords
voltage
controlled oscillator
signal
control signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110852953.0A
Other languages
English (en)
Other versions
CN113644912A (zh
Inventor
叶棪
梁成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202110852953.0A priority Critical patent/CN113644912B/zh
Publication of CN113644912A publication Critical patent/CN113644912A/zh
Priority to US17/867,795 priority patent/US11705913B2/en
Priority to EP22187066.0A priority patent/EP4125216A1/en
Application granted granted Critical
Publication of CN113644912B publication Critical patent/CN113644912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

公开了一种锁相环电路及其控制方法。通过在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，在锁相阶段根据校准阶段获取的数据，确定与目标频率控制字信号对应的目标压控振荡器电容阵列控制信号和目标电荷泵电流控制信号来控制锁相环电路实现锁相。由此，可以根据预先获取的数据直接确定最佳子频带，可以减少锁相时间和电路功耗。

Description

锁相环电路及其控制方法
技术领域
本发明涉及电力电子技术领域，尤其涉及一种锁相环电路及其控制方法。
背景技术
在PLL(Phase Locked Loop，锁相环)电路中，为了抑制VCO(voltage-controlledoscillator，压控振荡器)内部产生的相位噪声，在设计时要减小VCO的增益KVCO，通常通过增加VCO子频带的数量来实现。这样会使得VCO的子频带较多，现有技术采用的逐次比较每个子频带的频率误差来选择出最佳的子频带的方式，比较的次数很多，使得锁定时间变长，电路功耗较大。
发明内容
有鉴于此，本发明实施例的目的在于提供一种锁相环电路及其控制方法，以减少锁相时间和电路功耗。
第一方面，本发明实施例提供了一种锁相环电路的控制方法，所述方法包括：
在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，其中每个频率控制字信号用于表征期望的锁定频率与参考信号的频率之比；以及
在锁相阶段，读取与一目标频率控制字信号对应的一目标压控振荡器电容阵列控制信号和一目标电荷泵电流控制信号来控制所述锁相环电路实现锁相。
在一些实施例中，所述锁相环电路中的压控振荡器受模拟控制信号和数字控制信号控制输出频率信号以实现锁相。
在一些实施例中，所述压控振荡器电容阵列控制信号作为所述数字控制信号用于控制所述压控振荡器中电容阵列接入的总容值以改变所述压控振荡器输出的所述频率信号。
在一些实施例中，在所述校准阶段，所述模拟控制信号为偏置电压产生电路产生的偏置电压；在所述锁相阶段，所述模拟控制信号为所述锁相环电路中电荷泵的输出信号。
在一些实施例中，所述方法还包括：
在所述校准阶段，存储所述多个频率控制字信号与所述多个压控振荡器电容阵列控制信号的第一对应关系，以及，所述多个压控振荡器电容阵列控制信号与所述多个电荷泵电流控制信号的第二对应关系。
在一些实施例中，所述方法还包括：
在所述锁相阶段，根据所述目标频率控制字信号在所述第一对应关系中查找对应的压控振荡器电容阵列控制信号，并将其确定为所述目标压控振荡器电容阵列控制信号。
在一些实施例中，所述方法还包括：
在所述锁相阶段，根据所述目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并将其确定为所述目标电荷泵电流控制信号。
在一些实施例中，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号包括：
根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值；
根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值；以及
获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号，其中所述第一区间为预先确定的频率控制字信号的理论最小值和理论最大值之间的区间，所述压控振荡器电容阵列控制信号的理论最小值和理论最大值之间的区间为第二区间。
在一些实施例中，所述根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最小值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最小值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，所述根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最大值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最大值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，估算本次执行步骤中的转换增益包括：
根据本次和上一次执行步骤中的数字频率信号的差与本次和上次执行步骤中的压控振荡器电容阵列控制信号的差来计算所述转换增益。
在一些实施例中，所述第二误差为所述第一误差与所述转换增益的比值和所述参考信号的频率的乘积。
在一些实施例中，满足预定条件为：所述第二误差的绝对值小于1。
在一些实施例中，根据所述第一误差调整所述压控振荡器电容阵列控制信号包括：
将所述压控振荡器电容阵列控制信号与所述第二误差叠加后作为下一次执行步骤中的压控振荡器电容阵列控制信号，直至满足所述预定条件。
在一些实施例中，获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号包括：
在所述第一区间内选择一个频率控制字信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述第二区间内的每个压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
获取选择的频率控制字信号和每个数字频率信号的第一误差；以及
将与最小的第一误差对应的压控振荡器电容阵列控制信号确定为选择的频率控制字信号对应的压控振荡器电容阵列控制信号并存储。
在一些实施例中，获取与多个期望的频率控制字信号对应的电荷泵电流控制信号包括：
在所述第二区间内选择一个压控振荡器电容阵列控制信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第二偏置电压输出对应的第二频率信号；
根据所述参考信号将所述频率信号转换为对应的第二数字频率信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第三偏置电压输出对应的频率信号；
根据所述参考信号将所述频率信号转换为对应的第三数字频率信号；
根据所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号确定对应的转换增益；以及
根据所述转换增益确定选择的压控振荡器电容阵列控制信号对应的电荷泵电流控制信号并存储。
在一些实施例中，所述转换增益为所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号的差与所述第二偏置电压和第三偏置电压的差之比与所述参考信号的频率的乘积。
在一些实施例中，所述电荷泵电流控制信号用于补偿环路带宽因不同压控振荡器电容阵列控制信号下的压控振荡器的转换增益的变化而带来的变化，以使得环路带宽恒定。
在一些实施例中，所述方法还包括：
对所述压控振荡器输出的频率信号进行分频处理以获取分频信号；
根据所述分频信号和所述参考信号输出电荷泵控制信号，以使得电荷泵根据所述目标电荷泵电流控制信号和所述电荷泵控制信号输出所述模拟控制信号；以及
对所述电荷泵的输出的模拟控制信号进行滤波。
在一些实施例中，所述方法还包括：
根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出；以及
将调整后的压控振荡器电容阵列控制信号输出至压控振荡器。
在一些实施例中，所述根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出包括：
将电荷泵输出的模拟控制信号分别与第一阈值和第二阈值比较，所述第一阈值小于所述第二阈值；
响应于所述模拟控制信号小于第一阈值，按照预定方向调节所述目标压控振荡器电容阵列控制信号；以及
响应于所述模拟控制信号大于第二阈值，按照与所述预定方向相反的方向调节所述目标压控振荡器电容阵列控制信号。
在一些实施例中，所述第一阈值为偏置电压产生电路输出的第二偏置电压，所述第二阈值为偏置电压产生电路输出的第三偏置电压。
第二方面，本发明实施例提供了一种锁相环电路，所述锁相环电路包括：
电荷泵；
压控振荡器；以及
计算存储电路，被配置为在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，其中每个频率控制字信号用于表征期望的锁定频率与参考信号的频率之比；在锁相阶段，读取与一目标频率控制字信号对应的一目标压控振荡器电容阵列控制信号和一目标电荷泵电流控制信号来控制所述压控振荡器和电荷泵实现锁相。
在一些实施例中，所述压控振荡器受模拟控制信号和数字控制信号控制输出频率信号以实现锁相。
在一些实施例中，所述压控振荡器电容阵列控制信号作为所述数字控制信号用于控制所述压控振荡器中电容阵列接入的总容值以改变所述压控振荡器输出的所述频率信号。
在一些实施例中，所述锁相环电路还包括：
偏置电压产生电路，被配置为在所述校准阶段，产生偏置电压作为压控振荡器的模拟控制信号；
其中，在所述锁相阶段，所述电荷泵的输出信号作为所述压控振荡器的模拟控制信号。
在一些实施例中，所述计算存储电路被配置为在所述校准阶段，存储所述多个频率控制字信号与所述多个压控振荡器电容阵列控制信号的第一对应关系，以及，所述多个压控振荡器电容阵列控制信号与所述多个电荷泵电流控制信号的第二对应关系。
在一些实施例中，所述计算存储电路被配置为在所述锁相阶段，根据所述目标频率控制字信号在所述第一对应关系中查找对应的压控振荡器电容阵列控制信号，并将其确定为所述目标压控振荡器电容阵列控制信号。
在一些实施例中，所述计算存储电路被配置为在所述锁相阶段，根据所述目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并将其确定为所述目标电荷泵电流控制信号。
在一些实施例中，所述计算存储电路被配置为通过如下步骤获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号：
根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值；
根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值；以及
获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号，其中所述第一区间为预先确定的频率控制字信号的理论最小值和理论最大值之间的区间，所述压控振荡器电容阵列控制信号的理论最小值和理论最大值之间的区间为第二区间。
在一些实施例中，所述锁相环电路还包括：
频率数字转换器，被配置为在所述校准阶段，根据参考信号将所述压控振荡器输出的频率信号转换为频率数字信号。
在一些实施例中，所述计算存储电路被配置为通过如下步骤确定压控振荡器电容阵列控制信号的理论最小值：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
接收所述频率数字转换器根据压控振荡器输出的频率信号获取到的数字频率信号，其中所述压控振荡器根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出所述频率信号；
根据所述频率控制字信号的理论最小值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最小值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，所述计算存储电路被配置为通过如下步骤确定压控振荡器电容阵列控制信号的理论最大值：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
接收所述频率数字转换器根据压控振荡器输出的频率信号获取到的数字频率信号，其中所述压控振荡器根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出所述频率信号；
根据所述频率控制字信号的理论最大值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最大值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，所述锁相环电路还包括：
分频器，被配置为对所述压控振荡器输出的频率信号进行分频处理以获取分频信号；
鉴频鉴相器，被配置为根据所述分频信号和所述参考信号输出电荷泵控制信号，以使得电荷泵根据所述目标电荷泵电流控制信号和所述电荷泵控制信号输出所述模拟控制信号；以及
滤波电路，被配置为对所述电荷泵的输出的模拟控制信号进行滤波。
在一些实施例中，所述锁相环电路还包括：
锁定监测电路，被配置为根据所述电荷泵输出的模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出。
在一些实施例中，所述锁相环电路还包括：
选择电路，被配置为在校准阶段将计算存储电路输出的目标压控振荡器电容阵列控制信号输出至所述压控振荡器，为所述压控振荡器提供数字控制信号；以及，在锁相阶段将经过所述锁定监测电路调整后的目标压控振荡器电容阵列控制信号输出至所述压控振荡器，为所述压控振荡器提供数字控制信号。
本发明实施例的技术方案通过在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，在锁相阶段根据校准阶段获取的数据，确定与目标频率控制字信号对应的目标压控振荡器电容阵列控制信号和目标电荷泵电流控制信号来控制锁相环电路实现锁相。由此，可以根据预先获取的数据直接确定最佳子频带，可以减少锁相时间和电路功耗。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是本发明实施例的锁相环电路的示意图；
图2是本发明实施例的锁相环电路的一个等效电路的示意图；
图3是本发明实施例的确定第二区间流程图；
图4是本发明实施例的确定第一对应关系的流程图；
图5是本发明实施例的确定第二对应关系的流程图；
图6是本发明实施例的锁相环电路的另一个等效电路的示意图；
图7是本发明实施例的锁相阶段的流程图；
图8是本发明实施例的控制方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1是本发明实施例的锁相环电路的示意图。如图1所示，本发明实施例的锁相环电路包括计算存储电路1、压控振荡器2、偏置电压产生电路3、锁定监测电路4、调制器5、分频器6、滤波电路7、电荷泵8、鉴频鉴相器9、频率数字转换器10、选择电路11以及第一开关K1和第二开关K2。
在本实施例中，通过控制第一开关K1和第二开关K2的导通和关断使得锁相环电路工作在不同的阶段。具体可以分为校准阶段，以及，锁相阶段。在校准阶段中，锁相环电路找到每个期望的频率控制字信号对应的用于控制压控振荡器中电容阵列的压控振荡器电容阵列控制信号，以及，每个期望的频率控制字信号对应的用于表征电荷泵电流的期望值的电荷泵电流控制信号，其中，频率控制字信号为期望的锁定频率与参考信号频率的比值。在锁相阶段，通过直接读取与目标频率控制字信号对应的压控振荡器电容阵列控制信号以控制压控振荡器中电容阵列接入的总容值，读取电荷泵电流控制信号调节电荷泵的输出信号，以使得压控振荡器的控制电压在工作范围内即可实现锁相。通过上述方式，可以减少锁相环电路在实际锁定过程中的锁定时间。以下结合各个阶段的工作流程对锁相环电路作进一步说明。
进一步地，通过控制第一开关K1导通，并控制第二开关K2关断，使得锁相环电路工作在校准阶段，此时，锁相环电路的等效电路如图2所示。
在本实施例中，偏置电压产生电路3可以产生至少三种电压，分别为低电压VL、高电压VH和中电压VM，其中，中电压VH为低电压VL和高电压VH的中间值。具体地，VM＝VDD/2，其中，VDD为偏置电压产生电路3的供电电压。本实施例将中电压VM、低电压VL和高电压VH分别命名为第一偏置电压、第二偏置电压和第三偏置电压。
在本实施例中，压控振荡器2包括模拟信号接收端和数字信号接收端，通过模拟信号接收端接收模拟控制信号，通过数字信号接收端接收数字控制信号，同时根据模拟控制信号和数字控制信号输出对应的频率信号VOUT，其也为锁相环电路的输出信号。
其中，模拟控制信号用于为压控振荡器2提供控制电压，从而改变压控振荡器2输出的频率，数字控制信号用于控制压控振荡器2中的电容阵列接入的总容值，从而调节压控振荡器2输出的频率范围，也即压控振荡器2输出的频率信号VOUT同时受控于模拟控制信号和数字控制信号，其中，数字控制信号为压控振荡器电容阵列控制信号，模拟控制信号为压控振荡器的电压控制信号。
进一步地，在图2所示的校准阶段，模拟信号接收端接收到的模拟控制信号为所述偏置电压产生电路3的输出信号，数字信号接收端连接至选择电路11的输出端，用于接收选择电路11输出的数字控制信号。
在本实施例中，选择电路11包括使能端、第一输入端和第二输入端，其中，使能端用于接收使能信号EN，第一输入端与计算存储电路1的输出端连接，用于接收计算存储电路1输出的压控振荡器电容阵列控制信号cb。第二输入端用于接收锁定监测电路4输出的压控振荡器电容阵列控制信号cb′。选择电路11选择将信号cb和cb′中的一个输出至压控振荡器2，以改变压控振荡器2中的电容阵列接入的总容值，也即压控振荡器电容阵列控制信号即为上述数字控制信号。例如，使能信号EN为第一状态时，选择将压控振荡器电容阵列控制信号cb输出至所述压控振荡器2，如图2中所示。
在一些实施例中，第一状态为高电平，也即，使能信号EN为高电平时，选择将压控振荡器电容阵列控制信号cb输出至所述压控振荡器2。
在本实施例中，计算存储电路1接收参考信号ref、频率控制字信号FCW和频率数字转换器10输出的数字频率信号DOUT，并根据参考信号ref、频率控制字信号FCW和数字频率信号DOUT输出压控振荡器电容阵列控制信号cb。其中，频率控制字信号FCW用以表征期望的锁定频率与参考信号ref的频率的比值(用二进制表示)，数字频率信号DOUT为当前锁相环电路输出的频率信号VOUT的频率与参考信号ref的频率的比值(用二进制表示)。应理解，频率控制字信号FCW和数字频率信号DOUT均可以包括整数部分和小数部分。
在本实施例中，频率数字转换器10接收压控振荡器2输出的频率信号VOUT和参考信号ref，根据频率信号VOUT和参考信号ref计算数字频率信号DOUT，并将数字频率信号DOUT输出至计算存储电路1。
进一步地，校准阶段又可以分为两个阶段，在第一阶段，锁相环电路获取与每个频率控制字信号FCW对应的压控振荡器电容阵列控制信号cb；在第二阶段，锁相环电路获取与每个压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP，其中，电荷泵电流控制信号ICP用于补偿环路带宽因不同压控振荡器电容阵列控制信号cb下的压控振荡器2的增益Kvco的变化而带来的变化，以使得环路带宽恒定。
进一步地，在第一阶段，锁相环电路可以先获取表征压控振荡器电容阵列控制信号cb的取值范围的第二区间，也即先找到FCWmin和FCWmax对应的cb的理论最小值和理论最大值。锁相环电路的工作流程如图3所示，结合图2和图3，通过步骤S101和步骤S103-S111可以获取压控振荡器电容阵列控制信号cb的理论最小值，通过步骤S102-S111可以获取压控振荡器电容阵列控制信号cb的理论最大值，由此可以获取第二区间，所述第二区间为压控振荡器电容阵列控制信号cb的理论最小值和理论最大值之间的区间。
具体地，锁相环电路获取压控振荡器电容阵列控制信号cb的理论最小值具体包括如下步骤：
步骤S101：令FCW为FCWmin。
计算存储电路1获取第一区间，所述第一区间为频率控制字信号FCW的理论最小值和理论最大值之间的区间。更具体地，频率控制字信号FCW的理论最小值和理论最大值根据期望的锁定频率范围确定，应理解，期望的锁定频率范围由实际应用场景确定，在不同的应用场景下，频率范围不同。例如，期望的锁定频率范围可以记为Fmin-Fmax，Fmin为应用场景下期望锁定的最小频率，Fmax为应用场景下期望锁定的的最大频率，获取Fmin对应的频率控制字信号的理论最小值FCWmin，获取Fmax对应的频率控制字信号的理论最大值FCWmax，其中，频率控制字信号为表征期望的锁定频率F与参考信号ref的频率之比。由此，可以得到第一区间为FCWmin-FCWmax。
步骤S103：设置cb的值。
在第一次执行时，可以将cb的值设置为初始值。具体地，根据压控振荡器2的电路结构，cb的值存在一个有效范围，在该有效范围内的任意一个cb均可以有效的控制压控振荡器2。初始值可以是有效范围内的任意值。优选地，初始值为有效最大值的一半，以使得在对初始值进行调整时，在正向调整的方向和负向调整的方向上都不会使得调整次数太多。例如，假设电容阵列的比特值为5，则cb的范围为32，初始值可以为16。
步骤S104：EN＝1，K2关断，K1导通。
设置EN为1，也即，EN为高电平，使得选择电路11选择输出的信号为计算存储电路1输出的压控振荡器电容阵列控制信号cb，图2中，选择电路11中的数字0和1表示不同的引脚。
K2关断，K1导通，使得锁相环电路工作在图2所示的模式。
步骤S105：偏置电压产生电路输出VM。
偏置电压产生电路3输出的电压为VM。
应理解，上述步骤S101、步骤S103-S105实际上是对电路的配置，不区分执行顺序，可以是先后执行，也可以是同时执行。
步骤S106：确定数字频率信号DOUT。
计算存储电路1将压控振荡器电容阵列控制信号cb的初始值输出至所述压控振荡器2，以使得所述压控振荡器2根据所述第一偏置电压VM和所述压控振荡器电容阵列控制信号cb的初始值输出对应的频率信号VOUT，所述频率数字转换器10根据所述参考信号ref将所述频率信号VOUT转换对应的数字频率信号DOUT。
进一步地，参考信号ref为时钟信号，其频率和周期是已知的，由此，可以统计在预定数量的参考信号的周期内频率信号VOUT的周期数，进而得到DOUT。例如，假设经过统计，在N个参考信号的周期内，频率信号VOUT的周期数为M，则数字频率信号DOUT＝M/N，由此，即可确定数字频率信号DOUT。
步骤S107：计算第一误差err。
计算频率控制字信号FCWmin与数字频率信号DOUT的差值作为第一误差err，即第一误差err＝FCWmin-DOUT。
步骤S108：估算转换增益KVCO。
其中，具体估算公式为：
其中，KVCO为转换增益，DOUT1为上一次计算过程中数字频率信号的值，DOUT2为本次计算过程中数字频率信号的值，cb1为上一次计算过程中压控振荡器电容阵列控制信号的值，cb2为本次计算过程中压控振荡器电容阵列控制信号的值，Fref为参考信号ref的频率。
进一步地，所述转换增益用于表征压控振荡器电容阵列控制信号cb每变化一个单位(在此为1)时，频率信号VOUT对应的频率变化值。
在第一次计算时，由于没有上一次的cb1和DOUT1，转换增益可以设置为预设值。
步骤S109：计算第二误差cberr。
根据转换增益KVCO和第一误差err计算第二误差cberr，其中第二误差cberr代表当前的cb值和目标的cb值之间的误差。具体计算公式为：
其中，err为第一误差，Fref为参考信号的频率，KVCO为转换增益。
步骤S110：检测第二误差的绝对值是否小于1。
检测第二误差的绝对值abs(cberr)是否小于1。
步骤S111：响应于第二误差的绝对值abs(cberr)小于1，存储当前的cb值为cbmin。
响应于第二误差的绝对值abs(cberr)不小于1，返回步骤S103，调整cb的值，新的cb值为原来的cb值加上cberr，然后继续执行步骤S104-步骤S110，直到第二误差的绝对值abs(cberr)小于1时，进入步骤S111，存储当前的cb值为cbmin。
同理，将上述FCWmin替换为FCWmax之后(即执行步骤S102)，可以在步骤S111处得到cbmax。
由此，即可得到第二区间，第二区间为cbmin-cbmax之间的区间。
在一些实施例中，还可以将上述得到的cbmin和cbmax，作进一步扩展以得到范围更大的第二区间，例如，第二区间可以是(cbmin-1，cbmax+1)。
进一步地，锁相环电路获取第一区间内的其它频率控制字信号FCW对应的压控振荡器电容阵列控制信号cb，从而得到第一区间内的每个频率控制字信号FCW与之对应的压控振荡器电容阵列控制信号cb。具体地，锁相环电路获取第一区间内的其它频率控制字信号FCW对应的压控振荡器电容阵列控制信号cb的过程如图4所示，包括如下步骤：
步骤S201：在第一区间内选择一个除FCWmin和FCWmax之外的FCW。
假设第一区间FCWmin-FCWmax内包括n个频率控制字信号，从小到大分别为FCW1、FCW2、……、FCWn，其中，FCW1等于FCWmin，FCWn等于FCWmax，按照预定顺序在所述第一区间内选择一个频率控制字信号FCWi，其中i＝2，……，n-1，其中n大于1。应理解，FCW之间的间距由具体的应用决定，例如，对于收发机来说，不同的收发机有不同的频道，决定了n的取值。图4所示的实施例中，按照从小到大的顺序在所述第一区间内选择一个频率控制字信号FCWi，也即在第一次执行时，选择的频率控制字信号为FCW2。
步骤S202：在第二区间内选择一个除cbmin和cbmax之外的cb。
在所述第二区间内选择一个压控振荡器电容阵列控制信号cb。
假设第二区间cbmin-cbmax内包括m个压控振荡器电容阵列控制信号cb，从小到大分别为cb1、cb2、……、cbm，其中，cb1等于cbmin，cbm等于cbmax。按照预定顺序在所述第二区间内选择一个压控振荡器电容阵列控制信号cbj，其中j＝2，……，m-1，其中m大于1。图4所示的实施例中，按照从小到大的顺序在所述第二区间内选择一个压控振荡器电容阵列控制信号cbj，也即在第一次执行时，选择的压控振荡器电容阵列控制信号cb为cb2。
步骤S203：计算第一误差并存储。
获取选择的压控振荡器电容阵列控制信号cbj对应的数字频率信号DOUTj，其中，压控振荡器2根据所述选择的压控振荡器电容阵列控制信号cbj和第一偏置电压VM生成相应的频率信号VOUTj，频率数字转换器10根据所述频率信号VOUTj输出对应的所述数字频率信号DOUTj。获取选择的频率控制字信号FCWi和所述数字频率信号DOUTj的差值作为第一误差erri,j。具体计算过程如图3中的步骤S106-S107，本发明实施例对此不再赘述。
步骤S204：检测cb是否等于cbmax。
检测此时的cb是否等于cbmax，如果是，则进入步骤S205。
检测此时的cb是否等于cbmax，如果否，则返回步骤S202，选择下一个cb，直到cb等于cbmax时，进入步骤S205。
步骤S205：检测FCW是否等于FCWmax。
检测此时的FCW是否等于FCWmax，如果是，则进入步骤S206。
检测此时的FCW是否等于FCWmax，如果否，则返回步骤S201，选择下一个FCW，直到FCW等于FCWmax时，进入步骤S206。应理解，步骤S204和步骤S205的顺序可以互换。
步骤S206：确定第一对应关系。
通过上述步骤S201-步骤S205可以得到在各个频率控制字信号FCWi和各个压控振荡器电容阵列控制信号cbj的第一误差erri,j，对于每一个频率控制字信号FCWi，将与最小的第一误差的绝对值对应的压控振荡器电容阵列控制信号确定为选择的频率控制字信号FCWi对应的压控振荡器电容阵列控制信号，并存储下来。
进一步地，本领域技术人员可知，锁相环电路的环路带宽由电荷泵8中的电荷泵电流I_cp、转换增益KVCO和频率控制字信号FCW决定，为了使得在不同的压控振荡器电容阵列控制信号cb下，锁相环电路的环路带宽恒定，则需要使得I_cp×KVCO/FCW恒定，因此需要对电荷泵电流进行补偿以满足该条件。在第二阶段，锁相环电路获取与每个压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP，其中电荷泵电流控制信号ICP表征电荷泵8中的电荷泵电流I_cp期望的电流值，也即电荷泵8根据电荷泵电流控制信号ICP调节电荷泵电流I_cp等于电荷泵电流控制信号ICP。具体地，锁相环电路获取与压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP的过程如图5所示，包括如下步骤：
步骤S301：在第二区间内选择一个cb。
在所述第二区间内选择一个压控振荡器电容阵列控制信号cb。
假设第二区间cbmin-cbmax内包括m个压控振荡器电容阵列控制信号cb，从小到大分别为cb1、cb2、……、cbm，其中，cb1等于cbmin，cbm等于cbmax。按照预定顺序在所述第二区间内选择一个压控振荡器电容阵列控制信号cbj，其中j＝1，2，……，m。图5所示的实施例中，按照从小到大的顺序在所述第二区间内选择一个压控振荡器电容阵列控制信号cbj，也即在第一次执行时，选择的压控振荡器电容阵列控制信号为cb1。
步骤S302：偏置电压产生电路输出VL，计算DOUTL。
控制偏置电压产生电路3输出第二偏置电压VL，获取选择的压控振荡器电容阵列控制信号cbj和第二偏置电压VL对应的数字频率信号DOUTL，其中，压控振荡器2根据选择的压控振荡器电容阵列控制信号cbj和第二偏置电压VL生成频率信号VOUT，频率数字转换器10根据所述频率信号输出所述数字频率信号DOUTL。
步骤S303：偏置电压产生电路输出VH，计算DOUTH。
控制偏置电压产生电路3输出第三偏置电压VH，获取选择的压控振荡器电容阵列控制信号cbj和第三偏置电压VH对应的数字频率信号DOUTH，其中，压控振荡器根据选择的压控振荡器电容阵列控制信号cbj和第三偏置电压VH生成频率信号，频率数字转换器10根据所述频率信号输出所述数字频率信号DOUTH。
应理解，上述步骤S302和步骤S303不区分执行顺序。
步骤S304：计算转换增益KVCO。
根据上述得到的数字频率信号DOUTL和DOUTH计算转换增益KVCO，具体计算公式为：
其中，DOUTL为偏置电压产生电路3输出VL时对应的数字频率信号，DOUTH为偏置电压产生电路3输出VH时对应的数字频率信号，VL为第二偏置电压，VH为第三偏置电压，Fref为参考信号ref的频率。
步骤S305：计算电荷泵电流控制信号ICP。
根据上述得到的KVCO计算电流控制信号ICP，具体计算公式为：
其中，KVCO为转换增益，KVCOinit为转换增益的初始值，FCW为与所选择的压控振荡器电容阵列控制信号cbj对应的频率控制字信号，FCWinit为频率控制字信号的初始值，ICP为电荷泵电流控制信号，为电荷泵电流期望的电流值，ICPinit表征电荷泵电流的初始值。
由此，即可得到选择的压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP，并存储下来。
步骤S306：检测cb是否等于cbmax。
检测此时的cb是否等于cbmax，如果是，则进入步骤S307。
检测此时的cb是否等于cbmax，如果否，则返回步骤301，选择下一个cb，直到cb等于cbmax时，进入步骤307。
步骤S307：结束。
由此，即可获取各个压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP。
综上所述，当锁相环电路工作在校准阶段，获取与每个频率控制字信号FCW对应的压控振荡器电容阵列控制信号cb，以及与压控振荡器电容阵列控制信号cb对应的电荷泵电流控制信号ICP并存储，当锁相环电路工作在锁相阶段时，对于给定的目标锁定频率，可以通过存储的数据直接确定cb值和电荷泵电流控制信号ICP实现快速锁相，此外，当选择的cb值使得压控振荡器的控制电压超出工作范围时，通过微调cb值以使得压控振荡器的控制电压在工作范围内从而实现锁相。
进一步地，在进行锁相时，开关K2导通，K1关断，此时的等效电路如图6所示。
在本实施例中，压控振荡器2包括模拟信号接收端和数字信号接收端，通过模拟信号接收端接收模拟控制信号，通过数字信号接收端接收数字控制信号，同时根据模拟控制信号和数字控制信号输出对应的频率信号VOUT。
进一步地，模拟信号接收端接收到的模拟控制信号为电荷泵8的输出信号，更具体地说，为电荷泵8的输出信号经过所述滤波电路7之后输出的信号，数字信号接收端连接至选择电路11的输出端，用于接收选择电路11输出的数字控制信号。
在本实施例中，选择电路11包括使能端、第一输入端和第二输入端，其中，使能端用于接收使能信号EN，第一输入端与计算存储电路1的输出端连接，用于接收计算存储电路1输出的压控振荡器电容阵列控制信号cb。第二输入端用于接收锁定监测电路4输出的压控振荡器电容阵列控制信号cb′。选择电路11选择将信号cb和cb′中的一个输出至压控振荡器2。也即压控振荡器电容阵列控制信号为上述数字控制信号。例如，使能信号EN为第一状态时，选择将信号cb输出至所述压控振荡器2，使能信号EN为第二状态时，选择将信号cb′输出至所述压控振荡器2。在本实施例中，使能信号EN为第二状态，也即，压控振荡器2接收压控振荡器电容阵列控制信号cb′。
在一些实施例中，第二状态为低电平，也即，使能信号EN为低电平时，选择将信号cb′输出至所述压控振荡器2。
在一些实施例中，计算存储电路1接收目标频率控制字信号FCW。
计算存储电路1获取存储的数据，所述存储的数据包括频率控制字信号FCW与压控振荡器电容阵列控制信号cb的第一对应关系，以及，压控振荡器电容阵列控制信号cb与电荷泵电流控制信号ICP的第二对应关系。根据目标频率控制字信号在第一对应关系中查找对应的压控振荡器电容阵列控制信号cb，并确定为目标压控振荡器电容阵列控制信号，根据目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并确定为目标电荷泵电流控制信号。将目标压控振荡器电容阵列控制信号输出至锁定监测电路4，将目标电荷泵电流控制信号输出至电荷泵8。
电荷泵8接收鉴频鉴相器9的输出信号和目标电荷泵电流控制信号，并根据鉴频鉴相器9的输出信号和目标电荷泵电流控制信号输出对应的电压信号。所述电压信号经由滤波电路7处理后作为模拟控制信号输出至压控振荡器2的模拟信号接收端。记滤波电路7输出的模拟控制信号为Vc。
锁定监测电路4用于判断压控振荡器2的控制电压是否超出工作范围，并当其超出工作范围时调节压控振荡器电容阵列控制信号cb。应理解，在某些情况下，有可能会出现直接找到的对应压控振荡器电容阵列控制信号cb不准确的情况，这时候需要对压控振荡器电容阵列控制信号cb进行微调，以满足要求。锁定监测电路4接收计算存储电路1输出的目标压控振荡器电容阵列控制信号cb和滤波电路7输出的信号Vc，并根据信号Vc对目标压控振荡器电容阵列控制信号cb进行调整后生成cb′，并将cb′输出至选择电路11。如上所述，选择电路11选择将信号cb′输出至所述压控振荡器2，以使得压控振荡器2根据信号cb′和Vc输出对应的频率信号VOUT。
分频器6对所述压控振荡器2输出的频率信号VOUT进行分频处理以获取分频信号，并将分频信号输出至鉴频鉴相器9。进一步地，由于分频比不一定是整数，因此还需要加入调制器(例如Sigma-delta调制器)5，根据目标频率控制字信号FCW对分频比进行调制，以使得分频器6能够等效产生小数的分频比。
鉴频鉴相器9接收所述分频信号和参考信号ref，并根据所述分频信号和所述参考信号ref输出电荷泵控制信号，以使得电荷泵8根据所述电荷泵电流控制信号ICP和所述电荷泵控制信号输出所述信号Vc。
进一步地，锁定监测电路4将所述电荷泵输出的信号Vc分别与所述第一阈值和第二阈值比较，所述第一阈值小于所述第二阈值，响应于所述模拟控制信号小于第一阈值，按照预定方向调节所述目标压控振荡器电容阵列控制信号cb，响应于所述模拟控制信号Vc大于第二阈值，按照与所述预定方向相反的方向调节所述目标压控振荡器电容阵列控制信号cb。上述方向可以根据压控振荡器的属性确定。例如，假设在信号Vc不变时，压控振荡器电容阵列控制信号cb增大，压控振荡器的输出信号的频率减小，则上述调节过程为：响应于信号Vc小于第一阈值，将cb值减一，响应于信号Vc大于第二阈值，将cb值加一。
进一步地，所述第一阈值为偏置电压产生电路输出的第二偏置电压VL，所述第二阈值为偏置电压产生电路输出的第三偏置电压VH。
具体地，结合图7所示的锁相流程，锁相环电路在进行锁相时，具体包括如下步骤：
步骤S401：获取目标频率控制字信号FCW。
计算存储电路1获取目标频率控制字信号，所述目标频率控制字信号用于表征期望锁定的频率与参考信号频率的比值。
步骤S402：EN＝0，K2导通，K1关断。
控制使能信号EN＝0，使得选择电路11选择将锁定监测电路4的输出信号输出至所述压控振荡器2。同时，K2导通，K1关断使得压控振荡器2的模拟控制信号为电荷泵8的输出信号，而压控振荡器2的输出信号送回鉴频鉴相器9以形成反馈调节。
步骤S403：确定目标压控振荡器电容阵列控制信号cb。
计算存储电路1根据存储的数据获取目标频率控制字信号FCW对应的目标压控振荡器电容阵列控制信号cb。并根据目标压控振荡器电容阵列控制信号cb确定目标电荷泵电流控制信号ICP，其中目标电荷泵电流控制信号ICP用于调节电荷泵8的电荷泵电流以使得锁相环电路的环路带宽恒定。此外，目标压控振荡器电容阵列控制信号cb和电荷泵的输出信号同时控制压控振荡器2的输出信号。
步骤S404：获取信号Vc。
锁定监测电路4获取电荷泵8输出的信号Vc。
步骤S405：比较信号Vc和VH。
锁定监测电路4比较信号Vc和VH。
响应于Vc大于VH，进入步骤S407，将cb值加1后控制压控振荡器2。
响应于Vc不大于VH，进入步骤S406，比较信号Vc和VL。
响应于Vc小于VL，进入步骤S409，将cb值减1后控制压控振荡器2。
响应于Vc不小于VL，进入步骤S408，锁相完成。
通过上述方式，对于给定的频率控制字信号，根据预先存储的数据获取对应的压控振荡器电容阵列控制信号和电荷泵电流控制信号，其中电荷泵电流控制信号使得环路带宽保持恒定。锁定监测电路在当前压控振荡器电容阵列控制信号下压控振荡器的控制电压超出工作范围时，调节压控振荡器电容阵列控制信号(也即压控振荡器的数字控制信号)，以使得压控振荡器的控制电压处于工作范围内。同时，通过反馈回路(分频器、鉴频鉴相器、电荷泵、滤波电路)对压控振荡器的输出信号进行反馈调节。
本发明实施例通过在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，在锁相阶段根据校准阶段获取的数据，确定与目标频率控制字信号对应的目标压控振荡器电容阵列控制信号和目标电荷泵电流控制信号来控制锁相环电路实现锁相。由此，可以根据预先获取的数据直接确定最佳子频带，可以减少锁相时间和电路功耗。
图8是本发明实施例的控制方法的流程图。如图8所示，本发明实施例的控制方法包如下步骤：
S510：在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，其中每个频率控制字信号用于表征期望的锁定频率与参考信号的频率之比。
S520：在锁相阶段，读取与一目标频率控制字信号对应的一目标压控振荡器电容阵列控制信号和一目标电荷泵电流控制信号来控制所述锁相环电路实现锁相。
在一些实施例中，所述锁相环电路中的压控振荡器受模拟控制信号和数字控制信号控制输出频率信号以实现锁相。
在一些实施例中，所述压控振荡器电容阵列控制信号作为所述数字控制信号用于控制所述压控振荡器中电容阵列接入的总容值以改变所述压控振荡器输出的所述频率信号。
在一些实施例中，在所述校准阶段，所述模拟控制信号为偏置电压产生电路产生的偏置电压；在所述锁相阶段，所述模拟控制信号为所述锁相环电路中电荷泵的输出信号。
在一些实施例中，所述方法还包括：
在所述校准阶段，存储所述多个频率控制字信号与所述多个压控振荡器电容阵列控制信号的第一对应关系，以及，所述多个压控振荡器电容阵列控制信号与所述多个电荷泵电流控制信号的第二对应关系。
在一些实施例中，所述方法还包括：
在所述锁相阶段，根据所述目标频率控制字信号在所述第一对应关系中查找对应的压控振荡器电容阵列控制信号，并将其确定为所述目标压控振荡器电容阵列控制信号；以及
根据所述目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并将其确定为所述目标电荷泵电流控制信号。
在一些实施例中，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号包括：
根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值；
根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值；以及
获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号，其中所述第一区间为预先确定的频率控制字信号的理论最小值和理论最大值之间的区间，所述压控振荡器电容阵列控制信号的理论最小值和理论最大值之间的区间为第二区间。
在一些实施例中，所述根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最小值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最小值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，所述根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最大值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最大值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
在一些实施例中，估算本次执行步骤中的转换增益包括：
根据本次和上一次执行步骤中的数字频率信号的差与本次和上次执行步骤中的压控振荡器电容阵列控制信号的差来计算所述转换增益。
在一些实施例中，所述第二误差为所述第一误差与所述转换增益的比值和所述参考信号的频率的乘积。
在一些实施例中，满足预定条件为：所述第二误差的绝对值小于1。
在一些实施例中，根据所述第一误差调整所述压控振荡器电容阵列控制信号包括：
将所述压控振荡器电容阵列控制信号与所述第二误差叠加后作为下一次执行步骤中的压控振荡器电容阵列控制信号，直至满足所述预定条件。
在一些实施例中，获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号包括：
在所述第一区间内选择一个频率控制字信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述第二区间内的每个压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
获取选择的频率控制字信号和每个数字频率信号的第一误差；以及
将与最小的第一误差对应的压控振荡器电容阵列控制信号确定为选择的频率控制字信号对应的压控振荡器电容阵列控制信号并存储。
在一些实施例中，获取与多个期望的频率控制字信号对应的电荷泵电流控制信号包括：
在所述第二区间内选择一个压控振荡器电容阵列控制信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第二偏置电压输出对应的第二频率信号；
根据所述参考信号将所述频率信号转换为对应的第二数字频率信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第三偏置电压输出对应的频率信号；
根据所述参考信号将所述频率信号转换为对应的第三数字频率信号；
根据所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号确定对应的转换增益；以及
根据所述转换增益确定选择的压控振荡器电容阵列控制信号对应的电荷泵电流控制信号并存储。
在一些实施例中，所述转换增益为所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号的差与所述第二偏置电压和第三偏置电压的差之比与所述参考信号的频率的乘积。
在一些实施例中，所述电荷泵电流控制信号用于补偿环路带宽因不同压控振荡器电容阵列控制信号下的压控振荡器的转换增益的变化而带来的变化，以使得环路带宽恒定。
在一些实施例中，所述方法还包括：
对所述压控振荡器输出的频率信号进行分频处理以获取分频信号；
根据所述分频信号和所述参考信号输出电荷泵控制信号，以使得电荷泵根据所述目标电荷泵电流控制信号和所述电荷泵控制信号输出所述模拟控制信号；以及
对所述电荷泵的输出的模拟控制信号进行滤波。
在一些实施例中，所述方法还包括：
根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出；以及
将调整后的压控振荡器电容阵列控制信号输出至压控振荡器。
在一些实施例中，所述根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出包括：
将电荷泵输出的模拟控制信号分别与第一阈值和第二阈值比较，所述第一阈值小于所述第二阈值；
响应于所述模拟控制信号小于第一阈值，按照预定方向调节所述目标压控振荡器电容阵列控制信号；以及
响应于所述模拟控制信号大于第二阈值，按照与所述预定方向相反的方向调节所述目标压控振荡器电容阵列控制信号。
在一些实施例中，所述第一阈值为偏置电压产生电路输出的第二偏置电压，所述第二阈值为偏置电压产生电路输出的第三偏置电压。
本发明实施例通过在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号，在锁相阶段根据校准阶段获取的数据，确定与目标频率控制字信号对应的目标压控振荡器电容阵列控制信号和目标电荷泵电流控制信号来控制锁相环电路实现锁相。由此，可以根据预先获取的数据直接确定最佳子频带，可以减少锁相时间和电路功耗。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (36)

1.一种锁相环电路的控制方法，其特征在于，所述方法包括：
在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号并存储，其中每个频率控制字信号用于表征期望的锁定频率与参考信号的频率之比；以及
在锁相阶段，在存储的数据中读取与一目标频率控制字信号对应的一目标压控振荡器电容阵列控制信号和一目标电荷泵电流控制信号来控制所述锁相环电路实现锁相。
2.根据权利要求1所述的控制方法，其特征在于，所述锁相环电路中的压控振荡器受模拟控制信号和数字控制信号控制输出频率信号以实现锁相。
3.根据权利要求2所述的控制方法，其特征在于，所述压控振荡器电容阵列控制信号作为所述数字控制信号用于控制所述压控振荡器中电容阵列接入的总容值以改变所述压控振荡器输出的所述频率信号。
4.根据权利要求2所述的控制方法，其特征在于，在所述校准阶段，所述模拟控制信号为偏置电压产生电路产生的偏置电压；在所述锁相阶段，所述模拟控制信号为所述锁相环电路中电荷泵的输出信号。
5.根据权利要求1所述的控制方法，其特征在于，所述控制方法还包括：
在所述校准阶段，存储多个频率控制字信号与所述多个压控振荡器电容阵列控制信号的第一对应关系，以及，所述多个压控振荡器电容阵列控制信号与所述多个电荷泵电流控制信号的第二对应关系。
6.根据权利要求5所述的控制方法，其特征在于，所述方法还包括：
在所述锁相阶段，根据所述目标频率控制字信号在所述第一对应关系中查找对应的压控振荡器电容阵列控制信号，并将其确定为所述目标压控振荡器电容阵列控制信号。
7.根据权利要求5所述的控制方法，其特征在于，所述方法还包括：
在所述锁相阶段，根据所述目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并将其确定为所述目标电荷泵电流控制信号。
8.根据权利要求4所述的控制方法，其特征在于，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号包括：
根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值；
根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值；以及
获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号，其中所述第一区间为预先确定的频率控制字信号的理论最小值和理论最大值之间的区间，所述压控振荡器电容阵列控制信号的理论最小值和理论最大值之间的区间为第二区间。
9.根据权利要求8所述的控制方法，其特征在于，所述根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最小值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最小值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
10.根据权利要求8所述的控制方法，其特征在于，所述根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值包括：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
根据所述频率控制字信号的理论最大值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最大值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
11.根据权利要求9或10所述的控制方法，其特征在于，估算本次执行步骤中的转换增益包括：
根据本次和上一次执行步骤中的数字频率信号的差与本次和上次执行步骤中的压控振荡器电容阵列控制信号的差来计算所述转换增益。
12.根据权利要求9或10所述的控制方法，其特征在于，所述第二误差为所述第一误差与所述转换增益的比值和所述参考信号的频率的乘积。
13.根据权利要求9或10所述的控制方法，其特征在于，满足预定条件为：所述第二误差的绝对值小于1。
14.根据权利要求9或10所述的控制方法，其特征在于，根据所述第一误差调整所述压控振荡器电容阵列控制信号包括：
将所述压控振荡器电容阵列控制信号与所述第二误差叠加后作为下一次执行步骤中的压控振荡器电容阵列控制信号，直至满足所述预定条件。
15.根据权利要求8所述的控制方法，其特征在于，获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号包括：
在所述第一区间内选择一个频率控制字信号；
根据所述偏置电压产生电路产生的第一偏置电压和所述第二区间内的每个压控振荡器电容阵列控制信号输出对应的频率信号；
根据所述参考信号将所述频率信号转换为数字频率信号；
获取选择的频率控制字信号和每个数字频率信号的第一误差；以及
将与最小的第一误差对应的压控振荡器电容阵列控制信号确定为选择的频率控制字信号对应的压控振荡器电容阵列控制信号并存储。
16.根据权利要求8所述的控制方法，其特征在于，获取与多个期望的频率控制字信号对应的电荷泵电流控制信号包括：
在所述第二区间内选择一个压控振荡器电容阵列控制信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第二偏置电压输出对应的第二频率信号；
根据所述参考信号将所述频率信号转换为对应的第二数字频率信号；
根据选择的压控振荡器电容阵列控制信号和所述偏置电压产生电路产生的第三偏置电压输出对应的频率信号；
根据所述参考信号将所述频率信号转换为对应的第三数字频率信号；
根据所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号确定对应的转换增益；以及
根据所述转换增益确定选择的压控振荡器电容阵列控制信号对应的电荷泵电流控制信号并存储。
17.根据权利要求16所述的控制方法，其特征在于，所述转换增益为所选择的压控振荡器电容阵列控制信号对应的所述第二数字频率信号和第三数字频率信号的差与所述第二偏置电压和第三偏置电压的差之比与所述参考信号的频率的乘积。
18.根据权利要求16所述的控制方法，其特征在于，所述电荷泵电流控制信号用于补偿环路带宽因不同压控振荡器电容阵列控制信号下的压控振荡器的转换增益的变化而带来的变化，以使得环路带宽恒定。
19.根据权利要求2所述的控制方法，其特征在于，所述方法还包括：
对所述压控振荡器输出的频率信号进行分频处理以获取分频信号；
根据所述分频信号和所述参考信号输出电荷泵控制信号，以使得电荷泵根据所述目标电荷泵电流控制信号和所述电荷泵控制信号输出所述模拟控制信号；以及
对所述电荷泵的输出的模拟控制信号进行滤波。
20.根据权利要求2所述的控制方法，其特征在于，所述方法还包括：
根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出；以及
将调整后的压控振荡器电容阵列控制信号输出至压控振荡器。
21.根据权利要求20所述的控制方法，其特征在于，所述根据所述模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出包括：
将电荷泵输出的模拟控制信号分别与第一阈值和第二阈值比较，所述第一阈值小于所述第二阈值；
响应于所述模拟控制信号小于第一阈值，按照预定方向调节所述目标压控振荡器电容阵列控制信号；以及
响应于所述模拟控制信号大于第二阈值，按照与所述预定方向相反的方向调节所述目标压控振荡器电容阵列控制信号。
22.根据权利要求21所述的控制方法，其特征在于，所述第一阈值为偏置电压产生电路输出的第二偏置电压，所述第二阈值为偏置电压产生电路输出的第三偏置电压。
23.一种锁相环电路，其特征在于，所述锁相环电路包括：
电荷泵；
压控振荡器；以及
计算存储电路，被配置为在校准阶段，获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号和相应的多个电荷泵电流控制信号并存储，其中每个频率控制字信号用于表征期望的锁定频率与参考信号的频率之比；在锁相阶段，在存储的数据中读取与一目标频率控制字信号对应的一目标压控振荡器电容阵列控制信号和一目标电荷泵电流控制信号来控制所述压控振荡器和电荷泵实现锁相。
24.根据权利要求23所述的锁相环电路，其特征在于，所述压控振荡器受模拟控制信号和数字控制信号控制输出频率信号以实现锁相。
25.根据权利要求24所述的锁相环电路，其特征在于，所述压控振荡器电容阵列控制信号作为所述数字控制信号用于控制所述压控振荡器中电容阵列接入的总容值以改变所述压控振荡器输出的所述频率信号。
26.根据权利要求24所述的锁相环电路，其特征在于，所述锁相环电路还包括：
偏置电压产生电路，被配置为在所述校准阶段，产生偏置电压作为压控振荡器的模拟控制信号；
其中，在所述锁相阶段，所述电荷泵的输出信号作为所述压控振荡器的模拟控制信号。
27.根据权利要求23所述的锁相环电路，其特征在于，所述计算存储电路被配置为在所述校准阶段，存储多个频率控制字信号与所述多个压控振荡器电容阵列控制信号的第一对应关系，以及，所述多个压控振荡器电容阵列控制信号与所述多个电荷泵电流控制信号的第二对应关系。
28.根据权利要求27所述的锁相环电路，其特征在于，所述计算存储电路被配置为在所述锁相阶段，根据所述目标频率控制字信号在所述第一对应关系中查找对应的压控振荡器电容阵列控制信号，并将其确定为所述目标压控振荡器电容阵列控制信号。
29.根据权利要求27所述的锁相环电路，其特征在于，所述计算存储电路还被配置为在所述锁相阶段，根据所述目标压控振荡器电容阵列控制信号在第二对应关系中查找对应的电荷泵电流控制信号，并将其确定为所述目标电荷泵电流控制信号。
30.根据权利要求26所述的锁相环电路，其特征在于，所述计算存储电路被配置为通过如下步骤获取与多个期望的频率控制字信号对应的多个压控振荡器电容阵列控制信号：
根据频率控制字信号的理论最小值确定压控振荡器电容阵列控制信号的理论最小值；
根据频率控制字信号的理论最大值确定压控振荡器电容阵列控制信号的理论最大值；以及
获取第一区间内的其它频率控制字信号对应的压控振荡器电容阵列控制信号，其中所述第一区间为预先确定的频率控制字信号的理论最小值和理论最大值之间的区间，所述压控振荡器电容阵列控制信号的理论最小值和理论最大值之间的区间为第二区间。
31.根据权利要求30所述的锁相环电路，其特征在于，所述锁相环电路还包括：
频率数字转换器，被配置为在所述校准阶段，根据参考信号将所述压控振荡器输出的频率信号转换为频率数字信号。
32.根据权利要求31所述的锁相环电路，其特征在于，所述计算存储电路被配置为通过如下步骤确定压控振荡器电容阵列控制信号的理论最小值：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
接收所述频率数字转换器根据压控振荡器输出的频率信号获取到的数字频率信号，其中所述压控振荡器根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出所述频率信号；
根据所述频率控制字信号的理论最小值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最小值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
33.根据权利要求31所述的锁相环电路，其特征在于，所述计算存储电路被配置为通过如下步骤确定压控振荡器电容阵列控制信号的理论最大值：
确定本次执行步骤中的压控振荡器电容阵列控制信号；
接收所述频率数字转换器根据压控振荡器输出的频率信号获取到的数字频率信号，其中所述压控振荡器根据所述偏置电压产生电路产生的第一偏置电压和所述压控振荡器电容阵列控制信号输出所述频率信号；
根据所述频率控制字信号的理论最大值和所述数字频率信号的差值获取第一误差；
估算本次执行步骤中的转换增益；
根据估算的转换增益和所述第一误差确定第二误差；
响应于所述第二误差满足预定条件，将本次执行步骤中的压控振荡器电容阵列控制信号确定为压控振荡器电容阵列控制信号的理论最大值并存储；以及
响应于所述差值不满足预定条件，根据所述第一误差调整所述压控振荡器电容阵列控制信号。
34.根据权利要求24所述的锁相环电路，其特征在于，所述锁相环电路还包括：
分频器，被配置为对所述压控振荡器输出的频率信号进行分频处理以获取分频信号；
鉴频鉴相器，被配置为根据所述分频信号和所述参考信号输出电荷泵控制信号，以使得电荷泵根据所述目标电荷泵电流控制信号和所述电荷泵控制信号输出所述模拟控制信号；以及
滤波电路，被配置为对所述电荷泵的输出的模拟控制信号进行滤波。
35.根据权利要求34所述的锁相环电路，其特征在于，所述锁相环电路还包括：
锁定监测电路，被配置为根据所述电荷泵输出的模拟控制信号将所述目标压控振荡器电容阵列控制信号经过调整后输出。
36.根据权利要求35所述的锁相环电路，其特征在于，所述锁相环电路还包括：
选择电路，被配置为在校准阶段将计算存储电路输出的目标压控振荡器电容阵列控制信号输出至所述压控振荡器，为所述压控振荡器提供数字控制信号；以及，在锁相阶段将经过所述锁定监测电路调整后的目标压控振荡器电容阵列控制信号输出至所述压控振荡器，为所述压控振荡器提供数字控制信号。
CN202110852953.0A 2021-07-27 2021-07-27 锁相环电路及其控制方法 Active CN113644912B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110852953.0A CN113644912B (zh) 2021-07-27 2021-07-27 锁相环电路及其控制方法
US17/867,795 US11705913B2 (en) 2021-07-27 2022-07-19 Phase-locked loop circuit and method for controlling the same
EP22187066.0A EP4125216A1 (en) 2021-07-27 2022-07-26 Phase-locked loop circuit and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110852953.0A CN113644912B (zh) 2021-07-27 2021-07-27 锁相环电路及其控制方法

Publications (2)

Publication Number Publication Date
CN113644912A CN113644912A (zh) 2021-11-12
CN113644912B true CN113644912B (zh) 2024-04-16

Family

ID=78418558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110852953.0A Active CN113644912B (zh) 2021-07-27 2021-07-27 锁相环电路及其控制方法

Country Status (3)

Country Link
US (1) US11705913B2 (zh)
EP (1) EP4125216A1 (zh)
CN (1) CN113644912B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN107911114A (zh) * 2017-11-15 2018-04-13 中国科学技术大学 一种恒定环路带宽的宽带锁相环
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344185A (en) 1980-07-28 1982-08-10 Rockwell International Corporation Low noise high stability FM transmitter
US4625319A (en) 1984-09-10 1986-11-25 Krawitz Marc S Narrow band, SSB, FM transmitter
US4670888A (en) 1985-11-07 1987-06-02 Agile Systems, Inc. Frequency modulated modem transmitter
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
JPH1198033A (ja) 1997-09-25 1999-04-09 Circuit Design:Kk ワイヤレス・マイクロホン用ｕｈｆ帯搬送波ｆｍ送信機
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US6993107B2 (en) * 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US7133485B1 (en) * 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
US6724265B2 (en) * 2002-06-14 2004-04-20 Rf Micro Devices, Inc. Compensation for oscillator tuning gain variations in frequency synthesizers
US6885252B2 (en) * 2002-07-09 2005-04-26 Mediatex Inc. Clock recovery circuit capable of automatically adjusting frequency range of a VCO
US7084709B1 (en) * 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
US7142062B2 (en) * 2004-12-30 2006-11-28 Nokia Corporation VCO center frequency tuning and limiting gain variation
US7180377B1 (en) * 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
TWI312613B (en) * 2005-10-06 2009-07-21 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
KR101224890B1 (ko) 2007-11-05 2013-01-22 삼성전자주식회사 투 포인트 모듈레이션을 수행하는 위상 동기 루프 회로 및그 이득 조정 방법
US8674771B2 (en) * 2008-01-29 2014-03-18 Broadcom Corporation Fixed bandwidth LO-GEN
US8269571B2 (en) 2008-06-13 2012-09-18 Bare James E Amplitude modulated pulse transmitter
US8299826B2 (en) * 2009-08-25 2012-10-30 Sitime Corporation Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same
JP5178761B2 (ja) * 2010-03-19 2013-04-10 株式会社東芝 Ｆｍｃｗ信号生成回路及びレーダー装置
KR101360502B1 (ko) * 2010-09-07 2014-02-07 한국전자통신연구원 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법
US8373511B2 (en) * 2010-10-15 2013-02-12 Texas Instruments Incorporated Oscillator circuit and method for gain and phase noise control
US8669890B2 (en) * 2012-01-20 2014-03-11 Mediatek Inc. Method and apparatus of estimating/calibrating TDC mismatch
US8965290B2 (en) 2012-03-29 2015-02-24 General Electric Company Amplitude enhanced frequency modulation
US8824594B2 (en) 2012-11-05 2014-09-02 Mstar Semiconductor, Inc. Digital frequency modulation aided AMPM predistortion digital transmitter
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US8760201B1 (en) * 2013-03-11 2014-06-24 Analog Devices Technology Digitally programmed capacitance multiplication with one charge pump
US9455728B2 (en) * 2014-04-04 2016-09-27 International Business Machines Corporation Digital phase locked loop for low jitter applications
US11023631B2 (en) * 2017-09-25 2021-06-01 Rezonent Corporation Reduced-power dynamic data circuits with wide-band energy recovery
DE102018109081B4 (de) * 2018-04-17 2022-06-09 Infineon Technologies Ag Bandbreitenanpassung in einem phasenregelkreis eines lokaloszillators
US11949420B2 (en) * 2019-04-23 2024-04-02 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
CN111953340B (zh) * 2019-05-15 2024-02-09 博通集成电路（上海）股份有限公司 频率合成器及其操作方法
WO2021164881A1 (en) * 2020-02-21 2021-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Hybrid analog/digital phase locked loop with fast frequency changes
US11218153B1 (en) * 2020-10-29 2022-01-04 Nxp B.V. Configurable built-in self-test for an all digital phase locked loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN107911114A (zh) * 2017-11-15 2018-04-13 中国科学技术大学 一种恒定环路带宽的宽带锁相环
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种宽带频率综合器快速自动频率校准技术;谢靖;陈侃松;王德志;蒋碧波;;微电子学(第06期);全文 *

Also Published As

Publication number Publication date
US11705913B2 (en) 2023-07-18
US20230035951A1 (en) 2023-02-02
CN113644912A (zh) 2021-11-12
EP4125216A1 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
US10263626B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7907022B2 (en) Phase-locked loop and method for operating the same
US6744323B1 (en) Method for phase locking in a phase lock loop
US20100090768A1 (en) Pll circuit
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
US20110032011A1 (en) Auto frequency calibrator, method thereof and frequency synthesizer using it
JP2009510805A (ja) 帯域幅切替型フィードバックループ内にローパスフィルタを用いた位相ロックループシステム
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US20080157879A1 (en) Decreasing frequency synthesizer lock time for a phase locked loop
CN113644912B (zh) 锁相环电路及其控制方法
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
CN109075794B (zh) Pll***及其操作方法
US7180344B2 (en) Phase locked loop and method for trimming a loop filter
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
JP2005531188A (ja) 同調システム
WO2012071683A1 (en) Phase-locked loop control voltage determination
US8373465B1 (en) Electronic device and method for phase locked loop
US9337851B2 (en) Phase locked loop circuit equipped with unity gain bandwidth adjustment
JP4427428B2 (ja) Ｐｌｌ回路
US10715152B2 (en) PLL circuit
US8618840B1 (en) Frequency synthesizer tuning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant