CN114499512A

CN114499512A - 双环路锁相环

Info

Publication number: CN114499512A
Application number: CN202210087617.6A
Authority: CN
Inventors: 张健
Original assignee: Beijing Shengde Micro Integrated Circuit Technology Co ltd
Current assignee: Beijing Shengde Micro Integrated Circuit Technology Co ltd
Priority date: 2022-01-25
Filing date: 2022-01-25
Publication date: 2022-05-13

Abstract

本公开提供了一种双环路锁相环，其包括：压控振荡器、鉴频鉴相器，以及位于二者之间积分路径上的第一电荷泵和第一环路滤波器和位于二者之间比例路径上的第二电荷泵和第二环路滤波器，其中，该第二环路滤波器包括：电压生成器，用于接收输入电压并根据扫频斜率变化生成偏置电压；以及滤波电路，用于根据该偏置电压调节其输入节点的电位，以维持该双环路锁相环扫频过程中位于比例路径上的环路滤波器的输出电压的电位，由此可根据扫频斜率要求，在比例路径上的环路滤波器的输入节点施加不同的初始电压，以在比例路径上的环路滤波器上施加初始电压后，***参数将能精准控制，大幅提升双环路锁相环的稳定性、可靠性以及相关性能参数。

Description

双环路锁相环

技术领域

本公开涉及电子电路技术领域，具体涉及一种双环路锁相环。

背景技术

在集成电路的应用中，时钟***是芯片设计的一个重要模块，为满足***不同的时钟需要，通过采用锁相环电路实现。

相关技术的频率合成锁相环，其频率锁定是通过单个环路实现的，该环路由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、预分频器和频率除法器依次连接而成。首先压控振荡器通过自激振荡产生具有一定频率的振荡信号，该信号经过预分频器和频率除法器后，进入鉴频鉴相器，与参考频率进行比较并产生频率差和相位差信号进入电荷泵。电荷泵根据该频率差值和相位差值来确定摄取电流或泵出电流，并将此电流转换为电压值。电荷泵输出电压经环路滤波器滤波后，进入压控振荡器，通过调节压控振荡器中可变电容的值，使其振荡信号频率发生改变。实际上，整个环路是首先根据频率差将压控振荡器产生的信号频率锁定在所需频带内，然后通过将频率除法器的输出信号频率逐渐逼近参考频率的微调方式，将振荡频率锁定在所需频点处。

这种传统锁相环中，压控振荡器的可变电容覆盖的频率范围非常有限，对于宽频带应用，如ZigBee***，完全不适用。若采用可变电容阵列进行频带选择，则电容阵列的控制信号与频带需设定为一一对应关系，即预先设定好某数字控制值对应于某频带，当需要该频带振荡信号时，手动输入已设定好的数字码控制字，使其振荡频率处于该频带内，然后通过环路频率微调，最终将信号锁定在该频带内的某个振荡频率处。然而，由于工艺偏差以及电压变化、温漂的影响，实际压控振荡器电路所产生的频率信号与预定值相差甚远，可变电容阵列控制字与频带的一一对应关系将产生较大偏差，要锁定所需振荡频率，就需要更多个环路周期进行频率的逼近，大大延长了锁相环频率锁定时间。

在此基础上提出的改进型的双环路锁相环如图1所示，包括有积分路径120和比例路径130的双路锁相环100，在进行扫频时，积分路径120上的环路滤波器122的输出电压会根据输出频率而变化，比例路径130上的环路滤波器132的输出电压在理想情况下是保持不变，但是实际电路中，一方面由于存在扫频过程中鉴频鉴相器110的输入相位差不为0，使得比例路径130上的环路滤波器132的输出电压会发生变化，偏离其期望值，这个偏离会使得双环路锁相环100的环路参数发生变化，从而恶化锁相环整体性能，甚至出现失锁。

另一方面，目前的双环路锁相环100中比例路径130上的环路滤波器132一般采用的是差分虚地连接方式，如图2所示，在串联连接的电阻R1和电阻R2的连接节点连接虚拟地电位。此种连接方式无法避免扫频过程中比例路径130上的环路滤波器132输出电压偏离期望值的现象。

发明内容

为了解决上述技术问题，本公开提供了一种双环路锁相环。

本公开提供了一种双环路锁相环，其包括：

压控振荡器，该压控振荡器具有电源端子和控制端子，用于产生高频时钟信号；

鉴频鉴相器，用于检测高频时钟信号的相位和参考信号的相位之间的相位差，并产生表示该相位差的积分值的积分信号以及表示该相位差的当前值的比例信号；

位于压控振荡器和鉴频鉴相器之间积分路径上的第一电荷泵和第一环路滤波器，用于接收积分信号并将经调节的积分信号供应至该压控振荡器的电源端子；

位于压控振荡器和鉴频鉴相器之间比例路径上的第二电荷泵和第二环路滤波器，用于接收比例信号并将经调节的比例信号供应至该压控振荡器的控制端子；

其中，前述的第二环路滤波器包括：

电压生成器，用于接收输入电压并根据扫频斜率变化生成偏置电压；以及

滤波电路，用于通过其输入节点获取该偏置电压，并根据该偏置电压调节前述输入节点的电位，以维持该双环路锁相环扫频过程中位于比例路径上的环路滤波器的输出电压的电位，

该压控振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的高频时钟信号，使得该高频时钟信号的相位被锁定至参考信号的相位。

优选地，前述的双环路锁相环还包括：

分频器，耦合于压控振荡器与鉴频鉴相器之间，用于将前述的高频时钟信号进行分频，得到低频信号，

其中，该鉴频鉴相器通过将该低频信号的相位与参考信号的相位比较来检测相位差。

优选地，前述的环路滤波器还包括：

增益放大器，该增益放大器连接于电压生成器的输出端与滤波电路的输入节点之间，用于对前述的偏置电压进行增益放大。

优选地，前述的第二环路滤波器的输入节点包括第一输入节点和第二输入节点，前述的滤波电路包括：

第一电阻和第三电阻，该第一电阻与第三电阻串联连接在第一输入节点和第一输出节点之间；

第二电阻和第四电阻，该第二电阻与第四电阻串联连接在第二输入节点和第二输出节点之间，前述的第一输出节点与第二输出节点用于提供前述的输出电压；

第一电容，该第一电容的第一端连接第一电阻与第三电阻的连接节点，其第二端连接第二电阻与第四电阻的连接节点；

第二电容，该第二电容的第一端连接前述的第一输出节点，其第二端连接前述的第二输出节点。

优选地，前述的电压生成器包括：

开关电阻网络，该开关电阻网络具有依次串联连接在供电端与地之间的多个第五电阻，且任意相邻的两个第五电阻之间的连接节点均连接有一个开关元件，

该双环路锁相环在扫频过程中，依次选通的两个开关元件分别连通至前述的第一输入节点和第二输入节点，以提供前述的偏置电压。

优选地，前述的偏置电压的大小为该双环路锁相环从锁定模式切换至扫频模式阶段且工作在预定扫频斜率时，使位于比例路径上的环路滤波器的输出电压的偏移电压量变为零的电压值。

优选地，前述的第一环路滤波器包括：

第三电容和第六电阻，该第三电容的第一端与第六电阻的第一端共同连接第一电荷泵的第三输出节点，该第三电容的第二端接地，该第六电阻的第二端连接至前述的电源端子；

第四电容和第七电阻，该第四电容的第二端与第七电阻的第一端共同连接到地，该第四电容的第一端连接至前述的电源端子，该第七电阻的第二端连接至第一电荷泵的第四输出节点。

优选地，前述的第二环路滤波器中该第一电阻与第三电阻的连接节点连接第二电荷泵的第五输出节点，该第二电阻与第四电阻的连接节点连接第二电荷泵的第六输出节点，该第二环路滤波器的第一输出节点和第二输出节点用于提供输出电压到前述的控制端子。

优选地，前述的第二环路滤波器中偏置电压的大小与扫频斜率成正比，且与比例路径上第一电荷泵的输出电流成正比。

本公开的有益效果是：本公开提供的一种双环路锁相环，该双环路锁相环在鉴频鉴相器与压控振荡器之间耦合有比例路径和积分路径的电荷泵与环路滤波器，其中，位于比例路径上的环路滤波器包括：电压生成器，用于接收输入电压并根据扫频斜率变化生成偏置电压；以及滤波电路，用于通过其输入节点获取该偏置电压，并根据该偏置电压调节前述输入节点的电位，以维持该双环路锁相环扫频过程中位于比例路径上的环路滤波器的输出电压的电位，由此可根据扫频斜率要求，在比例路径上的环路滤波器的输入节点施加不同的初始电压，以在比例路径上的环路滤波器上施加初始电压后，***参数将能精准控制，大幅提升双环路锁相环的稳定性、可靠性以及相关性能参数。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。

图1示出一种现有技术中的双环路锁相环的电路结构图；

图2示出图1所示双环路锁相环中位于比例路径上的环路滤波器的结构示意图；

图3示出本公开实施例提供的一种双环路锁相环的电路结构图；

图4示出用于图3所示双环路锁相环中第二环路滤波器的结构示意图；

图5示出图4所示第二环路滤波器中位于电压生成器的电路结构图；

图6示出图3所示双环路锁相环中位于积分路径上的第一环路滤波器的电路结构图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

在一个无线收发信机中，一般使用一个锁相环(PLL)合成来自一个参考信号源(例如一个晶体振荡器)的可变本振信号，该晶体振荡器有一个具有低相位噪声的稳定的输出。该PLL产生一个锁相到参考信号的输出信号。通常，理想的输出无线频率是高于来自一个适当的参考源的参考频率。当用作本机振荡器时，PLL的一个重要的特性是它的通信波道的选择性，也就是在它的输出信道或它的分辨率之间的间隙。

最早的和最简单的类型是一个整数NPLL单环，其中通过一个有整数分频比N的分频器，输出信号反馈回PIL的相位比较器。一般地，通过一个有整数分频比R的参考分频器，比较信号传递一个参考信号导出。输出通信波道的选择等于比较频率。这种PLL得到了很好的发展，具有适合于电池应用足够低的功率消耗。然而，当分频比R和N设置为提供具有窄的通信波道选择的高输出频率时，这种简单型的PLL遭受相位噪声问题。

另一种非常重要类型的PL是分数NPLL，除了反馈分频器的分频比是一个整数加上一个有理分数之外，它有和整数NPL相同的结构。输出信号的通信波道的选择因此也是一个比较频率的有理分数。然而，实现用于低噪声和低功率的分数NPLL是很困难的。一个高性能的分数NPL要求高复杂性，耗费大面积的硅和不容易与其它的低噪声***集成在同一块模块上。

通过采用合并两个锁相环的双环路PLL可以获得单环PLL的改进。

传统双环路锁相环架构100中的环路滤波器(以比例路径120上的环路滤波器为例)122。在双环路锁相环100进行扫频时，积分路径130上的环路滤波器132的输出电压会根据输出频率而变化，比例路径120上的环路滤波器122的输出电压理想情况下保持不变，但是实际电路中，由于存在扫频过程中鉴频鉴相器110的输入相位差不为0，而目前的双环路锁相环100中比例路径120上的环路滤波器122均采用差分虚地连接方式，此种连接方式无法避免扫频过程中比例路径上的环路滤波器122输出电压会发生变化，偏离其期望值。这个偏离使得双环路锁相环100的环路参数发生变化，从而恶化锁相环整体性能，甚至出现失锁，影响锁相环的性能。

基于此，提出本公开实施例中的双环路锁相环(PLL)，以有效的弥补了上述中的电压偏离缺陷，使得锁相环在不同扫频斜率要求下均维持期望的***参数，使得该双环路锁相环能够适应不同的应用需求。

下面，参照附图对本公开进行详细说明。

图3示出本公开实施例提供的一种双环路锁相环的电路结构图，图4示出用于图3所示双环路锁相环中第二环路滤波器的结构示意图，图5示出图4所示第二环路滤波器中位于电压生成器的电路结构图，图6示出图3所示双环路锁相环中位于积分路径上的第一环路滤波器的电路结构图。

参考图3，本公开实施例提供了一种双环路锁相环(PLL)200，它可适用于合成无线频率收发信机的本振信号，例如一个移动电话机。在本实施例中，该双环路锁相环200至少包括：鉴频鉴相器210、积分路径230、比例路径220和压控振荡器240。

其中，该压控振荡器240具有电源端子b和控制端子a，用于产生高频时钟信号fout；

该鉴频鉴相器210用于检测该高频时钟信号fout的相位和参考信号fref的相位之间的相位差φ，并产生表示该相位差φ的积分值的积分信号以及表示该相位差φ的当前值的比例信号；

该积分路径230包括第一电荷泵231和第一环路滤波器232，用于接收前述的积分信号，并将经调节的积分信号Vco1供应至前述压控振荡器240的电源端子b；

该比例路径220包括第二电荷泵221和第二环路滤波器222，用于接收前述的比例信号，并将经调节的比例信号Vco2供应至前述压控振荡器240的控制端子a，

其中，前述的第二环路滤波器222用于接收输入电压VDD并根据扫频斜率变化生成偏置电压Vdiff，以及根据该偏置电压Vdiff调节第二环路滤波器222输入节点的电位，以维持该双环路锁相环200扫频过程中第二环路滤波器222输出电压(即比例信号Vco2，下同)的电位，

前述的压控振荡器240产生具有由经调节的积分信号Vco1和经调节的比例信号Vco2两者控制的振荡频率的高频时钟信号fout，使得该高频时钟信号fout的相位被锁定至前述参考信号fref的相位。

在本实施例中，压控振荡器(VCO)240基于至少两个可控参数产生高频时钟信号fout，该至少两个可控参数诸如基于比例信号和积分信号分开控制的Vco1和Vco2。并据此控制参数调整高频时钟信号fout的频率。

该压控振荡器240提供的高频时钟信号fout的频率是控制电压的函数。此外，VCO具有另一个可控参数。当VCO具有包括串联连接的延迟单元的环形振荡器拓扑时，例如，延迟单元的数量、延迟单元的尺寸、延迟单元的负载电容的值、通过延迟单元的电流等都可以用于控制振荡信号OUT的频率。比例信号和积分信号例如被分开地用于调整控制电压和延迟单元的尺寸。

在另一个实施例中，压控振荡器240可被替换的实现为电感电容(LC)型振荡器。LC型振荡器的频率取决于LC型振荡器的电感和电容。在一个示例中，LC型振荡器的电容共同地由至少一个可变电容器和一个电容器组决定。可变电容器具有电压控制电容器，并且电容器组具有可选地包括在LC型振荡器中的多个电容器。比例信号和积分信号例如被分开地用于控制可变电容器的电容以及在电容器组中所选择的电容器的数量。

进一步的，在本实施例中，前述的双环路锁相环200还包括：

分频器250，该分频器250耦合于前述压控振荡器240与鉴频鉴相器210之间，用于将前述的高频时钟信号fout进行分频，以得到低频信号fb，其中，前述的鉴频鉴相器210通过将该低频信号fb的相位与前述参考信号fref的相位比较来检测前述的相位差φ。在扫频***中，通常通过改变分频器250的输入分频比N(N是整数)而实现输出频率的扫频。

在本实施例中，鉴频鉴相器210接收经分频后的低频信号fb以及参考信号fref，并产生具有可变宽度脉冲的一对信号(第一控制信号UP和第二控制信号DN)。脉冲宽度基于在经分频的低频信号fb和参考信号fref之间的相位差φ而变化。例如，当经分频的低频信号fb以正相位差先于参考信号fref时，第二控制信号DN具有与该正相位差成比例的较宽脉冲宽度；当经分频的低频信号fb以正相位差落后于参考信号fref时，第一控制信号UP具有与该正相位差成比例的较宽脉冲宽度。

进一步的，在本实施例中，前述的双环路锁相环200还可以包括外部晶体振荡器201，该振荡器201用于提供参考(频率)信号fref。

进一步的，参考图4，在本实施例中，前述的第二环路滤波器222包括：电压生成器2221、增益放大器2222和滤波电路2223，其中，该电压生成器2221用于接收输入电压VDD并根据扫频斜率变化生成偏置电压Vdiff，滤波电路2223用于通过其输入节点(A1和A2)获取该偏置电压Vdiff，并根据该偏置电压Vdiff调节前述输入节点(A1和A2)的电位，以维持该双环路锁相环200扫频过程中位于比例路径220上的第二环路滤波器222的输出电压Vco2的电位，而增益放大器2222连接于电压生成器2221的输出端与滤波电路2223的输入节点(A1和A2)之间，用于对前述的偏置电压Vdiff进行增益放大。

进一步的，在本实施例中，前述的第二环路滤波器222的输入节点包括第一输入节点A1和第二输入节点A2，该滤波电路2223包括：第一电阻R1和第三电阻R3、第二电阻R2和第四电阻R4、以及第一电容C1和第二电容C2，

其中，该第一电阻R1和第三电阻R3串联连接在第一输入节点A1和第一输出节点之间，该第二电阻R2和第四电阻R4串联连接在第二输入节点A2和第二输出节点之间，前述的第一输出节点与第二输出节点用于提供前述的输出电压Vco2，该第一电容C1的第一端连接第一电阻R1与第三电阻R3的连接节点，其第二端连接第二电阻R2与第四电阻R4的连接节点，该第二电容C2的第一端连接前述的第一输出节点，其第二端连接前述的第二输出节点。

结合图3和图4，在本实施例中，前述的第二环路滤波器222中第一电阻R1与第三电阻R3的连接节点连接第二电荷泵221的第五输出节点，该第二电阻R2与第四电阻R4的连接节点连接第二电荷泵221的第六输出节点，该第二环路滤波器222的第一输出节点和第二输出节点用于提供输出电压Vco2到前述的控制端子a。

参考图5，在本实施例中，前述的电压生成器2221包括：

开关电阻网络，该开关电阻网络具有依次串联连接在供电端与地之间的多个第五电阻R5，且任意相邻的两个第五电阻R5之间的连接节点均连接有一个开关元件，

该双环路锁相环200在扫频过程中，依次选通的两个开关元件分别连通至前述的第一输入节点A1和第二输入节点A2，以提供前述的偏置电压Vdiff。

进一步的，在本实施例中，前述的偏置电压Vdiff的大小为该双环路锁相环200从锁定模式切换至扫频模式阶段且工作在预定扫频斜率时，使位于比例路径220上的第二环路滤波器222的输出电压Vco2的偏移电压量变为零的电压值。

进一步的，参考图6，在本实施例中，前述的第一环路滤波器232包括：第三电容C3和第六电阻R6，以及第四电容C4和第七电阻R7，

其中，该第三电容C3的第一端与第六电阻R6的第一端共同连接第一电荷泵231的第三输出节点，该第三电容C3的第二端接地，该第六电阻R6的第二端连接至前述的电源端子b；该第四电容C4的第二端与第七电阻R7的第一端共同连接到地，该第四电容C4的第一端连接至前述的电源端子b，该第七电阻R7的第二端连接至第一电荷泵231的第四输出节点。

具体的，结合前文描述内容来进行理解，本公开实施例提供的用于双环路锁相环200的第二环路滤波器222是在一个传统比例路径上的环路滤波器架构上增加了一个额外的偏置电路，将节点A拆分为两个节点A1和A2，传统模式下节点A1和节点A2为等电位点，本公开实施例则利用一个电压生成器2221产生两个其差值为Vdiff的偏置电压，并经过一个单位增益放大器2222(unit gain buffer)来推动。偏置电压Vdiff是一个根据扫频斜率和锁相环***特性所预知的期望电压，其值由以下步骤决定：

方法一：

1)将该双环路锁相环200中位于比例路径220上的第二环路滤波器222中的节点(A1/A2)电位固定为0，让整个双环路锁向环200工作在锁定模式；

2)在步骤1的基础上让该双环路锁向环200进入扫频模式，其扫频斜率依据当前工作环境需求而设定；

3)传统的双环路锁向环100在扫频模式下，比例路径120上的第二电荷泵121会有一个输出电压的偏移，测量此比例路径120上第二电荷泵121输出的偏移电压量Vdiff；

4)利用电压生成器2221控制输出的电压差值为Vdiff，以及设定第一输入节点A1和第二输入节点A2之间的偏置电压为-Vdiff，此时比例路径220上的偏移电压会与锁定模式下相同，均为0；

5)通过重复上述步骤1)～4)，可以获得不同扫频斜率上所需要的输入电压的大小，使得该双环路锁相环200能够适应不同的应用需求。

方法二：

结合上述图4所示第二环路滤波器222的电路结构，分析其原理可知：

扫频相位差

以及

偏置电压

其中，

为扫频斜率，C3表示为积分路径230上的第一环路滤波器232的电容大小，R1为比例路径220上的第二环路滤波器222的电阻大小，Icp1表示为比例路径220上第二电荷泵221输出电流的大小，Kvco表示为压控振荡器240的参数。

1)根据公式(1)得知扫频时双环路锁相环200所产生的相位差φ，其相位差φ与以下参数相关：扫频斜率((Framp)/(ΔT))、积分路径230上的第一环路滤波器232的电容C3的大小、比例路径220上的第二环路滤波器222的电阻大小、比例路径220上第二电荷泵221输出节点的电流Icp1的大小，以及压控振荡器240的参数Kvco；

2)根据公式(2)得知，前述的第二环路滤波器222中偏置电压Vdiff的大小与扫频斜率成正比，且与比例路径220上第二电荷泵221的输出电流成正比，并且根据相位差φ与偏置电压Vdiff的关系，通过调整电压生成器2221中选通开关的位置(串联第五电阻R5的个数)即可调整偏置电压Vdiff的大小，从而将此偏移相位补偿回来；

3)相位补偿回来之后，偏移电压Vdiff将会为零，使其扫频模式下与传统(锁定)模式下的锁定状况下相同；

4)通过重复上述步骤1)-3)，可以获得不同扫频斜率上所需要的电压生成器2221(即偏置电压Vdiff)大小，使得该双环路锁相环200能够适应不同的应用需求。

因此，本公开实施例提供的双环路锁相环200的***参数能精准控制，从而大幅提升锁相环的稳定性、可靠性。

现有技术方案对比例路径120上的的环路滤波器122中，节点A处采用虚地连接，无法精准控制实际扫频状态下的环路输出电压，导致后级电路以及整个***在设计上出现参数偏离，导致***性能恶化。本公开实施例通过在比例路径220上的第二环路滤波器222上施加初始电压(即偏置电压Vdiff)后，***参数将能精准控制，大幅提升双环路锁相环200的稳定性、可靠性以及相关性能参数。

综上所述，本公开实施例提供的双环路锁相环200中，位于比例路径220上的第二环路滤波器222可利用电压生成器2221接收输入电压VDD并根据扫频斜率变化生成偏置电压Vdiff；并通过滤波电路2223的输入节点(A1和A2)获取该偏置电压Vdiff，并根据该偏置电压Vdiff调节前述输入节点A1和A2的电位，以维持该双环路锁相环200扫频过程中位于比例路径220上的第二环路滤波器222的输出电压Vco2的电位，由此可根据扫频斜率要求，在比例路径220上的第二环路滤波器222的输入节点施加不同的初始电压，从而使***参数将能精准控制，大幅提升双环路锁相环200的稳定性和可靠性。

应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims

1.一种双环路锁相环，其特征在于，包括：

压控振荡器，所述压控振荡器具有电源端子和控制端子，用于产生高频时钟信号；

鉴频鉴相器，用于检测所述高频时钟信号的相位和参考信号的相位之间的相位差，并产生表示所述相位差的积分值的积分信号以及表示所述相位差的当前值的比例信号；

位于所述压控振荡器和所述鉴频鉴相器之间积分路径上的第一电荷泵和第一环路滤波器，用于接收所述积分信号并将经调节的积分信号供应至所述压控振荡器的电源端子；以及

位于所述压控振荡器和所述鉴频鉴相器之间比例路径上的第二电荷泵和第二环路滤波器，用于接收所述比例信号并将经调节的比例信号供应至所述压控振荡器的控制端子，

其中，所述第二环路滤波器包括：

电压生成器，用于接收输入电压并根据扫频斜率变化生成偏置电压；

滤波电路，用于通过其输入节点获取所述偏置电压，并根据所述偏置电压调节所述输入节点的电位，以维持所述双环路锁相环扫频过程中位于所述比例路径上的所述第二环路滤波器的输出电压的电位，

所述压控振荡器产生具有由所述经调节的积分信号和所述比例信号两者控制的振荡频率的高频时钟信号，使得所述高频时钟信号的相位被锁定至所述参考信号的相位。

2.根据权利要求1所述的双环路锁相环，其特征在于，还包括：

分频器，耦合于所述压控振荡器与所述鉴频鉴相器之间，用于将所述高频时钟信号进行分频，得到低频信号，

其中，所述鉴频鉴相器通过将所述低频信号的相位与所述参考信号的相位比较来检测所述相位差。

3.根据权利要求2所述的环路滤波器，其特征在于，还包括：

增益放大器，所述增益放大器连接于所述电压生成器的输出端与所述滤波电路的输入节点之间，用于对所述偏置电压进行增益放大。

4.根据权利要求3所述的环路滤波器，其特征在于，所述第二环路滤波器的输入节点包括第一输入节点和第二输入节点，所述滤波电路包括：

第一电阻和第三电阻，所述第一电阻与所述第三电阻串联连接在所述第一输入节点和第一输出节点之间；

第二电阻和第四电阻，所述第二电阻与所述第四电阻串联连接在所述第二输入节点和第二输出节点之间，所述第一输出节点与所述第二输出节点用于提供所述输出电压；

第一电容，所述第一电容的第一端连接所述第一电阻与所述第三电阻的连接节点，其第二端连接所述第二电阻与所述第四电阻的连接节点；

第二电容，所述第二电容的第一端连接所述第一输出节点，其第二端连接所述第二输出节点。

5.根据权利要求4所述的环路滤波器，其特征在于，所述电压生成器包括：

开关电阻网络，所述开关电阻网络具有依次串联连接在供电端与地之间的多个第五电阻，且任意相邻的两个第五电阻之间的连接节点均连接有一个开关元件，

所述双环路锁相环在扫频过程中，依次选通的两个所述开关元件分别连通至所述第一输入节点和所述第二输入节点，以提供所述偏置电压。

6.根据权利要求5所述的环路滤波器，其特征在于，所述偏置电压的大小为所述双环路锁相环从锁定模式切换至扫频模式阶段且工作在预定扫频斜率时，使位于所述比例路径上的环路滤波器的输出电压的偏移电压量变为零的电压值。

7.根据权利要求6所述的双环路锁相环，其特征在于，所述第一环路滤波器包括：

第三电容和第六电阻，所述第三电容的第一端与所述第六电阻的第一端共同连接所述第一电荷泵的第三输出节点，所述第三电容的第二端接地，所述第六电阻的第二端连接至所述电源端子；

第四电容和第七电阻，所述第四电容的第二端与所述第七电阻的第一端共同连接到地，所述第四电容的第一端连接至所述电源端子，所述第七电阻的第二端连接至所述第一电荷泵的第四输出节点。

8.根据权利要求7所述的双环路锁相环，其特征在于，所述第二环路滤波器中所述第一电阻与所述第三电阻的连接节点连接所述第二电荷泵的第五输出节点，所述第二电阻与所述第四电阻的连接节点连接所述第二电荷泵的第六输出节点，所述第二环路滤波器的第一输出节点和所述第二输出节点用于提供所述输出电压到所述控制端子。

9.根据权利要求8所述的双环路锁相环，其特征在于，所述第二环路滤波器中偏置电压的大小与所述扫频斜率成正比，且与所述比例路径上所述第一电荷泵的输出电流成正比。